JPH04178575A - スキャンアドレスの導出方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要コ 論理回路のスキャンアドレスを導出するスキャンアドレ
スの導出方法に関し、 シミュレーションの回数を減少させることで、処理時間
を短縮するようにしたスキャンアドレスの導出方法を提
供することを目的とし、スキャン機能を有する複数のフ
リップフロップと、該フリップフロップの出力とスキャ
ンアドレスが入力するオア回路と、該オア回路の出力が
入力するアンド回路を有する論理回路のスキャンアドレ
スを求めるスキャンアドレスの導出方法において、 前記フリップフロップをすべて状態値Ｘとした後に、ス
キャンアドレスのシミュレーションを行い、スキャンア
ウトピンに出力される状態値Ｘをバックトレースして、
選択された前記フリップフロップのスキャンアドレスを
求めるように構成する。

Ｕ産業上の利用分野コ 本発明は、論理回路のスキャンアドレスを導出するスキ
ャンアドレスの導出方法に関する一０近年の大型コンピ
ュータにみられる論理回路の大規模化、高集積化に伴い
、論理回路の検証がますます重要視されるようになって
きた。これに伴い、論理回路中のスキャン回路の数も増
加し、スキャン系検証の処理時間の短縮が要求されてい
る。

なかでも、スキャンアウトアドレス導出部はシミュレー
ションを行う回数が多いため、これを少なくする必要が
ある。

［従来の技術］ スキャン系検証の対象となる論理回路の例を第５図に示
す。

第５図において、１〜３はスキャン機能を有する複数の
フリップフロップ、４〜６はフリップフロップ１〜３の
各出力およびスキャンアドレス１〜６がそれぞれ入力す
るオア回路、７はオア回路５．６の出力が入力するアン
ド回路、８はアンド回路７の出力とオア回路４の出力か
入力するアンド回路である。アンド回路８の出力はＬＳ
Ｉ９のスキャンアウトピン１０から取り出される。

ここで、スキャンアウト動作とは、選択された任意の一
つのフリップフロップ１〜３の内容をスキャンアウト線
１１を介してスキャンアウトピンｌＯから読み出す動作
をいう。例えば、第６図に示すように、フリップフロッ
プ１〜３の出力が“０”で、スキャンアドレス１〜４か
“１”、スキャンアドレス５，６が“０”のとき、フリ
ップフロップ３が選択されたとすると、フリップフロッ
プ３の内容は、オア回路６、アンド回路７、およびアン
ド回路８を通って、スキャンアウトピン１０より読み出
される。なお、フリップフロップ１の値はオア回路４で
、フリップフロップ２の値はオア回路５でそれぞれ止め
られる。

この例においては、スキャンアドレスピンは１１個ある
ので、スキャンアドレス数は２０４８であり、フリップ
フロップ１〜３は３個あるので、（２０４８Ｘ　３）回
のシミュレーションを行うことになる。

［発明が解決しようとする課題］ しかしながら、このような従来のスキャンアドレスの導
出方法にあっては、一つのフリップフロップに着目して
スキャンアドレス数分のシミュレーションを行い、去の
フリップフロップが選択されるスキャンアドレスを求め
るようにしていたため、シミュレーションを（スキャン
アドレス数×フリップフロップ数）回数だけ行う必要が
あり、処理に時間がかかってしまうという問題点があっ
た。

本発明は、このような従来の問題点に鑑みてなされたも
のであって、シミュレーションの回数を減少させること
で、処理時間を短縮するようにしたスキャンアドレスの
導出方法を提供することを目的としている。

［課題を解決するための手段］ 第１図は本発明の原理説明図である。

第１図に示すように、本発明は、スキャン機能を有する
複数のフリップフロップ２２．２３と、該フリップフロ
ップ２２．２３の出力とスキャンアドレスが入力するオ
ア回路２５．２６と、該オア回路２５．２６の出力が入
力するアンド回路２９を有する論理回路のスキャンアド
レスを求めるスキャンアドレスの導出方法において、前
記フリップフロップ２２．２３をすべて状態値Ｘとした
後に、スキャンアドレスのシミュレーションを行い、ス
キャンアウトピン３２に出力される状態値Ｘをバックト
レースして、選択された前記フリップフロップ２２．２
３のスキャンアドレスを求めるものである。

［作用］ 本発明においては、すべてのフリップフロップを状態値
Ｘにして、スキャンアドレスを設定して、シミュレーシ
ョンを行うと、スキャンアウトピンより状態値Ｘが出力
される。

このスキャンアウトピンから状態値Ｘをさかのぼること
により、前記のスキャンアドレスで選択されたフリップ
フロップを求めることができ、スキャンアドレスを導出
することができる。

従来のように、フリップフロップに着目するのではなく
、スキャンアドレスからフリップフロップを求めるよう
にしているので、シミュレーションを行う回数は、スキ
ャンアドレス数だけとなり、従来の１／３に減少する。

その結果、処理時間を大幅に短縮することができる。

［実施例］ 以下、本発明の実施例を図面に基づいて説明する。

第２図〜第４図は本発明の一実施例を示す図である。

第２図はスキャン系検証の対象となる論理回路を示す。

第２図において、２１〜２３はスキャン機能を有する複
数のフリップフロップ、２４はフリップフロップ２１の
出力とスキャンアドレス１．２が入力するオア回路、２
５はフリップフロップ２２の出力とスキャンアドレス３
．４か入力するオア回路、２６はフリップフロップ２３
の出力とスキャンアドレス５，６が入力するオア回路で
ある。

スキャンアドレス１〜６は、ＬＳＩ２７０図示しない１
１個のスキャンアドレスピンから入力され、デコーダ２
８によりデコードされて、オア回路２４〜２６にそれぞ
れ入力する。

２９はオア回路２５の出力とオア回路２６の出力が入力
するアンド回路、３０はアンド回路２９の出力とオア回
路２４の出力が入力するアンド回路である。フリップフ
ロップ２１〜２３の内容は、スキャンアウト線３１を介
してスキャンアウトピン３２から読み出される。

次に、動作を説明する。

第４図は本発明の詳細な説明するためのフローチャート
である。

第４図において、まず、ステップＳ１でスキャンアドレ
スをすべて０に設定する。次に、ステップＳ２ですべて
のフリップフロップ２１〜２３を状態値Ｘに設定する。

そして、ステップＳ３でスキャンアドレスが最大値未満
のときは、ステップＳ４でスキャンアドレスのシミュレ
ーションを行う。例えば、第３図に示すように、スキャ
ンアドレス１．２を“１”、スキャンアドレス３，４を
“１”、スキャンアドレス５，６を“０”に設定したと
する。スキャンアウトピン３２より状態値Ｘが読み出さ
れ、状態値Ｘをバックトレースすると、アンド回路３０
、アンド回路２９、オア回路２６を経てフリップフロッ
プ２３に着き、フリップフロップ２３のスキャンアドレ
スが求められる（ステップＳ５、参照）。なお、フリッ
プフロップ２１の出力はオア回路２９で、フリップフロ
ップ２２の出力はオア回路２５でそれぞれ止められてし
まう。

次に、ステップＳ６でスキャンアドレスをカウントアツ
プし、ステップＳ２に戻る。ステップＳ３でスキャンア
ドレスが最大値に達したとき終了とする。この例ではシ
ミュレーションの回数は２０４８回ですむ。

このように、本実施例においては、スキャンアドレス導
出の際はシミュレーションを行う回数は、従来では（ス
キャンアドレス数×フリップフロップ数）回であったの
に対してスキャンアドレス数回に大幅に少なくなる。そ
の結果、処理時間を短縮することができる。

［発明の効果］ 以上説明してきたように、本発明によれば、シミュレー
ション回数を大幅に減少させることができるので、処理
時間を大幅に短縮することができる。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の一実施例に係る論理回路を示す図、 第３図は動作説明図、 第４図は動作を説明するフローチャート、第５図は従来
のスキャンアドレス導出を説明するための論理回路図、 第６図はスキャンアウトの動作説明図である。 図中、 ２１〜２３・・・フリップフロップ、 ２４〜２６・・・オア回路、 ２７・・・ＬＳＩ。 ２８・・・デコーダ、 ２９．３０・・・アンド回路、 ３１・・・スキャンアウト線、 ３２・・・スキャンアウトピン。

Claims (1)

1. 【特許請求の範囲】 スキャン機能を有する複数のフリップフロップ（２２）
   、（２３）と、該フリップフロップ（２２）、（２３）
   の出力とスキャンアドレスが入力するオア回路（２５）
   、（２６）と、該オア回路（２５）、（２６）の出力が
   入力するアンド回路（２９）を有する論理回路のスキャ
   ンアドレスを求めるスキャンアドレスの導出方法におい
   て、 前記フリップフロップ（２２）、（２３）をすべて状態
   値Ｘとした後に、スキャンアドレスのシミュレーション
   を行い、スキャンアウトピン（３２）に出力される状態
   値Ｘをバックトレースして、選択された前記フリップフ
   ロップ（２２）、（２３）のスキャンアドレスを求める
   ことを特徴とするスキャンアドレスの導出方法。