JPH02287173A - 論理検証装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は論理検証装置に関し、％にその回路構成に関す
る。

〔従来の技術〕

従来、論理検証は、設計論理回路の動作（入力データに
基づく回路内信号の伝搬）をプログラムにより模擬化し
、このプログラムに入力データを与え、出力データを期
待データとプログラムにより比較するととＫより行って
いた。

〔発明が解決しようとする課題〕

前述した従来の論理検証では、プログラムにより回路動
作を模擬化して、動作確認を行うので、多くの処理時間
を必要とする欠点がある。

本発明の目的は、前記欠点が解決され、極めて迅速に処
理できるようにした論理検証装置を提供することにある
。

〔課題を解決するための手段〕

本発明の論理検証装置の構成は、入力データを論理部に
印加し、前記論理部から出力データを取り出すように制
御する制御部と、取り出された前紀出力データと出力期
待値とを比較する比較回路とを備えたことを％徴とする
。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例の論理検証装置を示すブロッ
ク図である。第１図において、本実施例の論理検証装置
は、データを記憶する記憶部２、入力データを記憶する
入力データバッファ３、出力期待データを記憶する出力
期待データバッファ４、入力データに基づき論理処理を
行う論理部６、この論理部６の接続情報を記憶する接続
バッファ５、論理部６からの出力データを記憶する出力
データバッファ７、出力期待データと出力データとの比
較を行う比較器８、制御部１とを含み、構成される。

第２図は第１図の論理部６の一例の論理回路図である。

第２図において、接続バッファ５及び入力データバッフ
ァ３ど出力データバッフ７７との間に設けた論理部６は
、４個のＮＡＮＤ回からなるセル９と１２個のスイッチ
１０とを含み構成され、接続バッファ情報により、スイ
ッチ１０の入力信号が出力可能か否の決定が行れる。

第１図、第２図において、設計論理回路の検証は、ます
制＃Ｆ１４１１により、記憶部２中の検証データ情報（
■；入カデータ、■：出力期待データ）が、入力データ
バッファ３、出力期待データバッファ４に各々記憶させ
られる。制御部ｌは論理回路接続情報■を記憶部２から
取出し、接続バッファ５に記憶させる。この後、入力デ
ータ■を論理部６に順次入力し、その出力データを出力
データバッファ７に記憶させ、次に比較器６に於いて、
出力期待データバッファ４からの出力期待データ■との
比較を行い、その結果を記憶部２の結果記憶部■に記憶
させる。

本実施例は、プログラムによる論理検証を行わず、任意
の設計回路を第１図、第２図に示すような模擬化回路な
電子回路により、論理検証を行う。

即ち、本実施例は、基本回路構成部、基本回路構成部間
の接続を可能とするスイッチ、前述スイッチの接続／非
接続、及び検証データ記憶の記憶部、データ比較を行う
比較部と制御部とを有する。

〔発明の効果〕

以上説明したように、本発明は、論理回路動作を電子回
路にてシミユレーシヨンすることができるから、高速に
設計論理回路の動作確認をできる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の論理検証装置のブロック図
、８ｇ２図は８Ｆ！１図の＊埋部の一例を示す論理回路
図である。 １・・・・・・制御部、２・・・・・・記憶部、３・・
・・・・入力データバッファ、４・・・・・・出力期待
データバッファ、５・・・・・・接続バッファ、６・・
・・・・論理部、７・・・・・・出力データバッファ、
８・・・・・・比ｆｆ６．９・・・・・セル、１０・・
・・・・スイッチ。 代理人　弁理士　　　内　原　　晋

Claims (1)

【特許請求の範囲】
1. 入力データを論理部に印加し、前記論理部から出力デー
   タを取り出すように制御する制御部と、取出された前記
   出力データと出力期待値とを比較する比較回路とを備え
   たことを特徴とする論理検証装置。