JPH02287173A - 論理検証装置 - Google Patents
論理検証装置Info
- Publication number
- JPH02287173A JPH02287173A JP1110209A JP11020989A JPH02287173A JP H02287173 A JPH02287173 A JP H02287173A JP 1110209 A JP1110209 A JP 1110209A JP 11020989 A JP11020989 A JP 11020989A JP H02287173 A JPH02287173 A JP H02287173A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- data
- buffer
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012795 verification Methods 0.000 title claims abstract description 16
- 238000010586 diagram Methods 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は論理検証装置に関し、%にその回路構成に関す
る。
る。
従来、論理検証は、設計論理回路の動作(入力データに
基づく回路内信号の伝搬)をプログラムにより模擬化し
、このプログラムに入力データを与え、出力データを期
待データとプログラムにより比較するととKより行って
いた。
基づく回路内信号の伝搬)をプログラムにより模擬化し
、このプログラムに入力データを与え、出力データを期
待データとプログラムにより比較するととKより行って
いた。
前述した従来の論理検証では、プログラムにより回路動
作を模擬化して、動作確認を行うので、多くの処理時間
を必要とする欠点がある。
作を模擬化して、動作確認を行うので、多くの処理時間
を必要とする欠点がある。
本発明の目的は、前記欠点が解決され、極めて迅速に処
理できるようにした論理検証装置を提供することにある
。
理できるようにした論理検証装置を提供することにある
。
本発明の論理検証装置の構成は、入力データを論理部に
印加し、前記論理部から出力データを取り出すように制
御する制御部と、取り出された前紀出力データと出力期
待値とを比較する比較回路とを備えたことを%徴とする
。
印加し、前記論理部から出力データを取り出すように制
御する制御部と、取り出された前紀出力データと出力期
待値とを比較する比較回路とを備えたことを%徴とする
。
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例の論理検証装置を示すブロッ
ク図である。第1図において、本実施例の論理検証装置
は、データを記憶する記憶部2、入力データを記憶する
入力データバッファ3、出力期待データを記憶する出力
期待データバッファ4、入力データに基づき論理処理を
行う論理部6、この論理部6の接続情報を記憶する接続
バッファ5、論理部6からの出力データを記憶する出力
データバッファ7、出力期待データと出力データとの比
較を行う比較器8、制御部1とを含み、構成される。
ク図である。第1図において、本実施例の論理検証装置
は、データを記憶する記憶部2、入力データを記憶する
入力データバッファ3、出力期待データを記憶する出力
期待データバッファ4、入力データに基づき論理処理を
行う論理部6、この論理部6の接続情報を記憶する接続
バッファ5、論理部6からの出力データを記憶する出力
データバッファ7、出力期待データと出力データとの比
較を行う比較器8、制御部1とを含み、構成される。
第2図は第1図の論理部6の一例の論理回路図である。
第2図において、接続バッファ5及び入力データバッフ
ァ3ど出力データバッフ77との間に設けた論理部6は
、4個のNAND回からなるセル9と12個のスイッチ
10とを含み構成され、接続バッファ情報により、スイ
ッチ10の入力信号が出力可能か否の決定が行れる。
ァ3ど出力データバッフ77との間に設けた論理部6は
、4個のNAND回からなるセル9と12個のスイッチ
10とを含み構成され、接続バッファ情報により、スイ
ッチ10の入力信号が出力可能か否の決定が行れる。
第1図、第2図において、設計論理回路の検証は、ます
制#F1411により、記憶部2中の検証データ情報(
■;入カデータ、■:出力期待データ)が、入力データ
バッファ3、出力期待データバッファ4に各々記憶させ
られる。制御部lは論理回路接続情報■を記憶部2から
取出し、接続バッファ5に記憶させる。この後、入力デ
ータ■を論理部6に順次入力し、その出力データを出力
データバッファ7に記憶させ、次に比較器6に於いて、
出力期待データバッファ4からの出力期待データ■との
比較を行い、その結果を記憶部2の結果記憶部■に記憶
させる。
制#F1411により、記憶部2中の検証データ情報(
■;入カデータ、■:出力期待データ)が、入力データ
バッファ3、出力期待データバッファ4に各々記憶させ
られる。制御部lは論理回路接続情報■を記憶部2から
取出し、接続バッファ5に記憶させる。この後、入力デ
ータ■を論理部6に順次入力し、その出力データを出力
データバッファ7に記憶させ、次に比較器6に於いて、
出力期待データバッファ4からの出力期待データ■との
比較を行い、その結果を記憶部2の結果記憶部■に記憶
させる。
本実施例は、プログラムによる論理検証を行わず、任意
の設計回路を第1図、第2図に示すような模擬化回路な
電子回路により、論理検証を行う。
の設計回路を第1図、第2図に示すような模擬化回路な
電子回路により、論理検証を行う。
即ち、本実施例は、基本回路構成部、基本回路構成部間
の接続を可能とするスイッチ、前述スイッチの接続/非
接続、及び検証データ記憶の記憶部、データ比較を行う
比較部と制御部とを有する。
の接続を可能とするスイッチ、前述スイッチの接続/非
接続、及び検証データ記憶の記憶部、データ比較を行う
比較部と制御部とを有する。
以上説明したように、本発明は、論理回路動作を電子回
路にてシミユレーシヨンすることができるから、高速に
設計論理回路の動作確認をできる効果がある。
路にてシミユレーシヨンすることができるから、高速に
設計論理回路の動作確認をできる効果がある。
第1図は本発明の一実施例の論理検証装置のブロック図
、8g2図は8F!1図の*埋部の一例を示す論理回路
図である。 1・・・・・・制御部、2・・・・・・記憶部、3・・
・・・・入力データバッファ、4・・・・・・出力期待
データバッファ、5・・・・・・接続バッファ、6・・
・・・・論理部、7・・・・・・出力データバッファ、
8・・・・・・比ff6.9・・・・・セル、10・・
・・・・スイッチ。 代理人 弁理士 内 原 晋
、8g2図は8F!1図の*埋部の一例を示す論理回路
図である。 1・・・・・・制御部、2・・・・・・記憶部、3・・
・・・・入力データバッファ、4・・・・・・出力期待
データバッファ、5・・・・・・接続バッファ、6・・
・・・・論理部、7・・・・・・出力データバッファ、
8・・・・・・比ff6.9・・・・・セル、10・・
・・・・スイッチ。 代理人 弁理士 内 原 晋
Claims (1)
- 入力データを論理部に印加し、前記論理部から出力デー
タを取り出すように制御する制御部と、取出された前記
出力データと出力期待値とを比較する比較回路とを備え
たことを特徴とする論理検証装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1110209A JPH02287173A (ja) | 1989-04-27 | 1989-04-27 | 論理検証装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1110209A JPH02287173A (ja) | 1989-04-27 | 1989-04-27 | 論理検証装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02287173A true JPH02287173A (ja) | 1990-11-27 |
Family
ID=14529823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1110209A Pending JPH02287173A (ja) | 1989-04-27 | 1989-04-27 | 論理検証装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02287173A (ja) |
-
1989
- 1989-04-27 JP JP1110209A patent/JPH02287173A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02287173A (ja) | 論理検証装置 | |
JPS5875239A (ja) | 端末装置接続方式 | |
JPH0391195A (ja) | メモリ回路 | |
JPS61127227A (ja) | 論理モジユ−ル | |
JPH045217B2 (ja) | ||
JPH01109275A (ja) | テスト機能付き順序回路 | |
JPH0267665A (ja) | インタフェイス回路 | |
JPH02184933A (ja) | 論理回路シミュレーション方式 | |
JPH0821043B2 (ja) | シミュレーション方法 | |
JPH10173515A (ja) | Fpga装置 | |
JPH0535817A (ja) | シミユレーシヨン方法 | |
JPH04156676A (ja) | 論理検証方法 | |
JPS62107304A (ja) | プログラマブルコントロ−ラ | |
JPS6236575A (ja) | 過渡解析モデル方式 | |
JPH05282395A (ja) | ハードウェアシミュレータの双方向ピン入出力切換え方法 | |
JP2001141788A (ja) | 半導体装置の論理検証装置と検証方法及び検証方法を記録した記録媒体 | |
JPH04260974A (ja) | 論理シミュレーション装置 | |
JPH03198160A (ja) | 論理シミュレータおよび論理シミュレーション方法 | |
JPH08166980A (ja) | 論理回路シミュレーション方法 | |
JPS6054628B2 (ja) | 論理回路自動検査装置 | |
JPS60220941A (ja) | 集積回路試験方法 | |
JPS5578322A (en) | Input/output circuit of microcomputer | |
JPH05324861A (ja) | 半導体回路装置 | |
JPH03121550A (ja) | マイクロプロセッサ | |
JPH08329670A (ja) | 半導体装置 |