JPH08505246A - 蓄積されたエネルギ源によって動作するマイクロプロセッサ装置における電力使用量を低減するための方法および装置 - Google Patents

Abstract

(57)【要約】 システム動作が重要でない使用期間の間、マイクロプロセッサの論理動作を司るオシレータの周波数を低減することによって、マイクロプロセッサベースの装置の電力消費を低減するプロセスおよび前記プロセスを準備するための装置を提供する。装置の１つの実施例において、マイクロプロセッサはそれとともに動作可能なモニタ回路によって制御され、可変周波数オシレータによって作動される。別の実施例では、ハードウェアモニタ回路が利用され、動作が重要でない場合に使用期間を判断するためマイクロプロセッサ命令をトラッキングする。オシレータ速度におけるシフトは、１つまたはそれより多いクロックオシレータと制御されるマイクロプロセッサのオシレータ入力との間に接続されるフリップフロップラッチ回路によって調停される。

Description

【発明の詳細な説明】 蓄積されたエネルギ源によって動作する マイクロプロセッサ装置における 電力使用量を低減するための方法および装置 技術分野 本発明は、蓄積されたエネルギ源によって動作するように設計されるマイクロ プロセッサベースの装置の電力消費量を低減して蓄積されたエネルギ源の寿命を 伸ばしかつそれによってこのマイクロプロセッサベースの装置をよりよく用いる ことができるようにするための方法および装置に関する。より特定的には、本発 明は、マイクロプロセッサが非活性の間、またはマイクロプロセッサベースの装 置において行なわれているタスクにマイクロプロセッサの能力の全部が必要であ るわけではない場合にマイクロプロセッサ自体の電力使用量を低減するための方 法および装置に関する。マイクロプロセッサの電力使用量の低減は、マイクロプ ロセッサが非活性であると判断された場合または他の予め定められた状態にある と判断された場合その判断に基づいて自動的に行なわれる。 発明の背景 ユーティリティラインから離れてバッテリで動作するように設計されるラップ トップコンピュータなどのポータブルのマイクロプロセッサベースの装置の数は 益々増えている。これらのシステムでは、電力消費量がシステム設計を制限する 主要なファクタである。バッテリの寿命が十分に なければ、その寿命で可能な動作時間内に通常の処理タスクを終了することがで きない。その結果、ポータブルのマイクロプロセッサベースの装置の設計の大部 分の局面は、バッテリの電力を節約するように最適化されてきた。ディスプレイ システム、ディスクメモリ、およびサポート回路によって必要とされる電力はす べて低減されている。電力を節約するために用いられる既知の方法は２つある。 すなわち、第１には、電力消費量のより少ないコンポーネントを開発することで あり、第２には、コンポーネントが非活性である間そのコンポーネントの動作を 遮るまたは中断することである。これらの２つの方法はマイクロプロセッサ以外 のすべてのコンポーネントに対しては効果的である。 上述の２つの戦略によってディスプレイシステムにおいて電力節約が達成され ている。スクリーンディスプレイのために用いられる技術は、陰極線管、発光ダ イオード、ガス−プラズマディスプレイ等の大量の電力を消費する技術から、主 としてバックライティングのある、またはそれがない液晶ディスプレイなどの電 力消費量のより少ない技術へと移行してきている。さらに、スクリーンを自動的 に遮断するための回路がマイクロプロセッサベースの装置に導入され、それによ ってシステムが長い間非活性であればその間に装置が消費するであろう電力が節 約されるようになっている。典型的には、スクリーンに表示されるデータに変化 がないとき、またはマイクロプロセッサベースの装置 のキーボードで打たれるデータに変化がないときに非活性であると判断される。 ディスクドライブによって消費される電力は、より小型でよりエネルギの効率 がよいより新しい設計を用いることによって低減されている。さらに、ハードデ ィスクドライブはその磁気媒体を常に回転させ続けなければならないため通常絶 えず電力を消費するが、マイクロプロセッサベースの装置が予め定められた期間 の間非活性であればその回転を自動的に停止させるハードディスクドライブが考 案されている。データを記憶媒体に記憶したり記憶媒体から検索したりするため のコマンドがない場合に非活性であると判断される。 これらのステップはポータブルのマイクロプロセッサベースの装置の有用性を 増大させるのには役立っているが、一方で益々強力なマイクロプロセッサを機械 に組込む傾向がある。より強力なマイクロプロセッサベースの装置はより複雑で より多くの内部回路を含み、当然より多くのエネルギを消費するため、それを組 込むとバッテリの電力はさらに速く涸渇してしまうことになる。たとえば、イン テル（Intel）８０３８６マイクロプロセッサは、約３７５，０００個の別々の 内部トランジスタを含み、さらに新しい８０４８６マイクロプロセッサは１００ 万個を超える内部トランジスタを含み、将来開発されるであろうさらに新しい装 置は必然的にさらに多くの数の内部トランジスタを含 むことになるであろう。 マイクロプロセッサにおける電力の低減は、本質的には他の通常の半導体技術 よりも電力の効率がよい技術である低電力相補形金属酸化物（ＣＭＯＳ）半導体 技術に基づく特殊な設計を用いることによって作られたインテル・コーポレーシ ョン（Intel Corporation）製造の８０８８および８０２８６ベースの装置など のいくつかのポータブルのマイクロプロセッサベースの装置において達成されて いる。その結果、そのような装置のマイクロプロセッサによって必要とされる電 力は、マイクロプロセッサベースのシステム全体が必要とする総電力量の数分の 一もない。 しかしながら、マイクロプロセッサがより強力になれば、そのマイクロプロセ ッサの動作のために充てなければならないシステム電力資源の割合もより多くな る。たとえば、８０３８６マイクロプロセッサは、それよりも強力でないマイク ロプロセッサベースの装置のすべての回路およびコンポーネントを合わせた全電 力消費量よりも多い５ないし８ワットの電力を消費し得る。インテル（Intel） ８０３８６等をベースにしたさらに強力なポータブルのマイクロプロセッサベー スの装置、および他の優れた設計には既にＣＭＯＳ内部回路が用いられている。 インテル（Intel）８０３８６などのより強力なマイクロプロセッサを用いるこ とによって得られる効果は、装置のバッテリの寿命がなくなるまでに典型的には ３０分の動作時間を有する８０３ ８６マイクロプロセッサを用いた１つの既知のポータブルラップトップコンピュ ータにおいてみられる。これにより、コンピュータが少なくともある程度はマイ クロプロセッサの単純なハウスキーピング機能で消費するよりも多くの電力を消 費するタスクを行なうために用いられているということが想定される。既知のラ ップトップコンピュータでは、マイクロプロセッサは装置の耐用寿命を伸ばすよ うにするために１２．５ＭＨｚという比較的低速で動作するが、これにより装置 の動作効率は悪くなる。 さらに、他の従来の電力節約法はマイクロプロセッサには適用できない。マイ クロプロセッサでは、マイクロプロセッサが非活性である間、それを停止させる ことができない。マイクロプロセッサがその動作を停止すると、マイクロプロセ ッサベースの装置自体が動作しなくなり、アクティビティが再開されてもいつ動 作を再開するべきであるかを検出することができない。さらに、上述のように、 マイクロプロセッサは完全に非活性になることはない。すべての実用的なマイク ロプロセッサベースの装置では、マイクロプロセッサは常にハウスキーピング機 能に従事している。マイクロプロセッサは、センサ、キーボード等のデータ入力 装置をモニタしたり、新しいデータ入力がないかどうかその入力ポートおよび出 力ポートをモニタしたりするための命令を絶えず実行している。 このモニタリングプロセスには、典型的には一連の循環 する命令を繰返し実行することが必要である。マイクロプロセッサの動作を停止 すると、システムをモニタするのに必要なそれらの命令の実行が中止されること になり、マイクロプロセッサが再始動できなくなってしまうであろう。したがっ て、現在のすべてのポータブルのマイクロプロセッサベースの装置ではどうして もマイクロプロセッサを常に動作させておかなければならない。 マイクロプロセッサによって消費される電力がマイクロプロセッサを駆動する オシレータの周波数に直接関係していることも認識されている。通常の動作の間 、マイクロプロセッサ内の回路は常に活性である。すなわち、トランジスタは、 オシレータによる決定に応じて論理演算を実行するようにその状態を常に変えて いる。状態が変わるたびに、必然的に一定の予め定められた量の電力が消費され る。状態の変化の回数がより多くなると、マイクロプロセッサによって消費され る電力もより多くなる。一方、オシレータの速度を低減すると、より強力なマイ クロプロセッサを用いる際の主な設計の目標が動作速度をより高速にすることに よって性能を向上させることであるのに対し、マイクロプロセッサのデータ処理 能力が低下するという反対の結果になってしまう。したがって、残念なことに、 マイクロプロセッサをより高速にし、より優れた所望の性能の特性を得ようとし た結果、電力消費量が大きくなっている。 先行技術においては、いくつかのパーソナルコンピュー タに関連する「ターボ」機能でみられるようなマルチスピード動作ができるコン ピュータおよび他の装置も既知である。これらの装置は本質的にはほとんどの環 境下では通常の動作速度で動作するが、速度が重要であるソフトウェアに適合す るためにより高速で動作するようにその動作速度を変えることができる。これら の装置において動作速度を変えるためには、ユーザによりキーボードまたは他の 入力装置を介して与えられる切換または命令により、ユーザの要求に応じて動作 速度を手動で変えることができる。そのようなシステムでは、装置は携帯用に設 計されているわけではなくバッテリまたは他の蓄積されたエネルギ源によって動 作するようにも設計されていないため、マルチスピード動作を行なっても装置の 電力使用量には関係がない。 発明の概要 以上のことに基づいて、本発明の主な目的は、マイクロプロセッサが重要でな い動作を行なっている間、マイクロプロセッサを駆動するオシレータの周波数を 低減するある特定の方法およびその方法を実行するための装置を適用することに よってマイクロプロセッサベースの装置の電力消費量を低減することである。す なわち、マイクロプロセッサベースの装置のデータ処理能力のすべてが必要とさ れているわけではない期間の間、マイクロプロセッサの動作速度を低減すること である。 本発明の別の目的は、マイクロプロセッサ自体が、非活 性の期間または他の予め定められた状態を判断し、それに応じてマイクロプロセ ッサの動作速度を低減するために用いられているマイクロプロセッサベースの装 置の電力消費量を低減するための方法を提供することである。 本発明のさらに他の目的は、非活性の期間または他の予め定められた状態を判 断して、動作速度を自動的に低減するために、装置に組込まれ得る外部回路を用 いることによって、マイクロプロセッサベースの装置の電力消費量を低減するた めの方法および装置を提供することである。 本発明のさらに他の目的は、重要な命令もしくは重要でない命令の発生、また は重要でない命令の再発生を利用してそれぞれ活性である期間または非活性であ る期間を判断し、その判断に応じて装置の動作速度を自動的に変えることができ るようにするマイクロプロセッサベースの装置の電力消費量を低減するための方 法および装置を提供することである。これらの目的および他の目的は、マイクロ プロセッサベースの装置の典型的な回路の他に３つの部品、すなわち、モニタモ ジュール、オシレータラッチ、および複数のオシレータ周波数の源を含み得る本 発明の装置を用いて実現される。 モニタモジュールは、インテル（Intel）８０３８６等の変更されていないマ イクロプロセッサ（または将来開発されるであろうあらゆる改良されたマイクロ プロセッサ設計）に関して規定されたプロセス、このもしくは他のあら ゆるマイクロプロセッサのデータラインに接続されるハードウェア回路、または マイクロプロセッサ内に取入れられるハードウェアコードとして実現され得る。 モニタモジュールは、マイクロプロセッサの重要でない使用期間およびマイク ロプロセッサの重要な使用の開始を判断する機能を果たし得る。重要であると規 定されるコマンド（特定の割込または他の予め定められた命令）が起こらないま ま予め定められた時間が経過するか、または重要でない命令のパターン（たとえ ば、キーボードのポーリング、スプレッドシートのパリティチェック、またはセ ンサ装置のポーリングの命令）が所与の反復回数繰返されると、重要でない使用 期間であると判断される。マイクロプロセッサによって読取られるシーケンスに おいてある規定された割込または命令が発生すると、重要な使用の開始であると 判断される。 モニタモジュールは、２つの源のうちのどちらでオシレータの周波数をマイク ロプロセッサに送るかを選択する、装置の第２の部分である２状態論理ラッチを 制御する。ラッチは、モニタモジュールから重要な使用であるという表示を受取 ると、より高いオシレータ周波数を選択する。その代わりに、ラッチは、重要で ない使用であるという表示を受取ると、より低いオシレータ周波数を選択する。 その最も基本的な形態では、複数のオシレータ周波数の源は、単純な分周器に 結合される標準的なオシレータ回路 である。そのような設計により、２つのオシレータ周波数は常に確実に同期され る。周波数において関連していなくてもよい２つの別々の独立して動作するオシ レータを用いることによって設計の自由度が向上する。しかしながら、この場合 、切換期間の間受入可能なデューティサイクルを維持するようにオシレータサイ クルを一致させるために、オシレータラッチには付加的な論理を組込まなければ ならない。 図面の簡単な説明 添付の図面とともに以下に示す詳細な説明を参照すれば、本発明の目的および 利点、ならびに種々の実施例およびその動作をより明確に理解することができる であろう。 図１は、動作速度を判断するように制御されたマイクロプロセッサに関するプ ロセスを用いた本発明の特定の実現例を示す図である。 図２は、このシステムを動作させるためのモニタプロセスのフロー図である。 発明の詳細な説明 図面を参照すると、図１に示されるような１つの実施例は、インテル（Intel ）８０３８６のような、１１で装置のデータバスに結合されるデータポートを介 してマイクロプロセッサベースの装置のメモリおよび他の回路に従来は接続され るマイクロプロセッサ（１０）を含む。複数の入力ＡＮＤゲート（１２）および （１４）は１３でマイクロ プロセッサのアドレスラインに接続される。各ゲートは、マイクロプロセッサに よって発生される、高速動作または低速動作への要求を表わす別々のアドレスを モニタする。ゲート（１２）からの論理ハイがセット／リセットラッチ（１６） からのハイ出力をラッチし、ゲート（１４）からの論理ハイがラッチ（１６）の 出力をローにリセットするよう、これらのゲートはラッチ（１６）を駆動する。 アドレス指定拘束条件を通して、ゲート（１２）および（１４）の両方は同時に ハイになることを防がれて、エラー条件を回避する。ラッチ（１６）の出力は、 続いて記載される速度ラッチを駆動するための＋ＨＩ／−ＬＯ信号を供給する。 他の回路構成を利用してマイクロプロセッサの指定されるアドレス位置をモニ タして、既に記載したように重要な命令の決定または重要でない命令の同時発生 に基づいてマイクロプロセッサのデータ処理能力のすべてが要求されるかどうか を判断してもよいことが理解される。マイクロプロセッサ１０の動作をモニタす るのに利用される回路は、マイクロプロセッサ自体に備えられる広く入手可能な 回路を利用することが可能であり、または、代替的にはマイクロプロセッサチッ プ自体の基板におかれる、もしくはマイクロプロセッサに結合される別個の構造 として、外部回路を有することも可能である。 図１に示されるように、マイクロプロセッサ１０の動作 をモニタするために利用される回路は、命令情報がマイクロプロセッサの動作を 示すために指定されたアドレスにおかれてもよいシステムのアドレスバスに結合 される。代替的には、マイクロプロセッサの重要な動作は、モニタ回路をシステ ムのデータバスまたはマイクロプロセッサ自体からのデータストリーム入力もし くは出力に直接結合することによって判断されてもよい。後に記載されるように 、予め定められる重要な命令または重要でない命令のリストが、マイクロプロセ ッサ動作の判断およびそれに続く、動作に要される速度の判断のための比較をそ れに対して行なうところのシステム内のメモリでコンパイルされそこにおかれて もよい。モニタモジュールはしたがって、そのようなリストへのアクセスのため にシステムのメモリに結合されてもよく、またはそれとともに与えられるメモリ 内にそのリストを含んでもよい。いずれの例にせよ、マイクロプロセッサ１０の 動作はモニタされ、モニタモジュールはそれに従って高速または低速動作への要 求を許可する。 オシレータ（１８）は、８２３８４型のような、信号クリスタル（２０）から ２つの出力周波数ＣＬＫ１およびＣＬＫ２をそれぞれ２４および２６で同時発生 させる、市場で入手可能な集積回路であり、この例ではＣＬＫ２はＣＬＫ１の周 波数の２倍であるが、任意の例において、ＣＬＫ２はＣＬＫ１よりも大きくかつ 非常に都合のよいことにＣＬＫ１の倍数である。オシレータ１８およびクリスタ ル２ ０は所望される周波数を発生するためにトランス２２を介して電源に結合される 。これらの出力２４および２６の各々は、単純な形式においてＡＮＤゲート３０ および３２の対ならびにＯＲゲート３４を含む制御またはオシレータラッチ２８ に別々に接続される。オシレータ１８の出力２４および２６は周波数制御ラッチ ２８のゲート３０および３２にそれぞれ入力される。 高周波数選択ゲート（３０）の他方の入力はラッチ（１６）によって発生され る＝ＨＩ／−ＬＯ信号に直接接続される。低周波数選択ゲート（３２）の他方の 入力はインバータ（３６）を介して＝ＨＩ／−ＬＯ信号に接続される。ゲート（ ３０）および（３２）の出力はＯＲゲート（３４）で加算され、その出力は、＋ ＨＩ／−ＬＯ信号の状態に依って、オシレート１８から２４および２６でＣＬＫ １またはＣＬＫ２として発生されるパルス列に対応する。この出力は３８で、制 御されるマイクロプロセッサ１０のクロック入力に接続される。 図１に示される回路は非常に単純化されたものであるが、マイクロプロセッサ の動作のための異なる周波数を所望されるように与えるよう機能する。この結果 を達成する他の回路はこの発明によって意図されるものであり、それはより効率 的に機能しかつ利用するのにより簡単な構成であろうＡＮＤゲートとインバータ との組合せを含んでもよい。 ここで図２を見ると、図１のマイクロプロセッサによっ て行なわれるであろうモニタプロセスの流れ図が示される。このプロセスは、割 込を発生してプロセスを開始する独立したシステムタイマによって決定されるよ うに、周期的に行なわれる。たとえば、ＩＢＭパーソナルコンピュータ（IBM Pe rsonal Computer）では１秒につき１８．２回発生して、装置の動作中はモニタ 機能が継続して生じマイクロプロセッサが重要でなことに用いられている場合に は動作速度を自動的に落とすよう動作する時間割込に、モニタ機能がキー入力さ れてもよい。 この独立したタイマおよび割込はポータブルマイクロプロセッサベースの装置 の標準設計の一部である。 タイマ割込の発生で、プロセスは５０で、マイクロプロセッサの命令ストリー ムにある予め定められるアドレスでスタートする。プロセスはそれから５２で命 令ストリームを命令ごとに逆方向にサーチして、そこで、割込または重要な命令 が５４および５６でそれぞれ発生したかどうかをみるために、サーチされた各ア ドレスはチェックされる。プロセスはこうして、チェックされた命令が５４での 入力またはキーボード割込以外の命令であるかどうかを検査する。もしそうであ れば、それは重要な命令を既に見つけており、タイマ割込処理ルーチンを即座に 出て、後に記載される６０での高速出口ルーチンを行なう。 命令が割込でない場合には、その命令が重要な命令のうちの１つであるかどう か、つまり実行することが重要であ る動作において用いられるかもしれない命令であるかどうかを、プロセスは５６ にて検査する。命令が重要である場合には、プロセスはタイマ割込ルーチンから 即座に出て高速出口ルーチン６０を実行する。 どちらの重要な条件も存在しない場合には、プロセスはステップ５２へループ して戻り、一度に１つの命令をステップして戻り続ける。プロセスは５８で比較 されるような予め定められる数の命令をステップして戻った後、ステップ６２で 同様の数の命令を前へとステップして、ステップ６４で割込を、ステップ６６で 重要な命令をチェックして、ステップバック手順にあるようにループする。これ らの命令のすべてを評価した後でもしプロセスが割込または重要な命令をおかな い場合には、それは７０で休止カウンタを増加させ、７２でその予め定められる 臨界値に対してカウンタをチェックする。臨界値が達成されなかった場合には、 プログラムは７４で割込処理ルーチンを終了する。 臨界値に到達した場合には、プログラムは７６で低速ラッチをトリガするよう 命令を発して、それから７４で割込処理ルーチンを出る。 臨界値を超えた場合には、プログラムは事実上７８で休止カウンタを減少させ てその値を一定に保ち、それからプロセスは７４で割込処理ルーチンを終了する 。 高速出口ルーチン６０は８０で、システムの動作速度が高速であるかどうかを 検査する。もし高速であれば、ルー チンは８２で休止カウンタをリセットする。速度が低速であれば、それは８４で 速度ラッチを高速にセットし、それから８２で休止カウンタをリセットし、その 後でプログラムは７４で割込処理ルーチンを出る。 こうして、モニタルーチンがマイクロプロセッサの命令ストリームにある予め 定められる数の命令をサーチすると、高速動作を必要とするマイクロプロセッサ の動作が重要であるかどうかの判断がなされ得ることがわかるはずである。割込 処理ルーチンは１秒につき何度も行なわれるので、バッテリ電力を最大限に節電 するために、マイクロプロセッサの動作は適当な動作速度で自動的に行なわれる 。ユーザによって所望される動作速度を呼出すために選択可能な予め定められる アドレスに割込処理ルーチンをおくことにより、システムは手動で動作されても よいことは明らかであるはずである。手動動作は大抵の状況下におけるように必 ずしも有用であるとは考えられず、ユーザはマイクロプロセッサの動作がいつ重 要であるかを必ずしも知る必要はなく、この機能はこの発明の技術を用いて自動 的に達成され得る。 図２に示されるような割込処理ルーチンでは、マイクロプロセッサは記載され るように割込または重要な命令をサーチして命令ストリームを分析する。サーチ ルーチンに用いられる特定の数のステップは重要ではなく、最適の効率性を与え るよう選択されてもよい。マイクロプロセッサの 各ファミリのための重要な命令のリストは、ランダムアクセスメモリ（ＲＡＭ） もしくはリードオンリメモリ（ＲＯＭ）のようなメモリまたはマイクロプロセッ サかそのようなリストへのアクセスを有する任意の場所に記憶可能な探索テーブ ルに与えられることができる。代替的には、外部プロセッサがそのようなリスト を含むそれ自体のＥＰＲＯＭメモリを有して設けられてもよく、またはリストが マイクロプロセッサチップそれ自体に配線されることもできる。この発明は割込 または重要な命令の判断に関して記載されてきたが、ハウスキーピングまたはキ ーボードのポーリング、パリティチェックもしくは他の同様の機能のような他の ルーチン機能を示すかもしれない一連の重要でない命令の発生または再発生を判 断するために割込処理ルーチンかさらに動作することも可能であることはさらに 認識されるはずである。 こうして、この発明は、マイクロプロセッサによる電力消費、およびしたがっ て、内蔵エネルギ源から動作されるマイクロプロセッサベースのシステムの電力 消費を低減するための単純なから効果的な方法を提供する。たとえば、ともに用 いられるバッテリ源の消耗による１時間に満たない計算時間を与えるであろう高 速動作のために、１６ＭＨｚ．の第１のオシレータ周波数が与えられてもよい。 この発明を利用して、システムの耐用寿命を大抵の状況下において２時間を超え るまで延ばす効果を有する、重要でない 動作要求中のシステムの低速動作のために、４ＭＨｚ．の第２のオシレータ周波 数が与えられてもよい。マイクロプロセッサベースのシステムによって達成され るべき特定のタスクのために、たとえば現在の最高技術水準である３３ＭＨｚ． の高速動作周波数、ないしキーストロークおよびそれと同様のものを処理するの に適当な４ＭＨｚ．の低速動作周波数のような、任意の動作周波数が与えられて もよいことが認識される。このように、この発明を利用すれば、有益な点が明ら かである２以上のファクタによって、マイクロプロセッサベースのシステムの耐 用寿命が容易に伸びることがわかる。この発明はその特定の実施例に関して記載 されてきたが、これは例示のためのみであることを意味するものであって、この 発明の範囲を限定するように解釈されるものではない。添付の請求の範囲に規定 されるようなこの発明の精神および範囲から逸脱することなく、当業者は様々な 修正および変更を思いつくであろう。

Claims (1)

1. 【特許請求の範囲】 １．マイクロプロセッサの電力使用を自動的に低減するためのプロセスであって 、 前記マイクロプロセッサが動作しているシステムによって発生されるモニタ割 込信号の発生で、マイクロプロセッサによって行なわれる予め定められる数の命 令をサーチするステップと、 前記サーチされた命令が予め定義される命令または命令のシーケンスを構成す る場合には判断をなすステップと、 前記予め定められる数の命令内において、前記予め定義される命令が発生する と前記マイクロプロセッサに第１の動作周波数を与え、前記予め定義される命令 が発生しなければ前記マイクロプロセッサに第２の動作周波数を供給するステッ プとを含み、前記マイクロプロセッサの電力使用は前記予め定義される命令が発 生すること、または発生しないことに基づき、前記マイクロプロセッサに与えら れる動作周波数を低減することによって低減される、マイクロプロセッサの電力 使用を自動的に低減するためのプロセス。