JPH11110063A - コンピュータシステム - Google Patents
コンピュータシステムInfo
- Publication number
- JPH11110063A JPH11110063A JP9266961A JP26696197A JPH11110063A JP H11110063 A JPH11110063 A JP H11110063A JP 9266961 A JP9266961 A JP 9266961A JP 26696197 A JP26696197 A JP 26696197A JP H11110063 A JPH11110063 A JP H11110063A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- value
- processing
- computer system
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
(57)【要約】
【課題】 ＭＰＵの処理負荷が重い時はクロックを止め
ずにＭＰＵを高速に動作させ、負荷が軽い時には、可能
な限り長い期間クロックを停止して消費電力を大幅に削
減する。 【解決手段】 ＭＰＵ１は、レジスタの更新が完了した
か否かを示すレジスタ更新信号Ｓ１と、ＭＰＵ１がスト
ール状態か否かを示すストール信号Ｓ２を出力する。レ
ジスタ更新頻度カウンタ１０６の保持する値は、前記信
号Ｓ１，Ｓ２に従って、増減またはそのまま維持され
る。クロック停止禁止部１０５は、このカウント値を用
いてＭＰＵ１の処理負荷を判定する。この判定結果に従
って、クロック供給制御部１０２はＭＰＵ１へのクロッ
ク供給を制御する。
ずにＭＰＵを高速に動作させ、負荷が軽い時には、可能
な限り長い期間クロックを停止して消費電力を大幅に削
減する。 【解決手段】 ＭＰＵ１は、レジスタの更新が完了した
か否かを示すレジスタ更新信号Ｓ１と、ＭＰＵ１がスト
ール状態か否かを示すストール信号Ｓ２を出力する。レ
ジスタ更新頻度カウンタ１０６の保持する値は、前記信
号Ｓ１，Ｓ２に従って、増減またはそのまま維持され
る。クロック停止禁止部１０５は、このカウント値を用
いてＭＰＵ１の処理負荷を判定する。この判定結果に従
って、クロック供給制御部１０２はＭＰＵ１へのクロッ
ク供給を制御する。
Description
【０００１】
【発明の属する技術分野】この発明は、低消費電力を実
現するコンピュータシステムに関し、特に、プロセッサ
に供給されるクロックを制御することにより低消費電力
を実現するコンピュータシステムに関する。
現するコンピュータシステムに関し、特に、プロセッサ
に供給されるクロックを制御することにより低消費電力
を実現するコンピュータシステムに関する。
【０００２】
【従来の技術】近年、ノートブック型のパーソナルコン
ピュータに代表されるように、携帯情報機器の小型化が
進んでいる。このような携帯情報機器は、外部電源を使
用せず、バッテリのみを用いて使用する場合がある。従
って、携帯情報機器に内蔵されている電子部品の消費電
力を低減することによりバッテリ駆動時間を延長するこ
とをが要求されている。
ピュータに代表されるように、携帯情報機器の小型化が
進んでいる。このような携帯情報機器は、外部電源を使
用せず、バッテリのみを用いて使用する場合がある。従
って、携帯情報機器に内蔵されている電子部品の消費電
力を低減することによりバッテリ駆動時間を延長するこ
とをが要求されている。
【０００３】このような携帯情報機器において、強く低
消費電力化が求められている電子部品の１つにＭＰＵ(m
icroprocessor unit) がある。このＭＰＵの消費電力を
削減する技術として、ＭＰＵへのクロック供給を定期的
に（所定の間隔で）停止するように制御する方法があ
る。ＭＰＵには、クロックによって動作する同期型回路
で構成されているため、クロックが１／０にトグルして
いるときは電力を消費するが、逆にクロックが停止して
いる場合にはほとんど電力を消費しないという特徴があ
る。前記方法はこの特徴を利用してＭＰＵに供給するク
ロックを定期的にトグルまたは、停止させ、これにより
平均的な消費電力を削減する。更に、前記方法は、ＭＰ
Ｕ外部に設けられた回路によりＭＰＵの負荷を予測し
て、負荷が軽いと時にはクロックの供給と停止を定期的
に繰り返し、負荷が重いときにはクロックの供給停止を
禁止する。
消費電力化が求められている電子部品の１つにＭＰＵ(m
icroprocessor unit) がある。このＭＰＵの消費電力を
削減する技術として、ＭＰＵへのクロック供給を定期的
に（所定の間隔で）停止するように制御する方法があ
る。ＭＰＵには、クロックによって動作する同期型回路
で構成されているため、クロックが１／０にトグルして
いるときは電力を消費するが、逆にクロックが停止して
いる場合にはほとんど電力を消費しないという特徴があ
る。前記方法はこの特徴を利用してＭＰＵに供給するク
ロックを定期的にトグルまたは、停止させ、これにより
平均的な消費電力を削減する。更に、前記方法は、ＭＰ
Ｕ外部に設けられた回路によりＭＰＵの負荷を予測し
て、負荷が軽いと時にはクロックの供給と停止を定期的
に繰り返し、負荷が重いときにはクロックの供給停止を
禁止する。
【０００４】
【発明が解決しようとする課題】低消費電力を実現する
ための前述した方法では、ＭＰＵ負荷が、ＭＰＵの割り
込み処理に基づいて予測されている。このため、ＭＰＵ
のクロック停止中にＭＰＵへの割り込みが発生した場
合、何らかのまとまった処理を実行する必要（負荷が高
い）があると外部回路が判断し、クロック停止を解除し
（クロック供給）、ならびにその時点から一定期間、ク
ロックの停止を禁止する。
ための前述した方法では、ＭＰＵ負荷が、ＭＰＵの割り
込み処理に基づいて予測されている。このため、ＭＰＵ
のクロック停止中にＭＰＵへの割り込みが発生した場
合、何らかのまとまった処理を実行する必要（負荷が高
い）があると外部回路が判断し、クロック停止を解除し
（クロック供給）、ならびにその時点から一定期間、ク
ロックの停止を禁止する。
【０００５】このような予測に基づいたクロック供給制
御では、ＭＰＵの割り込みが発生した場合にはクロック
が供給されるため、ＭＰＵが比較的効率よく動作でき
る。しかし、ＭＰＵへの割り込み以外の要因でＭＰＵに
処理負荷がかかる場合、クロックの停止を禁止する処理
が行われないため、定期的にクロックが停止され、ＭＰ
Ｕが高速に動作できないという不具合がある。言い換え
れば、ＭＰＵを高速に動作させる必要がある時に、適切
にクロック供給の停止を禁止することができない。この
ため、クロックを停止する期間を長く設定することがで
きず、ＭＰＵの消費電力を大幅に低減することができな
い不具合もある。
御では、ＭＰＵの割り込みが発生した場合にはクロック
が供給されるため、ＭＰＵが比較的効率よく動作でき
る。しかし、ＭＰＵへの割り込み以外の要因でＭＰＵに
処理負荷がかかる場合、クロックの停止を禁止する処理
が行われないため、定期的にクロックが停止され、ＭＰ
Ｕが高速に動作できないという不具合がある。言い換え
れば、ＭＰＵを高速に動作させる必要がある時に、適切
にクロック供給の停止を禁止することができない。この
ため、クロックを停止する期間を長く設定することがで
きず、ＭＰＵの消費電力を大幅に低減することができな
い不具合もある。
【０００６】この発明は、上記実情に鑑みて成されたも
のであり、ＭＰＵの処理負荷を外部から正確に予測する
ことにより、負荷が重い時はクロックを止めずにＭＰＵ
を高速に動作させ、負荷が軽い時（キー入力待ちなど）
には、可能な限り長い期間クロックを停止して消費電力
を大幅に削減し得るコンピュータシステムを提供するこ
とを目的とする。
のであり、ＭＰＵの処理負荷を外部から正確に予測する
ことにより、負荷が重い時はクロックを止めずにＭＰＵ
を高速に動作させ、負荷が軽い時（キー入力待ちなど）
には、可能な限り長い期間クロックを停止して消費電力
を大幅に削減し得るコンピュータシステムを提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】本願発明の趣旨は、ＭＰ
Ｕの処理負荷の予測する手段にあり、２つの独立な手段
がある。第１の手段では、ＭＰＵの内部レジスタへの書
き込み信号を外部で参照する必要がある。内部レジスタ
への書き込みが発生するとアクティブになる信号であ
る。この信号を処理する手段は、内部レジスタ書き込み
信号がアクティブになる回数を計算し、書き込みが多い
場合はＭＰＵの負荷が重く、書き込みが少ない場合はＭ
ＰＵの負荷が軽いと予測する。そして、処理負荷が重い
場合は、クロック停止禁止時間帯として、クロックを停
止しないように制御する。ＭＰＵの処理負荷とは、あく
までＭＰＵ上で実行されるソフトウェアの概念である。
ＭＰＵが意味のある動作しているということは、何らか
の演算処理を行っているということであり、演算処理の
結果としてレジスタへの書き込みが頻繁に発生している
のはずであるという予測を適用している。また、逆にソ
フトウェアがキー入力待ち状態やＩ／Ｏデバイスの完了
待ちの場合は、ＭＰＵは意味のある演算状態には無く、
ソフトウェアループやＨＡＬＴ命令実行等の状態にある
と考えられる。この場合には、レジスタへの書き込みは
発生しない。
Ｕの処理負荷の予測する手段にあり、２つの独立な手段
がある。第１の手段では、ＭＰＵの内部レジスタへの書
き込み信号を外部で参照する必要がある。内部レジスタ
への書き込みが発生するとアクティブになる信号であ
る。この信号を処理する手段は、内部レジスタ書き込み
信号がアクティブになる回数を計算し、書き込みが多い
場合はＭＰＵの負荷が重く、書き込みが少ない場合はＭ
ＰＵの負荷が軽いと予測する。そして、処理負荷が重い
場合は、クロック停止禁止時間帯として、クロックを停
止しないように制御する。ＭＰＵの処理負荷とは、あく
までＭＰＵ上で実行されるソフトウェアの概念である。
ＭＰＵが意味のある動作しているということは、何らか
の演算処理を行っているということであり、演算処理の
結果としてレジスタへの書き込みが頻繁に発生している
のはずであるという予測を適用している。また、逆にソ
フトウェアがキー入力待ち状態やＩ／Ｏデバイスの完了
待ちの場合は、ＭＰＵは意味のある演算状態には無く、
ソフトウェアループやＨＡＬＴ命令実行等の状態にある
と考えられる。この場合には、レジスタへの書き込みは
発生しない。
【０００８】第２の手段では、ＭＰＵから割り込み処理
中であることを信号に出力する必要がある。マイクロソ
フト社のＷｉｎｄｏｗｓ９５のようなマルチタスクＯＳ
では、処理性能を決めるほとんどのプログラムが割り込
み処理によって実行されている。したがって、ＭＰＵが
割り込み処理中であることが外部から検知できれば、そ
の期間にクロックを停止させないように制御することに
よって、処理性能を下げずに消費電力を低減することが
できる。
中であることを信号に出力する必要がある。マイクロソ
フト社のＷｉｎｄｏｗｓ９５のようなマルチタスクＯＳ
では、処理性能を決めるほとんどのプログラムが割り込
み処理によって実行されている。したがって、ＭＰＵが
割り込み処理中であることが外部から検知できれば、そ
の期間にクロックを停止させないように制御することに
よって、処理性能を下げずに消費電力を低減することが
できる。
【０００９】この発明に係る第１のコンピュータシステ
ムは、各種演算処理を実施する演算手段と、この演算手
段の演算状態を示す状態信号を出力する状態信号出力手
段とを有する処理手段と、前記状態信号出力手段により
出力された状態信号を受けて、前記処理手段の動作状態
を判定する判定手段と、前記判定手段により判定された
前記処理手段の動作状態に従って、所望のデバイスの動
作状態を変更する制御手段とを具備することを特徴とす
る。
ムは、各種演算処理を実施する演算手段と、この演算手
段の演算状態を示す状態信号を出力する状態信号出力手
段とを有する処理手段と、前記状態信号出力手段により
出力された状態信号を受けて、前記処理手段の動作状態
を判定する判定手段と、前記判定手段により判定された
前記処理手段の動作状態に従って、所望のデバイスの動
作状態を変更する制御手段とを具備することを特徴とす
る。
【００１０】この発明に係る第２のコンピュータシステ
ムは、このコンピュータシステム全体を制御する処理手
段であって、この処理手段内の演算状態を示す状態信号
を出力する処理手段と、前記処理手段から出力される状
態信号を用いて前記処理手段の処理負荷を判定する判定
手段と、この判定手段による判定結果に従って、前記処
理手段にクロック信号を供給するクロック供給手段とを
具備することを特徴とする。
ムは、このコンピュータシステム全体を制御する処理手
段であって、この処理手段内の演算状態を示す状態信号
を出力する処理手段と、前記処理手段から出力される状
態信号を用いて前記処理手段の処理負荷を判定する判定
手段と、この判定手段による判定結果に従って、前記処
理手段にクロック信号を供給するクロック供給手段とを
具備することを特徴とする。
【００１１】前記第２のコンピュータシステムにおい
て、前記処理手段はレジスタを有し、前記状態信号は前
記レジスタの更新が完了したか否かを示し、前記判定手
段は、前記状態信号が更新完了を示す時には値がインク
リメントされ、前記状態信号が更新完了を示していない
時には値がデクリメントされる頻度値を記憶するカウン
タを有し、このカウンタの頻度値と基準値とを比較する
ことにより前記処理手段の処理負荷を判定し、前記供給
手段は、前記判定結果に従って、前記クロック信号を前
記処理手段に常時供給するか、所定の間隔で前記クロッ
ク信号の供給と停止を繰り返しながら前記クロック信号
を前記処理手段に供給するかのいずれかの供給を行うよ
うに構成したり、また、前記第２のコンピュータシステ
ムにおいて、前記状態信号は所定の命令が完了したか否
かを示し、前記判定手段は、前記状態信号が命令完了を
示す時には値がインクリメントされ、前記状態信号が命
令完了を示していない時には値がデクリメントされる頻
度値を記憶するカウンタを有し、このカウンタの頻度値
と基準値とを比較することにより前記処理手段の処理負
荷を判定し、前記供給手段は、前記判定結果に従って、
前記クロック信号を前記処理手段に常時供給するか、所
定の間隔で前記クロック信号の供給と停止を繰り返しな
がら前記クロック信号を前記処理手段に供給するかのい
ずれかのクロック信号供給を行うように構成しても良
い。
て、前記処理手段はレジスタを有し、前記状態信号は前
記レジスタの更新が完了したか否かを示し、前記判定手
段は、前記状態信号が更新完了を示す時には値がインク
リメントされ、前記状態信号が更新完了を示していない
時には値がデクリメントされる頻度値を記憶するカウン
タを有し、このカウンタの頻度値と基準値とを比較する
ことにより前記処理手段の処理負荷を判定し、前記供給
手段は、前記判定結果に従って、前記クロック信号を前
記処理手段に常時供給するか、所定の間隔で前記クロッ
ク信号の供給と停止を繰り返しながら前記クロック信号
を前記処理手段に供給するかのいずれかの供給を行うよ
うに構成したり、また、前記第２のコンピュータシステ
ムにおいて、前記状態信号は所定の命令が完了したか否
かを示し、前記判定手段は、前記状態信号が命令完了を
示す時には値がインクリメントされ、前記状態信号が命
令完了を示していない時には値がデクリメントされる頻
度値を記憶するカウンタを有し、このカウンタの頻度値
と基準値とを比較することにより前記処理手段の処理負
荷を判定し、前記供給手段は、前記判定結果に従って、
前記クロック信号を前記処理手段に常時供給するか、所
定の間隔で前記クロック信号の供給と停止を繰り返しな
がら前記クロック信号を前記処理手段に供給するかのい
ずれかのクロック信号供給を行うように構成しても良
い。
【００１２】この第２のコンピュータシステムよれば、
例えば、ＭＰＵ内部から演算用レジスタへの書き込み信
号を出力させ、その書き込み頻度に応じてＭＰＵの処理
負荷が判定されたり、ＭＰＵ内部から特定な命令が実行
完了したことを示す信号を出力させ、その実行頻度に応
じてＭＰＵの処理負荷が判定される。即ち、頻度が高い
場合は負荷が重いと判断され、クロック停止が禁止さ
れ、頻度が低い場合には、ＭＰＵがアイドルである可能
性が高いと判断され、定期的にクロック停止が行われ
る。これにより、ＭＰＵの処理性能を落とすこと無く低
消費電力化が可能になる。
例えば、ＭＰＵ内部から演算用レジスタへの書き込み信
号を出力させ、その書き込み頻度に応じてＭＰＵの処理
負荷が判定されたり、ＭＰＵ内部から特定な命令が実行
完了したことを示す信号を出力させ、その実行頻度に応
じてＭＰＵの処理負荷が判定される。即ち、頻度が高い
場合は負荷が重いと判断され、クロック停止が禁止さ
れ、頻度が低い場合には、ＭＰＵがアイドルである可能
性が高いと判断され、定期的にクロック停止が行われ
る。これにより、ＭＰＵの処理性能を落とすこと無く低
消費電力化が可能になる。
【００１３】前記第２のコンピュータシステムにおい
て、前記カウンタは、前記処理手段がストール状態であ
る時に前記頻度値を維持するように構成しても良い。前
記第２のコンピュータシステムにおいて、前記供給手段
は、それぞれ異なる複数の供給時間データと、それぞれ
異なる複数の停止時間データと、前記頻度値に従って前
記複数の供給時間データと複数の停止時間データからそ
れぞれ１つずつを選択する選択手段とを有し、前記供給
手段は、前記選択手段により選択された供給時間データ
と停止時間データとに従って、前記クロック信号の供給
と停止を繰り返しながら前記クロック信号を前記処理手
段に供給するように構成しても良い。
て、前記カウンタは、前記処理手段がストール状態であ
る時に前記頻度値を維持するように構成しても良い。前
記第２のコンピュータシステムにおいて、前記供給手段
は、それぞれ異なる複数の供給時間データと、それぞれ
異なる複数の停止時間データと、前記頻度値に従って前
記複数の供給時間データと複数の停止時間データからそ
れぞれ１つずつを選択する選択手段とを有し、前記供給
手段は、前記選択手段により選択された供給時間データ
と停止時間データとに従って、前記クロック信号の供給
と停止を繰り返しながら前記クロック信号を前記処理手
段に供給するように構成しても良い。
【００１４】これにより、頻度によって、ＭＰＵへのク
ロック供給／停止を制御するだけでなく、クロック停止
期間と供給期間とのバランスが変更でき、さらに消費電
力を下げることができる。例えば、レジスタ更新頻度
（特定命令実行頻度）が低い場合には、ＭＰＵがアイド
ルである可能性が高いとして、クロック停止期間をクロ
ック供給期間より長くする。逆に、レジスタ更新頻度
（特定命令実行頻度）が比較的高い場合は、クロック停
止期間をクロック供給期間より短くする。
ロック供給／停止を制御するだけでなく、クロック停止
期間と供給期間とのバランスが変更でき、さらに消費電
力を下げることができる。例えば、レジスタ更新頻度
（特定命令実行頻度）が低い場合には、ＭＰＵがアイド
ルである可能性が高いとして、クロック停止期間をクロ
ック供給期間より長くする。逆に、レジスタ更新頻度
（特定命令実行頻度）が比較的高い場合は、クロック停
止期間をクロック供給期間より短くする。
【００１５】この発明に係る第３のコンピュータシステ
ムは、コンピュータシステム全体を制御する処理手段で
あって、所定の命令の実行が完了したか否かを示す第１
信号と、前記処理手段で実行されるあらゆる命令の実行
が完了したか否かを示す第２信号とを出力する処理手段
と、前記処理手段から出力される前記第１及び第２信号
を用いて前記処理手段の処理負荷を判定する判定手段
と、この判定手段による判定結果に従って、前記処理手
段にクロック信号を供給するクロック供給手段とを具備
することを特徴とする。
ムは、コンピュータシステム全体を制御する処理手段で
あって、所定の命令の実行が完了したか否かを示す第１
信号と、前記処理手段で実行されるあらゆる命令の実行
が完了したか否かを示す第２信号とを出力する処理手段
と、前記処理手段から出力される前記第１及び第２信号
を用いて前記処理手段の処理負荷を判定する判定手段
と、この判定手段による判定結果に従って、前記処理手
段にクロック信号を供給するクロック供給手段とを具備
することを特徴とする。
【００１６】前記第３のコンピュータシステムにおい
て、前記判定手段は、前記第１信号が実行完了を示す時
には値がインクリメントされる第１の値を記憶する第１
カウンタと、前記第２信号が実行完了を示す時には値が
インクリメントされる第２の値を記憶する第２カウンタ
と、所定のタイミングで前記第１及び第２カウンタに記
憶されている第１及び第２の値をリセットするリセット
手段とを有し、前記第１の値を前記第２の値で割った除
算結果と基準値とを比較することにより前記処理手段の
処理負荷を判定し、前記供給手段は、前記判定結果に従
って、前記クロック信号を前記処理手段に常時供給する
か、所定の間隔で前記クロック信号の供給と停止を繰り
返しながら前記クロック信号を前記処理手段に供給する
かのいずれかの供給を行うように構成しても良い。
て、前記判定手段は、前記第１信号が実行完了を示す時
には値がインクリメントされる第１の値を記憶する第１
カウンタと、前記第２信号が実行完了を示す時には値が
インクリメントされる第２の値を記憶する第２カウンタ
と、所定のタイミングで前記第１及び第２カウンタに記
憶されている第１及び第２の値をリセットするリセット
手段とを有し、前記第１の値を前記第２の値で割った除
算結果と基準値とを比較することにより前記処理手段の
処理負荷を判定し、前記供給手段は、前記判定結果に従
って、前記クロック信号を前記処理手段に常時供給する
か、所定の間隔で前記クロック信号の供給と停止を繰り
返しながら前記クロック信号を前記処理手段に供給する
かのいずれかの供給を行うように構成しても良い。
【００１７】これによれば、ＭＰＵ内部で実行される全
命令に対する、特定の命令の実行回数の比率を求め、特
定の命令の実行頻度が高い場合は、ＭＰＵの負荷が重い
と判断され、クロック停止が禁止される。そうでない場
合はＭＰＵがアイドルである可能性が高いとして、定期
的にクロック停止を行う。これにより、ＭＰＵの処理性
能を落とすこと無く低消費電力化が可能になる。
命令に対する、特定の命令の実行回数の比率を求め、特
定の命令の実行頻度が高い場合は、ＭＰＵの負荷が重い
と判断され、クロック停止が禁止される。そうでない場
合はＭＰＵがアイドルである可能性が高いとして、定期
的にクロック停止を行う。これにより、ＭＰＵの処理性
能を落とすこと無く低消費電力化が可能になる。
【００１８】前記第３のコンピュータシステムにおい
て、前記処理手段は演算レジスタを有し、前記所定の命
令は、全てまたは一部の前記演算レジスタを更新する命
令であるように構成しても良い。
て、前記処理手段は演算レジスタを有し、前記所定の命
令は、全てまたは一部の前記演算レジスタを更新する命
令であるように構成しても良い。
【００１９】これにより、更新頻度が低い場合はＭＰＵ
がアイドルであると判断して、クロックの間欠的な供給
／停止処理が行われ、頻度が高い場合は、ＭＰＵの負荷
が重いと判断され、クロックは停止されず、ＭＰＵがフ
ルスピードで動作できるようになる。
がアイドルであると判断して、クロックの間欠的な供給
／停止処理が行われ、頻度が高い場合は、ＭＰＵの負荷
が重いと判断され、クロックは停止されず、ＭＰＵがフ
ルスピードで動作できるようになる。
【００２０】前記第３のコンピュータシステムにおい
て、前記供給手段は、それぞれ異なる複数の供給時間デ
ータと、それぞれ異なる複数の停止時間データと、前記
頻度値に従って前記複数の供給時間データと複数の停止
時間データからそれぞれ１つずつを選択する選択手段と
を有し、前記供給手段は、前記選択手段により選択され
た供給時間データと停止時間データとに従って、前記ク
ロック信号の供給と停止を繰り返しながら前記クロック
信号を前記処理手段に供給するように構成しても良い。
て、前記供給手段は、それぞれ異なる複数の供給時間デ
ータと、それぞれ異なる複数の停止時間データと、前記
頻度値に従って前記複数の供給時間データと複数の停止
時間データからそれぞれ１つずつを選択する選択手段と
を有し、前記供給手段は、前記選択手段により選択され
た供給時間データと停止時間データとに従って、前記ク
ロック信号の供給と停止を繰り返しながら前記クロック
信号を前記処理手段に供給するように構成しても良い。
【００２１】これにより、特定命令の頻度によって、Ｍ
ＰＵへのクロック供給／停止を制御するだけでなく、ク
ロック停止期間と供給期間とのバランスを変えることに
より、さらに消費電力を下げることができる。例えば、
レジスタ更新頻度が低い場合は、ＭＰＵがアイドルであ
る可能性が高いとして、クロック停止期間をクロック供
給期間より長くする。逆に、レジスタ更新頻度が高い場
合は、クロック停止期間をクロック供給期間より短くす
る。
ＰＵへのクロック供給／停止を制御するだけでなく、ク
ロック停止期間と供給期間とのバランスを変えることに
より、さらに消費電力を下げることができる。例えば、
レジスタ更新頻度が低い場合は、ＭＰＵがアイドルであ
る可能性が高いとして、クロック停止期間をクロック供
給期間より長くする。逆に、レジスタ更新頻度が高い場
合は、クロック停止期間をクロック供給期間より短くす
る。
【００２２】前記第２または第３のコンピュータシステ
ムにおいて、前記判定手段は、それぞれ異なる複数の基
準値を有し、前記処理手段の処理負荷の増減に応じ、前
記複数の基準値から１つを選択して前記処理手段の処理
負荷を判定するように構成しても良い。
ムにおいて、前記判定手段は、それぞれ異なる複数の基
準値を有し、前記処理手段の処理負荷の増減に応じ、前
記複数の基準値から１つを選択して前記処理手段の処理
負荷を判定するように構成しても良い。
【００２３】これによれば、１つ目の記憶部の値を、２
つ目の記憶部の値より大きくしておくことで、判定結果
にヒステリシスを持たせることができる。前記第３のコ
ンピュータシステムにおいて、前記コンピュータシステ
ムはメモリを具備し、前記所定の命令は、前記メモリか
らのデータのロード命令、またはメモリへのデータのス
トア命令、またはその両方の命令の実行完了を示す信号
であるっても良い。また、前記コンピュータシステムは
Ｉ／Ｏデバイスを具備し、前記所定の命令は、前記Ｉ／
Ｏデバイスからのデータのリード命令、または前記Ｉ／
Ｏデバイスへのデータのライト命令、またはその両方の
命令の実行完了を示す信号であっても良い。
つ目の記憶部の値より大きくしておくことで、判定結果
にヒステリシスを持たせることができる。前記第３のコ
ンピュータシステムにおいて、前記コンピュータシステ
ムはメモリを具備し、前記所定の命令は、前記メモリか
らのデータのロード命令、またはメモリへのデータのス
トア命令、またはその両方の命令の実行完了を示す信号
であるっても良い。また、前記コンピュータシステムは
Ｉ／Ｏデバイスを具備し、前記所定の命令は、前記Ｉ／
Ｏデバイスからのデータのリード命令、または前記Ｉ／
Ｏデバイスへのデータのライト命令、またはその両方の
命令の実行完了を示す信号であっても良い。
【００２４】また、前記第２または第３のコンピュータ
システムにおいて、前記供給手段は、前記判定手段の判
定結果が前記処理手段の処理負荷が大きいことを示す場
合、前記クロック信号の周波数を低くするように構成し
ても良い。
システムにおいて、前記供給手段は、前記判定手段の判
定結果が前記処理手段の処理負荷が大きいことを示す場
合、前記クロック信号の周波数を低くするように構成し
ても良い。
【００２５】
【発明の実施の形態】以下、この発明の各種実施形態を
図面を参照して説明する。先ず、この発明の第１実施形
態について説明する。この第１実施形態に係るコンピュ
ータシステムの構成を図１に示す。図１に示されるコン
ピュータシステムは、汎用のコンピュータシステムであ
り、ＭＰＵ(microprocessor unit) １とシステムコント
ローラ１０、及びシステムバス２に接続されている各種
構成要素によって構成されている。
図面を参照して説明する。先ず、この発明の第１実施形
態について説明する。この第１実施形態に係るコンピュ
ータシステムの構成を図１に示す。図１に示されるコン
ピュータシステムは、汎用のコンピュータシステムであ
り、ＭＰＵ(microprocessor unit) １とシステムコント
ローラ１０、及びシステムバス２に接続されている各種
構成要素によって構成されている。
【００２６】ＭＰＵ１は、システムコントローラ１０か
ら供給されるクロック（ＣＬＫ）に従って動作し、コン
ピュータシステム全体の動作を制御する。また、ＭＰＵ
１は、内蔵する（図示せず）演算レジスタの更新が完了
したことを示すレジスタ更新信号Ｓ１と、ＭＰＵ１がス
トール状態であることを示すストール信号Ｓ２とを出力
する。
ら供給されるクロック（ＣＬＫ）に従って動作し、コン
ピュータシステム全体の動作を制御する。また、ＭＰＵ
１は、内蔵する（図示せず）演算レジスタの更新が完了
したことを示すレジスタ更新信号Ｓ１と、ＭＰＵ１がス
トール状態であることを示すストール信号Ｓ２とを出力
する。
【００２７】システムコントローラ１０は、本願発明の
主要機能であるＭＰＵ１の負荷の予測（負荷が重いとき
の検出）、及びこの負荷予測に従ったクロックの供給制
御を行う。このシステムコントローラ１０の構成につい
ては後述する。
主要機能であるＭＰＵ１の負荷の予測（負荷が重いとき
の検出）、及びこの負荷予測に従ったクロックの供給制
御を行う。このシステムコントローラ１０の構成につい
ては後述する。
【００２８】システムバス２は、コンピュータシステム
内で処理されるデータの転送に使用される。このシステ
ムバス２には、ＭＰＵ１、システムコントローラ１０の
他に、システムメモリ３、ＢＩＯＳ ＲＯＭ(Basic Inp
ut/Output System Read OnlyMemory)４、キーボードコ
ントローラ（ＫＢＣ）５、ディスプレイコントローラ
６、ハードディスクドライブ（ＨＤＤ）７、電源コント
ローラ（ＰＳコントローラ）８が接続されている。
内で処理されるデータの転送に使用される。このシステ
ムバス２には、ＭＰＵ１、システムコントローラ１０の
他に、システムメモリ３、ＢＩＯＳ ＲＯＭ(Basic Inp
ut/Output System Read OnlyMemory)４、キーボードコ
ントローラ（ＫＢＣ）５、ディスプレイコントローラ
６、ハードディスクドライブ（ＨＤＤ）７、電源コント
ローラ（ＰＳコントローラ）８が接続されている。
【００２９】システムメモリ３は、このコンピュータシ
ステムで処理、または使用されるデータやプログラムな
どを記憶する。ＢＩＯＳ ＲＯＭ４は、ハードウェアに
依存する制御プログラムを記憶する不揮発性のメモリで
ある。このＢＩＯＳ ＲＯＭ４は、記憶したＢＩＯＳを
更新可能にするために、フラッシュメモリで構成するこ
ともできる。キーボードコントローラ５には、キーボー
ド９及び／またはマウスなどのポインティングデバイス
を接続することができる。キーボードコントローラ５
は、これらの入力装置から入力された命令をデータに変
換し、これをシステムバス２を介してＭＰＵ１に送出す
る。
ステムで処理、または使用されるデータやプログラムな
どを記憶する。ＢＩＯＳ ＲＯＭ４は、ハードウェアに
依存する制御プログラムを記憶する不揮発性のメモリで
ある。このＢＩＯＳ ＲＯＭ４は、記憶したＢＩＯＳを
更新可能にするために、フラッシュメモリで構成するこ
ともできる。キーボードコントローラ５には、キーボー
ド９及び／またはマウスなどのポインティングデバイス
を接続することができる。キーボードコントローラ５
は、これらの入力装置から入力された命令をデータに変
換し、これをシステムバス２を介してＭＰＵ１に送出す
る。
【００３０】ディスプレイコントローラ６は、システム
バス２を介して送られる画像データを接続された表示装
置に表示する。図１に示されるコンピュータシステムに
おいては、表示装置としてＬＣＤ(liquid crystal disp
lay)１１が適用されている。ハードディスクドライブ７
は、複数枚のハードディスクを内蔵し、各種プログラム
やデータを記憶する。電源コントローラ８は、コンピュ
ータシステム全体に供給される電力の供給を制御する。
電源コントローラ８には、バッテリ１２及びＡＣアダプ
タ１３が接続されている。
バス２を介して送られる画像データを接続された表示装
置に表示する。図１に示されるコンピュータシステムに
おいては、表示装置としてＬＣＤ(liquid crystal disp
lay)１１が適用されている。ハードディスクドライブ７
は、複数枚のハードディスクを内蔵し、各種プログラム
やデータを記憶する。電源コントローラ８は、コンピュ
ータシステム全体に供給される電力の供給を制御する。
電源コントローラ８には、バッテリ１２及びＡＣアダプ
タ１３が接続されている。
【００３１】次に、この明細書における「ＭＰＵの負荷
（処理負荷）」と、この第１実施形態における負荷の予
測について説明する。ＭＰＵの処理負荷とは、あくまで
ＭＰＵ上で実行されるソフトウェアの概念である。この
第１の実施形態では、ＭＰＵ１内のレジスタへの書き込
み頻度を用い、これによりハードウェア的にＭＰＵ１の
負荷を予測している。即ち、ＭＰＵが意味のある動作し
ているということは、何らかの演算処理を行っていると
いうことを示し、この演算処理の結果としてレジスタへ
の書き込みが頻繁に発生しているのはずであるという予
測である。逆にソフトウェアがキー入力待ち状態やＩ／
Ｏデバイスの完了待ちの場合は、ＭＰＵは意味のある演
算状態には無く、ソフトウェアループやＨＡＬＴ命令実
行等の状態にあると考えている。この場合、レジスタへ
の書き込みは発生しない。
（処理負荷）」と、この第１実施形態における負荷の予
測について説明する。ＭＰＵの処理負荷とは、あくまで
ＭＰＵ上で実行されるソフトウェアの概念である。この
第１の実施形態では、ＭＰＵ１内のレジスタへの書き込
み頻度を用い、これによりハードウェア的にＭＰＵ１の
負荷を予測している。即ち、ＭＰＵが意味のある動作し
ているということは、何らかの演算処理を行っていると
いうことを示し、この演算処理の結果としてレジスタへ
の書き込みが頻繁に発生しているのはずであるという予
測である。逆にソフトウェアがキー入力待ち状態やＩ／
Ｏデバイスの完了待ちの場合は、ＭＰＵは意味のある演
算状態には無く、ソフトウェアループやＨＡＬＴ命令実
行等の状態にあると考えている。この場合、レジスタへ
の書き込みは発生しない。
【００３２】次に、このような負荷予測、及びこれに基
づいたクロック供給制御を行う前記システムコントロー
ラ１０の構成について説明する。図１に示されるよう
に、システムコントローラ１０は、クロック発生部１０
１、クロック供給制御部１０２、供給時間記憶部１０
３、停止時間記憶部１０４、及びクロック停止禁止部１
０５とにより構成されている。更に、クロック停止禁止
部１０５は、レジスタ更新頻度カウンタ１０６、クロッ
ク停止禁止限界値記憶部１０７、及び比較部１０８とを
有する。
づいたクロック供給制御を行う前記システムコントロー
ラ１０の構成について説明する。図１に示されるよう
に、システムコントローラ１０は、クロック発生部１０
１、クロック供給制御部１０２、供給時間記憶部１０
３、停止時間記憶部１０４、及びクロック停止禁止部１
０５とにより構成されている。更に、クロック停止禁止
部１０５は、レジスタ更新頻度カウンタ１０６、クロッ
ク停止禁止限界値記憶部１０７、及び比較部１０８とを
有する。
【００３３】クロック供給制御部１０２は、クロック発
生部１０１により生成されたクロックを、クロック停止
禁止部１０５から送られるクロック停止禁止信号Ｓ３に
従って、停止することなくＭＰＵ１に供給したり、供給
と停止を定期的に繰り返しながらＭＰＵ１に供給する。
この第１実施形態では、クロック制御部１０２は、クロ
ック停止禁止信号Ｓ３が“Ｌ”である場合には、停止す
ることなくクロックをＭＰＵ１に供給する。クロック制
御部１０２は、クロック停止禁止信号Ｓ３が“Ｈ”であ
る場合には、供給時間記憶部１０３に記憶されている供
給時間と、停止時間記憶部１０４に記憶されている停止
時間とに従って、ＭＰＵ１に対するクロックの供給と停
止とを繰り返し、これによりＭＰＵ１の低電力消費を実
現する。
生部１０１により生成されたクロックを、クロック停止
禁止部１０５から送られるクロック停止禁止信号Ｓ３に
従って、停止することなくＭＰＵ１に供給したり、供給
と停止を定期的に繰り返しながらＭＰＵ１に供給する。
この第１実施形態では、クロック制御部１０２は、クロ
ック停止禁止信号Ｓ３が“Ｌ”である場合には、停止す
ることなくクロックをＭＰＵ１に供給する。クロック制
御部１０２は、クロック停止禁止信号Ｓ３が“Ｈ”であ
る場合には、供給時間記憶部１０３に記憶されている供
給時間と、停止時間記憶部１０４に記憶されている停止
時間とに従って、ＭＰＵ１に対するクロックの供給と停
止とを繰り返し、これによりＭＰＵ１の低電力消費を実
現する。
【００３４】供給時間記憶部１０３に記憶されている供
給時間と、停止時間記憶部１０４に記憶されている停止
時間とには、例えば、それぞれ１０００マイクロ秒が設
定されている。尚、この供給時間記憶部１０３と停止時
間記憶部１０４は、ソフトウェアで書き換えることがで
きるレジスタで構成するようにしても良い。
給時間と、停止時間記憶部１０４に記憶されている停止
時間とには、例えば、それぞれ１０００マイクロ秒が設
定されている。尚、この供給時間記憶部１０３と停止時
間記憶部１０４は、ソフトウェアで書き換えることがで
きるレジスタで構成するようにしても良い。
【００３５】前述したようにＭＰＵ１は、内部の演算レ
ジスタを更新する命令の実行完了を示す（実行完了時に
有効となる）レジスタ更新信号Ｓ１と、ＭＰＵ１がスト
ール状態であることを示すストール信号Ｓ２とを出力す
る機能を有する。
ジスタを更新する命令の実行完了を示す（実行完了時に
有効となる）レジスタ更新信号Ｓ１と、ＭＰＵ１がスト
ール状態であることを示すストール信号Ｓ２とを出力す
る機能を有する。
【００３６】クロック停止禁止部１０５のレジスタ更新
頻度カウンタ１０６は、これらの信号Ｓ１，Ｓ２に従っ
てカウンタの値（更新頻度値）をインクリメントまたは
デクリメントする。より詳細に説明すると、レジスタ更
新頻度カウンタ１０６は、レジスタ更新信号が有効なサ
イクルでは、１以上の値（この第１実施形態では１）を
更新頻度値に加算する（カウントアップ）。逆に、レジ
スタ更新信号が有効でないサイクルでは、更新頻度値か
ら１以上の値（この第１実施形態では１）を減算する
（カウントダウン）。尚、レジスタ更新頻度カウンタ１
０６の保持する更新頻度値は、０が最小値であり、それ
より小さな値にはならないものとする。同様に、カウン
タの最大値はカウンタのビット数で決まるが、その最大
値より大きな値は取らないものとする。
頻度カウンタ１０６は、これらの信号Ｓ１，Ｓ２に従っ
てカウンタの値（更新頻度値）をインクリメントまたは
デクリメントする。より詳細に説明すると、レジスタ更
新頻度カウンタ１０６は、レジスタ更新信号が有効なサ
イクルでは、１以上の値（この第１実施形態では１）を
更新頻度値に加算する（カウントアップ）。逆に、レジ
スタ更新信号が有効でないサイクルでは、更新頻度値か
ら１以上の値（この第１実施形態では１）を減算する
（カウントダウン）。尚、レジスタ更新頻度カウンタ１
０６の保持する更新頻度値は、０が最小値であり、それ
より小さな値にはならないものとする。同様に、カウン
タの最大値はカウンタのビット数で決まるが、その最大
値より大きな値は取らないものとする。
【００３７】更に、レジスタ更新頻度カウンタ１０６
は、ＭＰＵ１へのクロック供給が停止している状態、ま
たはＭＰＵがストール状態にある時（ストール信号Ｓ２
が有効）は、レジスタ更新信号Ｓ１の有効・無効に関わ
らず、更新頻度値を保持する。ストール状態とは、ＭＰ
Ｕ１が命令フェッチやメモリアクセスなどの目的で、外
部メモリをアクセスしている最中、即ち、ＭＰＵ１の処
理が待たされている状態を示す。尚、ＭＰＵ１がストー
ル状態にある時は、レジスタ更新信号に関わらず、単に
更新頻度値を保持するのではなく、レジスタ更新信号が
有効の場合は更新頻度値をカウントアップし、無効の場
合は保持するように構成しても良い。その理由は、ＭＰ
Ｕ１のバスインタフェース部分がストール中であって
も、ＭＰＵ１内部の演算処理部が命令を実行可能な状態
になる場合があり、この場合にレジスタ更新が発生する
と、更新頻度値をカウントアップするのが適切な可能性
があるからである。
は、ＭＰＵ１へのクロック供給が停止している状態、ま
たはＭＰＵがストール状態にある時（ストール信号Ｓ２
が有効）は、レジスタ更新信号Ｓ１の有効・無効に関わ
らず、更新頻度値を保持する。ストール状態とは、ＭＰ
Ｕ１が命令フェッチやメモリアクセスなどの目的で、外
部メモリをアクセスしている最中、即ち、ＭＰＵ１の処
理が待たされている状態を示す。尚、ＭＰＵ１がストー
ル状態にある時は、レジスタ更新信号に関わらず、単に
更新頻度値を保持するのではなく、レジスタ更新信号が
有効の場合は更新頻度値をカウントアップし、無効の場
合は保持するように構成しても良い。その理由は、ＭＰ
Ｕ１のバスインタフェース部分がストール中であって
も、ＭＰＵ１内部の演算処理部が命令を実行可能な状態
になる場合があり、この場合にレジスタ更新が発生する
と、更新頻度値をカウントアップするのが適切な可能性
があるからである。
【００３８】クロック停止禁止限界値記憶部１０７に
は、ＭＰＵ１の処理負荷が重いか軽いかを判定するため
の閾値として使用される基準値が記憶されている。比較
部１０８は、レジスタ更新頻度カウンタ１０６に記憶さ
れている更新頻度値と、クロック停止禁止限界値記憶部
１０７に記憶されている基準値とを比較して、更新頻度
値が基準値以上である場合にはのＭＰＵクロック停止禁
止信号を“Ｌ”に、更新頻度値が基準値未満である場合
にはＭＰＵクロック停止禁止信号を“Ｈ”に設定する。
は、ＭＰＵ１の処理負荷が重いか軽いかを判定するため
の閾値として使用される基準値が記憶されている。比較
部１０８は、レジスタ更新頻度カウンタ１０６に記憶さ
れている更新頻度値と、クロック停止禁止限界値記憶部
１０７に記憶されている基準値とを比較して、更新頻度
値が基準値以上である場合にはのＭＰＵクロック停止禁
止信号を“Ｌ”に、更新頻度値が基準値未満である場合
にはＭＰＵクロック停止禁止信号を“Ｈ”に設定する。
【００３９】図２に、この第１実施形態における各種信
号例とその関係を示す。図２において、（ａ）はレジス
タ更新信号Ｓ１を示し、（ｂ）はレジスタ更新頻度カウ
ンタ１０６に保持されている更新頻度値とクロック停止
禁止限界値記憶部１０７に保持されている基準値とを示
し、（ｃ）は比較部１０５から出力されるクロック停止
禁止信号Ｓ３を示し、（ｄ）はクロック供給制御部１０
２から出力されるクロック信号ＣＬＫを示している。
号例とその関係を示す。図２において、（ａ）はレジス
タ更新信号Ｓ１を示し、（ｂ）はレジスタ更新頻度カウ
ンタ１０６に保持されている更新頻度値とクロック停止
禁止限界値記憶部１０７に保持されている基準値とを示
し、（ｃ）は比較部１０５から出力されるクロック停止
禁止信号Ｓ３を示し、（ｄ）はクロック供給制御部１０
２から出力されるクロック信号ＣＬＫを示している。
【００４０】レジスタ更新信号Ｓ１は、“Ｈ”が有効
（アクティブ）である。レジスタ更新信号Ｓ１が“Ｈ”
のサイクルでは、更新頻度値が１だけインクリメントさ
れ、そうでない場合は１だけデクリメントされる。クロ
ック停止禁止限界値記憶部１０７に記憶されている基準
値（図２（ｂ）の鎖線）は、レジスタ更新頻度カウンタ
の値と比較される。
（アクティブ）である。レジスタ更新信号Ｓ１が“Ｈ”
のサイクルでは、更新頻度値が１だけインクリメントさ
れ、そうでない場合は１だけデクリメントされる。クロ
ック停止禁止限界値記憶部１０７に記憶されている基準
値（図２（ｂ）の鎖線）は、レジスタ更新頻度カウンタ
の値と比較される。
【００４１】更新頻度値が基準値より大きい場合は、Ｍ
ＰＵ１内部でレジスタ更新が頻繁に発生していること示
し、ＭＰＵ１の処理負荷が重いと判断され、クロック供
給の停止を禁止するようにクロック停止禁止信号Ｓ３が
“Ｌ”（有効）となる。逆に、更新頻度値が基準値以下
である場合、ＭＰＵ１内部がアイドルである可能性が高
いと判断され、ＭＰＵ１へのクロック供給が定期的に停
止されるようにクロック停止禁止信号Ｓ３が“Ｈ”（無
効）となる。
ＰＵ１内部でレジスタ更新が頻繁に発生していること示
し、ＭＰＵ１の処理負荷が重いと判断され、クロック供
給の停止を禁止するようにクロック停止禁止信号Ｓ３が
“Ｌ”（有効）となる。逆に、更新頻度値が基準値以下
である場合、ＭＰＵ１内部がアイドルである可能性が高
いと判断され、ＭＰＵ１へのクロック供給が定期的に停
止されるようにクロック停止禁止信号Ｓ３が“Ｈ”（無
効）となる。
【００４２】クロック供給制御部１０２は、図２（ｄ）
に示されるようにクロック停止禁止信号Ｓ３に従って、
ＭＰＵ１に対するクロック供給を制御する。以上、この
第１実施形態によれば、ＭＰＵ１内部から演算用レジス
タへの書き込み信号が出力され、その書き込み頻度に応
じてクロックの供給制御が行われる。即ち、頻度が高い
場合は負荷が重いと判断され、クロック供給の停止が禁
止され、演算レジスタ書き込み頻度が低い場合は、ＭＰ
Ｕがアイドルである可能性が高いと判断して、定期的に
クロック供給の停止を行う。これにより、ＭＰＵの処理
性能を落とすこと無く低消費電力化が可能になる。
に示されるようにクロック停止禁止信号Ｓ３に従って、
ＭＰＵ１に対するクロック供給を制御する。以上、この
第１実施形態によれば、ＭＰＵ１内部から演算用レジス
タへの書き込み信号が出力され、その書き込み頻度に応
じてクロックの供給制御が行われる。即ち、頻度が高い
場合は負荷が重いと判断され、クロック供給の停止が禁
止され、演算レジスタ書き込み頻度が低い場合は、ＭＰ
Ｕがアイドルである可能性が高いと判断して、定期的に
クロック供給の停止を行う。これにより、ＭＰＵの処理
性能を落とすこと無く低消費電力化が可能になる。
【００４３】この第１実施形態では、更新頻度値のカウ
ントアップ、カウントダウンする値が１に設定されてい
るが、カウンタ自身の値や、レジスタ更新信号Ｓ１が毎
サイクル連続して有効になる場合や、連続して無効にな
る場合や、連続して無効になる場合で、カウントする値
を変化させるように構成しても良い。この場合、ＭＰＵ
負荷の推定精度が向上する可能性がある。例えば、レジ
スタ更新信号Ｓ１が有効（無効）になったサイクルで、
その時の更新頻度値を参照して、その値とクロック停止
禁止限界値記憶部１０７の基準値の差が大きい場合は、
小さな値を加算（減算）し、差が小さい場合は大きな値
を加算（減算）するようにする。これにより、比較部１
０８の出力が慣性を持った変化をするように制御するこ
とができる。従って、レジスタ更新信号Ｓ１の局所的な
動きが比較部１０８の結果に即座に影響を与えることを
防ぐことができる。
ントアップ、カウントダウンする値が１に設定されてい
るが、カウンタ自身の値や、レジスタ更新信号Ｓ１が毎
サイクル連続して有効になる場合や、連続して無効にな
る場合や、連続して無効になる場合で、カウントする値
を変化させるように構成しても良い。この場合、ＭＰＵ
負荷の推定精度が向上する可能性がある。例えば、レジ
スタ更新信号Ｓ１が有効（無効）になったサイクルで、
その時の更新頻度値を参照して、その値とクロック停止
禁止限界値記憶部１０７の基準値の差が大きい場合は、
小さな値を加算（減算）し、差が小さい場合は大きな値
を加算（減算）するようにする。これにより、比較部１
０８の出力が慣性を持った変化をするように制御するこ
とができる。従って、レジスタ更新信号Ｓ１の局所的な
動きが比較部１０８の結果に即座に影響を与えることを
防ぐことができる。
【００４４】また、比較部１０８の出力自身に慣性を持
たせることも可能である。比較部１０８の出力が一定期
間の間、クロック停止禁止状態を示した時、はじめてク
ロック停止禁止信号を有効にし、同様に、比較部１０８
の出力が一定期間の間、クロック停止状態を示した時、
はじめてクロック停止禁止信号を無効にするという制御
を行うように構成しても良い。
たせることも可能である。比較部１０８の出力が一定期
間の間、クロック停止禁止状態を示した時、はじめてク
ロック停止禁止信号を有効にし、同様に、比較部１０８
の出力が一定期間の間、クロック停止状態を示した時、
はじめてクロック停止禁止信号を無効にするという制御
を行うように構成しても良い。
【００４５】次にこの発明の第２実施形態について説明
する。この第２実施形態に係るコンピュータシステムの
構成を図３に示す。図３に示されるコンピュータシステ
ムの内、前記第１実施形態のコンピュータシステムと同
じ構成要件には、共通の参照符号を付す。従って、図３
から明らかなように、この第２実施形態は、前記第１実
施形態と比べて、ＭＰＵ１から出力される信号Ｓ４，Ｓ
５と、システムコントローラ２０とが異なっている。
する。この第２実施形態に係るコンピュータシステムの
構成を図３に示す。図３に示されるコンピュータシステ
ムの内、前記第１実施形態のコンピュータシステムと同
じ構成要件には、共通の参照符号を付す。従って、図３
から明らかなように、この第２実施形態は、前記第１実
施形態と比べて、ＭＰＵ１から出力される信号Ｓ４，Ｓ
５と、システムコントローラ２０とが異なっている。
【００４６】ここで前記第１実施形態と異なる点につい
て更に説明する。この第２実施形態では、ＭＰＵ１か
ら、特定の命令の実行が完了したことを示す特定命令完
了信号Ｓ４と、全命令の実行が完了したことを示す全命
令実行完了信号Ｓ５とが出力される。この特定命令の実
行完了信号Ｓ４には、前記第１実施形態で使用された、
演算レジスタを更新する命令を適用することができる。
て更に説明する。この第２実施形態では、ＭＰＵ１か
ら、特定の命令の実行が完了したことを示す特定命令完
了信号Ｓ４と、全命令の実行が完了したことを示す全命
令実行完了信号Ｓ５とが出力される。この特定命令の実
行完了信号Ｓ４には、前記第１実施形態で使用された、
演算レジスタを更新する命令を適用することができる。
【００４７】演算レジスタを更新する命令が適用された
場合、システムコントローラ２０は、両方の信号Ｓ４及
びＳ５を参照することにより、ＭＰＵ１が現在実行して
いる全命令のうち演算レジスタを更新する命令がどの程
度含まれているかを検出することができる。システムコ
ントローラ２０は、全命令の内、演算レジスタを更新す
る命令の比率が大きい場合、ＭＰＵの処理負荷が重いと
判断し、逆に、演算レジスタを更新する命令以外の命令
の比率が大きい場合は、ＭＰＵ１がアイドル状態である
と判断する。そのためにクロック停止禁止部２０５に
は、上記２つの信号によってカウントアップされるカウ
ンタをそれぞれ独立にもうけられている。
場合、システムコントローラ２０は、両方の信号Ｓ４及
びＳ５を参照することにより、ＭＰＵ１が現在実行して
いる全命令のうち演算レジスタを更新する命令がどの程
度含まれているかを検出することができる。システムコ
ントローラ２０は、全命令の内、演算レジスタを更新す
る命令の比率が大きい場合、ＭＰＵの処理負荷が重いと
判断し、逆に、演算レジスタを更新する命令以外の命令
の比率が大きい場合は、ＭＰＵ１がアイドル状態である
と判断する。そのためにクロック停止禁止部２０５に
は、上記２つの信号によってカウントアップされるカウ
ンタをそれぞれ独立にもうけられている。
【００４８】ここで、システムコントローラ２０の構成
について図３を参照して説明する。図３に示されるよう
に、システムコントローラ２０は、クロック発生部２０
１、クロック供給制御部２０２、供給時間記憶部２０
３、停止時間記憶部２０４、及びクロック停止禁止部２
０５とにより構成されている。更に、クロック停止禁止
部２０５は、全命令実行完了カウンタ２０６、特定命令
実行完了カウンタ２０７、除算部２０８、除算結果限界
値記憶部２０９、比較部２１０、及びカウンタリセット
部２１１を有する。
について図３を参照して説明する。図３に示されるよう
に、システムコントローラ２０は、クロック発生部２０
１、クロック供給制御部２０２、供給時間記憶部２０
３、停止時間記憶部２０４、及びクロック停止禁止部２
０５とにより構成されている。更に、クロック停止禁止
部２０５は、全命令実行完了カウンタ２０６、特定命令
実行完了カウンタ２０７、除算部２０８、除算結果限界
値記憶部２０９、比較部２１０、及びカウンタリセット
部２１１を有する。
【００４９】クロック供給制御部２０２は、前記第１実
施形態のクロック供給制御部１０２と同様に、クロック
発生部２０１により生成されたクロックを、クロック停
止禁止部２０５が出力するクロック停止禁止信号Ｓ３に
従って、停止することなくＭＰＵ１に供給したり、供給
と停止を定期的に繰り返しながらＭＰＵ１に供給する。
クロック制御部２０２は、クロック停止禁止信号Ｓ３が
“Ｌ”である場合には、停止することなくクロックをＭ
ＰＵ１に供給する。クロック制御部２０２は、クロック
停止禁止信号Ｓ３が“Ｈ”である場合には、供給時間記
憶部２０３に記憶されている供給時間と、停止時間記憶
部２０４に記憶されている停止時間とに従って、ＭＰＵ
１に対するクロックの供給と停止とを繰り返し、これに
よりＭＰＵ１の低電力消費を実現する。供給時間記憶部
２０３、停止時間記憶部２０４も前記第１実施形態の供
給時間記憶部１０３と停止時間記憶部１０４と同様であ
るので詳細な説明は省略する。
施形態のクロック供給制御部１０２と同様に、クロック
発生部２０１により生成されたクロックを、クロック停
止禁止部２０５が出力するクロック停止禁止信号Ｓ３に
従って、停止することなくＭＰＵ１に供給したり、供給
と停止を定期的に繰り返しながらＭＰＵ１に供給する。
クロック制御部２０２は、クロック停止禁止信号Ｓ３が
“Ｌ”である場合には、停止することなくクロックをＭ
ＰＵ１に供給する。クロック制御部２０２は、クロック
停止禁止信号Ｓ３が“Ｈ”である場合には、供給時間記
憶部２０３に記憶されている供給時間と、停止時間記憶
部２０４に記憶されている停止時間とに従って、ＭＰＵ
１に対するクロックの供給と停止とを繰り返し、これに
よりＭＰＵ１の低電力消費を実現する。供給時間記憶部
２０３、停止時間記憶部２０４も前記第１実施形態の供
給時間記憶部１０３と停止時間記憶部１０４と同様であ
るので詳細な説明は省略する。
【００５０】前述したようにＭＰＵ１は、特定命令実行
完了信号Ｓ４と、全命令実行完了信号Ｓ５とを出力す
る。クロック停止禁止部２０５の全命令実行完了カウン
タ２０６は、前記全命令実行完了信号Ｓ５に従って、カ
ウンタの値をインクリメントまたはデクリメントする。
特定命令実行完了カウンタ２０７は、前記特定命令実行
完了信号Ｓ４に従って、カウンタの値をインクリメント
またはデクリメントする。尚、各カウンタ２０６，２０
７の保持する値は、０が最小値であり、それより小さな
値にはならないものとする。同様に、カウンタの最大値
はカウンタのビット数で決まるが、その最大値より大き
な値は取らないものとする。
完了信号Ｓ４と、全命令実行完了信号Ｓ５とを出力す
る。クロック停止禁止部２０５の全命令実行完了カウン
タ２０６は、前記全命令実行完了信号Ｓ５に従って、カ
ウンタの値をインクリメントまたはデクリメントする。
特定命令実行完了カウンタ２０７は、前記特定命令実行
完了信号Ｓ４に従って、カウンタの値をインクリメント
またはデクリメントする。尚、各カウンタ２０６，２０
７の保持する値は、０が最小値であり、それより小さな
値にはならないものとする。同様に、カウンタの最大値
はカウンタのビット数で決まるが、その最大値より大き
な値は取らないものとする。
【００５１】除算部２０８は、ＭＰＵ１が実行している
全命令の内、特定の命令がどの程度含まれているかを示
す比率を算出するため、特定命令実行完了カウンタ２０
７の値を全命令実行完了カウンタ２０６の値で割る演算
処理を実行する。演算結果は、比較部２１０に送出され
る。
全命令の内、特定の命令がどの程度含まれているかを示
す比率を算出するため、特定命令実行完了カウンタ２０
７の値を全命令実行完了カウンタ２０６の値で割る演算
処理を実行する。演算結果は、比較部２１０に送出され
る。
【００５２】除算結果限界値記憶部２０９には、ＭＰＵ
１の処理負荷が重いか軽いかを判定するための閾値とし
て使用される基準値が記憶されている。比較部２１０
は、除算部２０８から送られる除算結果と、除算結果限
界値記憶部２０９に記憶されている基準値とを比較し
て、除算結果が基準値以上である場合にはのＭＰＵクロ
ック停止禁止信号を“Ｌ”（有効）に、除算結果が基準
値未満である場合にはＭＰＵクロック停止禁止信号を
“Ｈ”（無効）に設定する。
１の処理負荷が重いか軽いかを判定するための閾値とし
て使用される基準値が記憶されている。比較部２１０
は、除算部２０８から送られる除算結果と、除算結果限
界値記憶部２０９に記憶されている基準値とを比較し
て、除算結果が基準値以上である場合にはのＭＰＵクロ
ック停止禁止信号を“Ｌ”（有効）に、除算結果が基準
値未満である場合にはＭＰＵクロック停止禁止信号を
“Ｈ”（無効）に設定する。
【００５３】カウンタリセット部２１１は、所定の間隔
（例えば１ｍｓ）で前記全命令実行完了カウンタ２０６
と特定命令実行完了カウンタ２０７にリセット信号を供
給する。各カウンタ２０６，２０７は、このリセット信
号の供給に応じて保持しているカウンタの値をリセット
する。
（例えば１ｍｓ）で前記全命令実行完了カウンタ２０６
と特定命令実行完了カウンタ２０７にリセット信号を供
給する。各カウンタ２０６，２０７は、このリセット信
号の供給に応じて保持しているカウンタの値をリセット
する。
【００５４】図４に、この第２実施形態における各種信
号例とその関係を示す。図４において、（ａ）は特定命
令実行完了信号Ｓ４を示し、（ｂ）は全命令実行完了信
号Ｓ５を示し、（ｃ）は除算部２０８から出力される除
算結果と除算結果限界値記憶部２０９に保持されている
基準値（鎖線）とを示し、（ｄ）は比較部２１０から出
力されるクロック停止禁止信号Ｓ３を示し、（ｅ）はク
ロック供給制御部２０２から出力されるクロック信号Ｃ
ＬＫを示している。
号例とその関係を示す。図４において、（ａ）は特定命
令実行完了信号Ｓ４を示し、（ｂ）は全命令実行完了信
号Ｓ５を示し、（ｃ）は除算部２０８から出力される除
算結果と除算結果限界値記憶部２０９に保持されている
基準値（鎖線）とを示し、（ｄ）は比較部２１０から出
力されるクロック停止禁止信号Ｓ３を示し、（ｅ）はク
ロック供給制御部２０２から出力されるクロック信号Ｃ
ＬＫを示している。
【００５５】特定命令実行完了信号Ｓ４、全命令実行完
了信号Ｓ５は、いずれも“Ｈ”が有効（アクティブ）で
ある。特定命令実行完了信号Ｓ４が有効な場合には、特
定命令実行完了カウンタ２０７のカウンタ値が１だけイ
ンクリメントされ、そうでない場合は１だけデクリメン
トされる。全命令実行完了信号えす５が有効な場合に
は、全命令実行完了カウンタ２０６のカウンタ値が１だ
けインクリメントされ、そうでない場合は１だけデクリ
メントされる。除算部２０８の除算結果は、除算結果限
界値記憶部２０９に記憶されている基準値（図２（ｃ）
の鎖線）と比較される。
了信号Ｓ５は、いずれも“Ｈ”が有効（アクティブ）で
ある。特定命令実行完了信号Ｓ４が有効な場合には、特
定命令実行完了カウンタ２０７のカウンタ値が１だけイ
ンクリメントされ、そうでない場合は１だけデクリメン
トされる。全命令実行完了信号えす５が有効な場合に
は、全命令実行完了カウンタ２０６のカウンタ値が１だ
けインクリメントされ、そうでない場合は１だけデクリ
メントされる。除算部２０８の除算結果は、除算結果限
界値記憶部２０９に記憶されている基準値（図２（ｃ）
の鎖線）と比較される。
【００５６】除算結果が基準値より大きい場合は、ＭＰ
Ｕ１内部で特定命令の実行（この第２実施形態ではレジ
スタ更新）が頻繁に発生していること示し、ＭＰＵ１の
処理負荷が重いと判断され、クロック供給の停止を禁止
するようにクロック停止禁止信号Ｓ３が“Ｌ”（有効）
となる。逆に、除算結果が基準値以下である場合、ＭＰ
Ｕ１内部がアイドルである可能性が高いと判断され、Ｍ
ＰＵ１へのクロック供給が定期的に停止されるようにク
ロック停止禁止信号Ｓ３が“Ｈ”（無効）となる。
Ｕ１内部で特定命令の実行（この第２実施形態ではレジ
スタ更新）が頻繁に発生していること示し、ＭＰＵ１の
処理負荷が重いと判断され、クロック供給の停止を禁止
するようにクロック停止禁止信号Ｓ３が“Ｌ”（有効）
となる。逆に、除算結果が基準値以下である場合、ＭＰ
Ｕ１内部がアイドルである可能性が高いと判断され、Ｍ
ＰＵ１へのクロック供給が定期的に停止されるようにク
ロック停止禁止信号Ｓ３が“Ｈ”（無効）となる。
【００５７】クロック供給制御部２０２は、図２（ｅ）
に示されるようにクロック停止禁止信号Ｓ３に従って、
ＭＰＵ１に対するクロック供給を制御する。以上この第
２実施形態によれば、ＭＰＵ１内部における、特定の命
令が実行完了したことを示す信号と、全命令が実行完了
したことを示す信号とを用いてＭＰＵ１へのクロック供
給が制御される。特定命令の実行頻度が高い場合は負荷
が重いと判断され、クロック供給の停止が禁止される。
実行頻度が低い場合は、ＭＰＵ１がアイドル状態である
可能性が高いとして、定期的にクロック供給の停止を行
う。これにより、ＭＰＵの処理性能を落とすこと無く低
消費電力化が可能になる。
に示されるようにクロック停止禁止信号Ｓ３に従って、
ＭＰＵ１に対するクロック供給を制御する。以上この第
２実施形態によれば、ＭＰＵ１内部における、特定の命
令が実行完了したことを示す信号と、全命令が実行完了
したことを示す信号とを用いてＭＰＵ１へのクロック供
給が制御される。特定命令の実行頻度が高い場合は負荷
が重いと判断され、クロック供給の停止が禁止される。
実行頻度が低い場合は、ＭＰＵ１がアイドル状態である
可能性が高いとして、定期的にクロック供給の停止を行
う。これにより、ＭＰＵの処理性能を落とすこと無く低
消費電力化が可能になる。
【００５８】尚、この第２実施形態は、前述した第１実
施形態と同様に、クロック停止禁止信号Ｓ３の頻繁な変
化を防ぐため、一定期間（除算結果）＞（基準値）が連
続したら、クロック停止禁止信号をはじめて有効にし、
一定期間（除算結果）＜（基準値）が連続した場合に、
クロック停止禁止信号Ｓ３をはじめて無効にするように
構成しても良い。
施形態と同様に、クロック停止禁止信号Ｓ３の頻繁な変
化を防ぐため、一定期間（除算結果）＞（基準値）が連
続したら、クロック停止禁止信号をはじめて有効にし、
一定期間（除算結果）＜（基準値）が連続した場合に、
クロック停止禁止信号Ｓ３をはじめて無効にするように
構成しても良い。
【００５９】次に、この発明の第２及び第３実施形態に
ついて説明する。前述した第１実施形態及び第２実施形
態は、クロックの供給期間記憶部１０３，２０３と停止
期間記憶部１０４，２０４のペアを複数個持ち、クロッ
クの停止期間と供給期間のバランス（割合）を変化させ
ることも有効である。例えば、前記第１実施形態では、
レジスタ更新頻度カウンタ１０６の更新頻度値が大きい
場合は、クロック停止期間を短くし、小さな場合は、ク
ロック停止期間を長くすることができる。
ついて説明する。前述した第１実施形態及び第２実施形
態は、クロックの供給期間記憶部１０３，２０３と停止
期間記憶部１０４，２０４のペアを複数個持ち、クロッ
クの停止期間と供給期間のバランス（割合）を変化させ
ることも有効である。例えば、前記第１実施形態では、
レジスタ更新頻度カウンタ１０６の更新頻度値が大きい
場合は、クロック停止期間を短くし、小さな場合は、ク
ロック停止期間を長くすることができる。
【００６０】この手法を前記第１実施形態に適用した第
３実施形態のシステムコントローラの構成を図５に示
す。ここでは、供給時間記憶部１０３（１０３ａ〜１０
３ｄ）と停止時間記憶部１０４（１０４ａ〜１０４ｄ）
のペアがＡ〜Ｄまでの４組設けられている。これらの各
組には、供給時間と停止時間との割合が、５０対５０、
３０対７０、１０対９０、１００対０であるような供給
時間と停止時間とが記憶されている。選択部１０９は、
更新頻度値に従って、前記ペアＡ〜Ｄのいずれかを選択
し、選択されたペアに記憶されている供給時間と停止時
間とをクロック供給制御部１０２に送る。
３実施形態のシステムコントローラの構成を図５に示
す。ここでは、供給時間記憶部１０３（１０３ａ〜１０
３ｄ）と停止時間記憶部１０４（１０４ａ〜１０４ｄ）
のペアがＡ〜Ｄまでの４組設けられている。これらの各
組には、供給時間と停止時間との割合が、５０対５０、
３０対７０、１０対９０、１００対０であるような供給
時間と停止時間とが記憶されている。選択部１０９は、
更新頻度値に従って、前記ペアＡ〜Ｄのいずれかを選択
し、選択されたペアに記憶されている供給時間と停止時
間とをクロック供給制御部１０２に送る。
【００６１】同様に前記手法を前記第２実施形態に適用
した第４実施形態のシステムコントローラの構成を図６
に示す。ここでも、前記図５と同様に供給時間記憶部２
０３（２０３ａ〜２０３ｄ）と停止時間記憶部２０４
（２０４ａ〜２０４ｄ）のペアがＡ〜Ｄまでの４組設け
られている。これらの各組には、前記第３実施形態のと
同様の割合の供給時間と停止時間とが記憶されている。
した第４実施形態のシステムコントローラの構成を図６
に示す。ここでも、前記図５と同様に供給時間記憶部２
０３（２０３ａ〜２０３ｄ）と停止時間記憶部２０４
（２０４ａ〜２０４ｄ）のペアがＡ〜Ｄまでの４組設け
られている。これらの各組には、前記第３実施形態のと
同様の割合の供給時間と停止時間とが記憶されている。
【００６２】選択部２１２は、除算部８の除算演算の結
果に従って、前記ペアＡ〜Ｄのいずれかを選択し、選択
されたペアに記憶されている供給時間と停止時間とをク
ロック供給制御部２０２に送る。
果に従って、前記ペアＡ〜Ｄのいずれかを選択し、選択
されたペアに記憶されている供給時間と停止時間とをク
ロック供給制御部２０２に送る。
【００６３】この第３及び第４実施形態によれば、ＭＰ
Ｕ１の処理負荷に応じ、クロックの供給時間と停止時間
とを変更できるので、よりコンピュータシステムにおけ
る低消費電力処理をより適切に実現することができる。
Ｕ１の処理負荷に応じ、クロックの供給時間と停止時間
とを変更できるので、よりコンピュータシステムにおけ
る低消費電力処理をより適切に実現することができる。
【００６４】次に、この発明の第５及び第６実施形態に
ついて説明する。前記第１及び第２実施形態において、
基準値を複数設け、更新頻度値または除算結果が増加傾
向である場合と減少傾向である場合とで参照する基準値
を変更することも有効である。
ついて説明する。前記第１及び第２実施形態において、
基準値を複数設け、更新頻度値または除算結果が増加傾
向である場合と減少傾向である場合とで参照する基準値
を変更することも有効である。
【００６５】この手法を前記第１実施形態に適用した第
５実施形態のクロック停止禁止部の構成を図７に示す。
図７に示されるように２つのクロック停止禁止限界値記
憶部１０７ａ，１０７ｂが設けられている。各記憶部１
０７ａ，１０７ｂに記憶されている基準値はそれぞれ異
なる値である。記憶部１１２は、レジスタ更新頻度カウ
ンタ１０６に記憶されている更新頻度値を記憶し、更新
頻度値がインクリメントまたはデクリメントするタイミ
ングと同じタイミングだけ遅延させてこの値を減算部１
１１に出力する。
５実施形態のクロック停止禁止部の構成を図７に示す。
図７に示されるように２つのクロック停止禁止限界値記
憶部１０７ａ，１０７ｂが設けられている。各記憶部１
０７ａ，１０７ｂに記憶されている基準値はそれぞれ異
なる値である。記憶部１１２は、レジスタ更新頻度カウ
ンタ１０６に記憶されている更新頻度値を記憶し、更新
頻度値がインクリメントまたはデクリメントするタイミ
ングと同じタイミングだけ遅延させてこの値を減算部１
１１に出力する。
【００６６】減算部１１１は、レジスタ更新頻度カウン
タ１０６に記憶されている更新頻度値から、記憶部１１
２より入力した値を減算する。この減算結果が正の値の
場合にはレジスタの更新処理が増加傾向にあることが示
され、減算結果が負の値の場合にはレジスタの更新処理
が減少傾向にあることが示される。
タ１０６に記憶されている更新頻度値から、記憶部１１
２より入力した値を減算する。この減算結果が正の値の
場合にはレジスタの更新処理が増加傾向にあることが示
され、減算結果が負の値の場合にはレジスタの更新処理
が減少傾向にあることが示される。
【００６７】選択部１１０は、減算部１１１の減算結果
に従って、比較部１０８に供給される基準値を選択す
る。例えば、減算結果が正の値の場合には高い方の基準
値を比較部１０８に供給し、減算結果が負の値の場合に
は低い方の基準値を比較部１０８に供給する。
に従って、比較部１０８に供給される基準値を選択す
る。例えば、減算結果が正の値の場合には高い方の基準
値を比較部１０８に供給し、減算結果が負の値の場合に
は低い方の基準値を比較部１０８に供給する。
【００６８】一例を図８を参照して説明する。図８
（ａ）の実線に示されるように更新頻度値が変化し、２
つの基準値がそれぞれ一点鎖線に示されるように設定さ
れている場合を仮定する。前述したようにレジスタの更
新処理が増加傾向にある時には高い方の基準値が、減少
傾向にある時には低い方の基準値が選択部１１０より比
較部１０８に供給される。比較部１０８は、選択部１１
０から送られる基準値とレジスタ更新頻度カウンタ１０
６に記憶されている更新頻度値とを比較して、更新頻度
が基準値以上である場合にクロック停止禁止信号Ｓ３を
“Ｌ”（有効）にする。このクロック停止禁止信号Ｓ３
を図８（ｂ）に示す。
（ａ）の実線に示されるように更新頻度値が変化し、２
つの基準値がそれぞれ一点鎖線に示されるように設定さ
れている場合を仮定する。前述したようにレジスタの更
新処理が増加傾向にある時には高い方の基準値が、減少
傾向にある時には低い方の基準値が選択部１１０より比
較部１０８に供給される。比較部１０８は、選択部１１
０から送られる基準値とレジスタ更新頻度カウンタ１０
６に記憶されている更新頻度値とを比較して、更新頻度
が基準値以上である場合にクロック停止禁止信号Ｓ３を
“Ｌ”（有効）にする。このクロック停止禁止信号Ｓ３
を図８（ｂ）に示す。
【００６９】前述した第１実施形態では、基準値が一定
で設定されている。従って、基準値が図８（ａ）の鎖線
のように設定されている場合、クロック停止禁止信号Ｓ
３は、図８（ｃ）に示されるようになる。これにより、
ＭＰＵ１の処理負荷の予測にヒステリシスを持たせるこ
とができる。従って、消費電力の低減をより安定して実
現することができる。
で設定されている。従って、基準値が図８（ａ）の鎖線
のように設定されている場合、クロック停止禁止信号Ｓ
３は、図８（ｃ）に示されるようになる。これにより、
ＭＰＵ１の処理負荷の予測にヒステリシスを持たせるこ
とができる。従って、消費電力の低減をより安定して実
現することができる。
【００７０】前述した第５実施形態に適用された手法
を、前記第２実施形態に適用した第６実施形態のクロッ
ク停止禁止部の構成を図９に示す。図９に示されるよう
に２つのクロック停止禁止限界値記憶部２０９ａ，２０
９ｂが設けられている。各記憶部２０９ａ，２０９ｂに
記憶されている基準値はそれぞれ異なる値である。記憶
部２１４は、特定命令実行完了カウンタ２０７に記憶さ
れているカウント値を記憶し、全命令実行完了カウンタ
２０６及び特定命令実行完了カウンタ２０７とに保持さ
れる値がインクリメントまたはデクリメントするタイミ
ングと同じタイミングだけ遅延させてこの値を減算部２
１２に出力する。
を、前記第２実施形態に適用した第６実施形態のクロッ
ク停止禁止部の構成を図９に示す。図９に示されるよう
に２つのクロック停止禁止限界値記憶部２０９ａ，２０
９ｂが設けられている。各記憶部２０９ａ，２０９ｂに
記憶されている基準値はそれぞれ異なる値である。記憶
部２１４は、特定命令実行完了カウンタ２０７に記憶さ
れているカウント値を記憶し、全命令実行完了カウンタ
２０６及び特定命令実行完了カウンタ２０７とに保持さ
れる値がインクリメントまたはデクリメントするタイミ
ングと同じタイミングだけ遅延させてこの値を減算部２
１２に出力する。
【００７１】減算部２１２は、特定命令実行完了カウン
タ２０７に記憶されているカウント値から、記憶部１１
２より入力した値を減算する。この減算結果が正の値の
場合にはＭＰＵ１の処理負荷が増加傾向にあることが示
され、減算結果が負の値の場合には処理負荷が減少傾向
にあることが示される。
タ２０７に記憶されているカウント値から、記憶部１１
２より入力した値を減算する。この減算結果が正の値の
場合にはＭＰＵ１の処理負荷が増加傾向にあることが示
され、減算結果が負の値の場合には処理負荷が減少傾向
にあることが示される。
【００７２】選択部２１３は、減算部２１２の減算結果
に従って、比較部２１０に供給される基準値を選択す
る。例えば、減算結果が正の値の場合には高い方の基準
値を比較部２１０に供給し、減算結果が負の値の場合に
は低い方の基準値を比較部２１０に供給する。
に従って、比較部２１０に供給される基準値を選択す
る。例えば、減算結果が正の値の場合には高い方の基準
値を比較部２１０に供給し、減算結果が負の値の場合に
は低い方の基準値を比較部２１０に供給する。
【００７３】このような構成により前述した第５実施形
態と同様にＭＰＵ１の処理負荷の予測にヒステリシスを
持たせることができ、同様の効果が得られる。尚、この
第６実施形態では、特定命令実行完了カウンタ２０７に
保持されるカウント値から、ＭＰＵ１の処理負荷の増加
／減少傾向を判定しているがこれに限らない。例えば、
除算部２０８の除算結果を用いたり、全命令実行完了カ
ウンタ２０６に保持されるカウント値を用いるように構
成しても良い。
態と同様にＭＰＵ１の処理負荷の予測にヒステリシスを
持たせることができ、同様の効果が得られる。尚、この
第６実施形態では、特定命令実行完了カウンタ２０７に
保持されるカウント値から、ＭＰＵ１の処理負荷の増加
／減少傾向を判定しているがこれに限らない。例えば、
除算部２０８の除算結果を用いたり、全命令実行完了カ
ウンタ２０６に保持されるカウント値を用いるように構
成しても良い。
【００７４】また、前述した各実施形態では、ＭＰＵの
低消費電力化を行う上での直接的な手段を、ＭＰＵのク
ロックを定期的に止めるという例で説明したが、この方
法に限定されるものではなく、例えば、クロックの周波
数を下げる方法等であってもよい。
低消費電力化を行う上での直接的な手段を、ＭＰＵのク
ロックを定期的に止めるという例で説明したが、この方
法に限定されるものではなく、例えば、クロックの周波
数を下げる方法等であってもよい。
【００７５】
【発明の効果】以上詳述したようにこの発明によれば、
ＭＰＵの処理負荷を外部から正確に予測することによ
り、負荷が重い時はクロックを止めずにＭＰＵを高速に
動作させ、負荷が軽い時（キー入力待ちなど）には、可
能な限り長い期間クロックを停止して消費電力を大幅に
削減し得るコンピュータシステムを提供することができ
る。
ＭＰＵの処理負荷を外部から正確に予測することによ
り、負荷が重い時はクロックを止めずにＭＰＵを高速に
動作させ、負荷が軽い時（キー入力待ちなど）には、可
能な限り長い期間クロックを停止して消費電力を大幅に
削減し得るコンピュータシステムを提供することができ
る。
【図１】この発明の第１実施形態に係るコンピュータシ
ステムの構成を示すブロック図。
ステムの構成を示すブロック図。
【図２】前記第１実施形態における各種信号とその関係
を示す図。
を示す図。
【図３】この発明の第２実施形態に係るコンピュータシ
ステムの構成を示すブロック図。
ステムの構成を示すブロック図。
【図４】前記第２実施形態における各種信号とその関係
を示す図。
を示す図。
【図５】この発明の第３実施形態に係るコンピュータシ
ステムのシステムコントローラの構成を示すブロック
図。
ステムのシステムコントローラの構成を示すブロック
図。
【図６】この発明の第４実施形態に係るコンピュータシ
ステムのシステムコントローラの構成を示すブロック
図。
ステムのシステムコントローラの構成を示すブロック
図。
【図７】この発明の第５実施形態に係るコンピュータシ
ステムのクロック停止禁止部の構成を示すブロック図。
ステムのクロック停止禁止部の構成を示すブロック図。
【図８】前記第５実施形態における各信号と、前記第１
実施形態における信号とを比較説明するための図。
実施形態における信号とを比較説明するための図。
【図９】この発明の第６実施形態に係るコンピュータシ
ステムのクロック停止禁止部の構成を示すブロック図。
ステムのクロック停止禁止部の構成を示すブロック図。
１…ＭＰＵ ２…システムバス ３…システムメモリ ４…ＢＩＯＳ ＲＯＭ ５…キーボードコントローラ ６…ディスプレイコントローラ ７…ハードディスクドライブ ８…電源コントローラ １０…システムコントローラ １１…ＬＣＤ １２…バッテリ １３…ＡＣアダプタ １０１，２０１…クロック発生部 １０２，２０２…クロック供給制御部 １０３，２０３…供給時間記憶部 １０４，２０４…停止時間記憶部 １０５，２０５…クロック停止禁止部 １０６…レジスタ更新頻度カウンタ １０７…クロック停止禁止限界値記憶部 １０８，２１０…比較部 １０９，１１０，２１２，２１３…選択部 １１２，２１４…記憶部 ２０６…全命令実行完了カウンタ ２０７…特定命令実行完了カウンタ ２０８…除算部 ２０９…除算結果限界値記憶部 ２１１…カウンタリセット部
Claims (14)
- 【請求項１】 コンピュータシステムにおいて、 各種演算処理を実施する演算手段と、この演算手段の演
算状態を示す状態信号を出力する状態信号出力手段とを
有する処理手段と、 前記状態信号出力手段により出力された状態信号を受け
て、前記処理手段の動作状態を判定する判定手段と、 前記判定手段により判定された前記処理手段の動作状態
に従って、所望のデバイスの動作状態を変更する制御手
段とを具備することを特徴とするコンピュータシステ
ム。 - 【請求項２】 コンピュータシステム全体を制御する処
理手段であって、この処理手段内の演算状態を示す状態
信号を出力する処理手段と、 前記処理手段から出力される状態信号を用いて前記処理
手段の処理負荷を判定する判定手段と、 この判定手段による判定結果に従って、前記処理手段に
クロック信号を供給するクロック供給手段とを具備する
ことを特徴とするコンピュータシステム。 - 【請求項３】 前記処理手段はレジスタを有し、 前記状態信号は前記レジスタの更新が完了したか否かを
示し、 前記判定手段は、前記状態信号が更新完了を示す時には
値がインクリメントされ、前記状態信号が更新完了を示
していない時には値がデクリメントされる頻度値を記憶
するカウンタを有し、このカウンタの頻度値と基準値と
を比較することにより前記処理手段の処理負荷を判定
し、 前記供給手段は、前記判定結果に従って、前記クロック
信号を前記処理手段に常時供給するか、所定の間隔で前
記クロック信号の供給と停止を繰り返しながら前記クロ
ック信号を前記処理手段に供給するかのいずれかの供給
を行うことを特徴とする請求項２記載のコンピュータシ
ステム。 - 【請求項４】 前記状態信号は所定の命令が完了したか
否かを示し、 前記判定手段は、前記状態信号が命令完了を示す時には
値がインクリメントされ、前記状態信号が命令完了を示
していない時には値がデクリメントされる頻度値を記憶
するカウンタを有し、このカウンタの頻度値と基準値と
を比較することにより前記処理手段の処理負荷を判定
し、 前記供給手段は、前記判定結果に従って、前記クロック
信号を前記処理手段に常時供給するか、所定の間隔で前
記クロック信号の供給と停止を繰り返しながら前記クロ
ック信号を前記処理手段に供給するかのいずれかのクロ
ック信号供給を行うことを特徴とする請求項２記載のコ
ンピュータシステム。 - 【請求項５】 前記カウンタは、前記処理手段がストー
ル状態である時に前記頻度値を維持することを特徴とす
る請求項３または４記載のコンピュータシステム。 - 【請求項６】 前記供給手段は、それぞれ異なる複数の
供給時間データと、それぞれ異なる複数の停止時間デー
タと、前記頻度値に従って前記複数の供給時間データと
複数の停止時間データからそれぞれ１つずつを選択する
選択手段とを有し、前記供給手段は、前記選択手段によ
り選択された供給時間データと停止時間データとに従っ
て、前記クロック信号の供給と停止を繰り返しながら前
記クロック信号を前記処理手段に供給することを特徴と
する請求項３または４記載のコンピュータシステム。 - 【請求項７】 コンピュータシステム全体を制御する処
理手段であって、所定の命令の実行が完了したか否かを
示す第１信号と、前記処理手段で実行されるあらゆる命
令の実行が完了したか否かを示す第２信号とを出力する
処理手段と、 前記処理手段から出力される前記第１及び第２信号を用
いて前記処理手段の処理負荷を判定する判定手段と、 この判定手段による判定結果に従って、前記処理手段に
クロック信号を供給するクロック供給手段とを具備する
ことを特徴とするコンピュータシステム。 - 【請求項８】 前記判定手段は、前記第１信号が実行完
了を示す時には値がインクリメントされる第１の値を記
憶する第１カウンタと、前記第２信号が実行完了を示す
時には値がインクリメントされる第２の値を記憶する第
２カウンタと、所定のタイミングで前記第１及び第２カ
ウンタに記憶されている第１及び第２の値をリセットす
るリセット手段とを有し、前記第１の値を前記第２の値
で割った除算結果と基準値とを比較することにより前記
処理手段の処理負荷を判定し、 前記供給手段は、前記判定結果に従って、前記クロック
信号を前記処理手段に常時供給するか、所定の間隔で前
記クロック信号の供給と停止を繰り返しながら前記クロ
ック信号を前記処理手段に供給するかのいずれかの供給
を行うことを特徴とする請求項７記載のコンピュータシ
ステム。 - 【請求項９】 前記処理手段は演算レジスタを有し、前
記所定の命令は、全てまたは一部の前記演算レジスタを
更新する命令であることを特徴とする請求項７または８
記載のコンピュータシステム。 - 【請求項１０】 前記供給手段は、それぞれ異なる複数
の供給時間データと、それぞれ異なる複数の停止時間デ
ータと、前記頻度値に従って前記複数の供給時間データ
と複数の停止時間データからそれぞれ１つずつを選択す
る選択手段とを有し、前記供給手段は、前記選択手段に
より選択された供給時間データと停止時間データとに従
って、前記クロック信号の供給と停止を繰り返しながら
前記クロック信号を前記処理手段に供給することを特徴
とする請求項７または８記載のコンピュータシステム。 - 【請求項１１】 前記判定手段は、それぞれ異なる複数
の基準値を有し、前記処理手段の処理負荷の増減に応
じ、前記複数の基準値から１つを選択して前記処理手段
の処理負荷を判定することを特徴とする請求項３、４ま
たは８記載のコンピュータシステム。 - 【請求項１２】 前記コンピュータシステムはメモリを
具備し、前記所定の命令は、前記メモリからのデータの
ロード命令、またはメモリへのデータのストア命令、ま
たはその両方の命令の実行完了を示す信号であることを
特徴とする請求項４または８記載のコンピュータシステ
ム。 - 【請求項１３】 前記コンピュータシステムはＩ／Ｏデ
バイスを具備し、前記所定の命令は、前記Ｉ／Ｏデバイ
スからのデータのリード命令、または前記Ｉ／Ｏデバイ
スへのデータのライト命令、またはその両方の命令の実
行完了を示す信号であることを特徴とする請求項４また
は８記載のコンピュータシステム。 - 【請求項１４】 前記供給手段は、前記判定手段の判定
結果が前記処理手段の処理負荷が大きいことを示す場
合、前記クロック信号の周波数を低くすることを特徴と
する請求項２または７記載のコンピュータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9266961A JPH11110063A (ja) | 1997-09-30 | 1997-09-30 | コンピュータシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9266961A JPH11110063A (ja) | 1997-09-30 | 1997-09-30 | コンピュータシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11110063A true JPH11110063A (ja) | 1999-04-23 |
Family
ID=17438113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9266961A Pending JPH11110063A (ja) | 1997-09-30 | 1997-09-30 | コンピュータシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11110063A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007193393A (ja) * | 2006-01-17 | 2007-08-02 | Renesas Technology Corp | データ処理装置 |
| WO2010029641A1 (ja) * | 2008-09-12 | 2010-03-18 | 富士通株式会社 | 情報処理装置、情報処理装置制御方法および情報処理装置制御プログラム |
| US7840823B2 (en) | 2006-08-29 | 2010-11-23 | Panasonic Corporation | Processor system for varying clock frequency and voltage in response to a comparison of instruction execution rate to a reference value |
| US8397097B2 (en) | 2008-04-09 | 2013-03-12 | Nec Corporation | Computer system and operating method thereof |
-
1997
- 1997-09-30 JP JP9266961A patent/JPH11110063A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007193393A (ja) * | 2006-01-17 | 2007-08-02 | Renesas Technology Corp | データ処理装置 |
| US7840823B2 (en) | 2006-08-29 | 2010-11-23 | Panasonic Corporation | Processor system for varying clock frequency and voltage in response to a comparison of instruction execution rate to a reference value |
| US8397097B2 (en) | 2008-04-09 | 2013-03-12 | Nec Corporation | Computer system and operating method thereof |
| WO2010029641A1 (ja) * | 2008-09-12 | 2010-03-18 | 富士通株式会社 | 情報処理装置、情報処理装置制御方法および情報処理装置制御プログラム |
| JP5257453B2 (ja) * | 2008-09-12 | 2013-08-07 | 富士通株式会社 | 情報処理装置、情報処理装置制御方法および情報処理装置制御プログラム |
| US8732503B2 (en) | 2008-09-12 | 2014-05-20 | Fujitsu Limited | Information processing apparatus and controlling method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10551896B2 (en) | Method and apparatus for dynamic clock and voltage scaling in a computer processor based on program phase | |
| US11687139B2 (en) | Multi-level CPU high current protection | |
| EP1023656B1 (en) | Localized performance throttling to reduce ic power consumption | |
| US8656196B2 (en) | Hardware automatic performance state transitions in system on processor sleep and wake events | |
| US6298448B1 (en) | Apparatus and method for automatic CPU speed control based on application-specific criteria | |
| JP5688462B2 (ja) | 処理ノードの動的パフォーマンス制御 | |
| US7036030B1 (en) | Computer system and method of using temperature measurement readings to detect user activity and to adjust processor performance | |
| JP6169547B2 (ja) | チップ上のマルチコアシステムの全域チップ電力を管理する方法およびその装置 | |
| CN110109527B (zh) | 动态电压裕度恢复 | |
| TW201508480A (zh) | 控制處理器功率消耗之數位功率評估器 | |
| JP5764150B2 (ja) | パワー・オン状態から省電力状態に移行させる方法およびコンピュータ | |
| EP4315080A1 (en) | Systems and methods for coordinating persistent cache flushing | |
| US20020112193A1 (en) | Power control of a processor using hardware structures controlled by a compiler with an accumulated instruction profile | |
| TW201433911A (zh) | 資訊處理裝置、操作狀態控制方法及電腦程式產品 | |
| JPH11110063A (ja) | コンピュータシステム | |
| JP2013003682A (ja) | メモリ管理装置及びメモリ管理方法及びプログラム | |
| WO2003090055A1 (en) | Power control of a processor using hardware structures controlled by a compiler with an accumulated instruction profile | |
| JP2024513385A (ja) | 持続性メモリ状態を維持しながら非同期リセットイベントを処理するためのシステムおよび方法 | |
| JP2024512689A (ja) | 持続性キャッシュフラッシュのためのシステムサポート | |
| CN117441144A (zh) | 用于处理异步重置事件同时维持持久性存储器状态的系统和方法 | |
| CN117396828A (zh) | 对持久性高速缓存刷新的系统支持 |