WO2010029641A1 - 情報処理装置、情報処理装置制御方法および情報処理装置制御プログラム - Google Patents

情報処理装置、情報処理装置制御方法および情報処理装置制御プログラム Download PDF

Info

Publication number
WO2010029641A1
WO2010029641A1 PCT/JP2008/066585 JP2008066585W WO2010029641A1 WO 2010029641 A1 WO2010029641 A1 WO 2010029641A1 JP 2008066585 W JP2008066585 W JP 2008066585W WO 2010029641 A1 WO2010029641 A1 WO 2010029641A1
Authority
WO
WIPO (PCT)
Prior art keywords
processing
unit
information
usage rate
units
Prior art date
Application number
PCT/JP2008/066585
Other languages
English (en)
French (fr)
Inventor
憲司 岡野
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to JP2010528578A priority Critical patent/JP5257453B2/ja
Priority to PCT/JP2008/066585 priority patent/WO2010029641A1/ja
Publication of WO2010029641A1 publication Critical patent/WO2010029641A1/ja
Priority to US13/064,183 priority patent/US8732503B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3476—Data logging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88—Monitoring involving counting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Definitions

  • the present invention relates to an information processing apparatus in which each of a plurality of casings includes one or a plurality of processing units, and control thereof.
  • LSIs large-scale integrated circuits
  • processors such as CPUs.
  • the power consumption of LSIs has increased due to the performance improvement of LSIs, and the amount of power consumed by the entire system including a server having a large number of LSIs, such as energy consumption due to cooling, has increased.
  • the increase in power consumption of the system is not only a problem for the environment from the viewpoint of energy saving, but also the necessity to expand the cooling facility to cope with the increase in heat generated due to the increase in power consumption, and the running cost of the system It is also a problem that increases.
  • measures for reducing power consumption of servers are becoming important due to requirements such as promotion of energy saving and reduction of running costs.
  • a technique for improving the processing capability of an information processing apparatus by performing information processing by cooperating a plurality of arithmetic processes is used.
  • an arithmetic processing device CPU (Central Processing Unit)
  • a storage device memory
  • I / O (Input Output) device input/output
  • the entire processing capability is improved by operating a plurality of processing units simultaneously to share the processing.
  • the information processing load is not constant, and it is not always required that all CPUs, memories, or system boards operate.
  • the power consumption increases accordingly. Therefore, operating a large number of system boards with a relatively low load results in wasted power consumption.
  • the present invention has been made to solve the above-described problems associated with the prior art, and considers a system configuration and efficiently reduces power consumption, an information processing apparatus control method, and an information processing apparatus.
  • An object is to provide a control program.
  • the disclosed apparatus, method, and program include a hardware unit such as a processing unit in an information processing apparatus in which each of a plurality of housings includes one or a plurality of processing units.
  • a hardware unit such as a processing unit in an information processing apparatus in which each of a plurality of housings includes one or a plurality of processing units.
  • FIG. 1 is a schematic configuration diagram illustrating a schematic configuration of a server apparatus that is an information processing apparatus according to the first embodiment.
  • FIG. 2 is an explanatory diagram illustrating a case where all the system boards in one housing are separated.
  • FIG. 3 is an explanatory diagram for explaining a case in which an operating system board remains in both cases.
  • FIG. 4 is an explanatory diagram for comparing and explaining power consumption.
  • FIG. 5 is a flowchart for describing hardware resource detachability determination processing according to the first embodiment.
  • FIG. 6 is a flowchart illustrating the separation configuration determination process according to the first embodiment.
  • FIG. 7 is a flowchart illustrating hardware resource incorporation determination processing according to the first embodiment.
  • FIG. 1 is a schematic configuration diagram illustrating a schematic configuration of a server apparatus that is an information processing apparatus according to the first embodiment.
  • FIG. 2 is an explanatory diagram illustrating a case where all the system boards in one housing are separated.
  • FIG. 3 is an explanatory diagram
  • FIG. 8 is an explanatory diagram illustrating a specific example of the execution result of the information acquisition command.
  • FIG. 9 is a schematic configuration diagram illustrating a schematic configuration of a server apparatus that is an information processing apparatus according to the second embodiment.
  • FIG. 10 is an explanatory diagram for explaining a case where an operating system board remains in both cases.
  • FIG. 11 is an explanatory diagram illustrating a case where all the system boards in one housing are separated.
  • FIG. 12 is a flowchart for describing hardware resource detachability determination processing according to the second embodiment.
  • FIG. 13 is a flowchart illustrating the separation configuration determination process according to the second embodiment.
  • FIG. 14 is a schematic configuration diagram illustrating a schematic configuration of the information processing system according to the third embodiment.
  • FIG. 15 is a flowchart for describing hardware resource detachability determination processing according to the third embodiment.
  • FIG. 16 is a flowchart illustrating the separation configuration determination process according to the third embodiment.
  • FIG. 1 is a schematic configuration diagram illustrating a schematic configuration of a server apparatus 100 that is an information processing apparatus according to the first embodiment.
  • a server apparatus 100 illustrated in FIG. 1 includes a plurality of cabinets 11 and 12, a system control apparatus 110, and a hard disk 120.
  • the casing 11 includes a plurality of system boards SB11 to SB14, a crossbar 41 connecting between the system boards SB11-14, a cooling fan 21 for cooling the system boards SB11-14 and the crossbar 41, It has the power supply device 31 which supplies electric power to an apparatus.
  • the system board SB11 includes a CPU (Central Processing Unit) 51, an arithmetic processing usage measurement unit 51a such as a performance counter (Performance Analyzer) for acquiring the operation state of the CPU 51, a memory 61 as a storage device, and an external device such as a hard disk drive.
  • An input / output processing unit 71 to which a device can be connected is provided.
  • the system boards SB12 to SB14 also have a CPU, an arithmetic processing usage rate measuring unit, a memory, and an input / output processing unit.
  • the casing 12 includes a plurality of system boards SB21 to SB24, a crossbar 42 connecting between the system boards SB21-24, a cooling fan 22 for cooling the system boards SB21-24 and the crossbar 42, and the inside of the casing 12
  • the power supply device 32 supplies power to each of the devices.
  • the system board SB21 includes a CPU 52, an arithmetic processing usage rate measuring unit 52a that acquires an operation state of the CPU 52, a memory 62 that is a storage device, and an input / output processing unit 72. Similar to the system board SB21, the system boards SB22 to SB24 also have a CPU, an arithmetic processing usage rate measuring unit 51a, a memory 61, and an input / output processing unit 71.
  • the system boards SB11 to SB14 and SB21 to SB cooperate with each other to operate one operating system (OS) as a whole.
  • This operating system is stored as program data in a hard disk 120 realized by a hard disk drive or the like.
  • the hard disk 120 is connected only to the input / output processing device 71 of the system board SB11. Therefore, when the server apparatus 100 is activated, the system board SB11 reads the operating system program data from the hard disk 120. Further, when access to the hard disk 120 is requested even after activation, the system board SB11 accesses the hard disk 120.
  • the system control device 110 is a control device that controls the server device 100 as a whole.
  • the system control apparatus 110 includes a resource control unit 110a, a power control determination unit 110b, and an information acquisition unit 110c. These processing units may be realized by hardware logic, or may be realized by a processor executing a software program such as firmware.
  • the information acquisition unit 110c is a means for monitoring the usage status of the hardware resources of the system. Specifically, the information acquisition unit 110c communicates with the operating system to acquire the usage amount of hardware resources. Note that other methods, for example, a method of accessing the Performance Analyzer function implemented in hardware such as the arithmetic processing usage rate measurement unit directly from the system controller 110 and checking the usage status of hardware resources may be used. .
  • the information acquisition unit 110c considers that there is a surplus hardware resource when the hardware resource is unused for a certain period of time based on the acquired information.
  • the resource control unit 110a performs a process of dynamically separating excess hardware resources in units of system boards (Dynamic Reconfiguration). By dynamically disconnecting excess hardware resources in this way, it is possible to disconnect all power sources in the system board and reduce power consumption.
  • the cooling fan, power supply, and crossbar in that chassis are stopped, compared with partial power supply stop inside LSI or power supply stop for each system board.
  • power consumption can be stopped in a large range, and the amount of power that can be reduced can be increased.
  • the power control determination unit 110b determines a combination of hardware to be disconnected, selects a combination with lower power consumption, and causes the resource control unit 110a to disconnect.
  • FIG. 5 is a flowchart for describing hardware resource detachability determination processing by the system control apparatus 110.
  • the flowchart shown in FIG. 5 is a processing operation that is repeatedly executed by the information acquisition unit 110c of the system control apparatus 110 at predetermined intervals, for example, at predetermined intervals of 1 minute.
  • the information acquisition unit 110c first logs in to the operating system (S101) and executes an information acquisition command for the operating system (S102).
  • the information acquisition unit 110c calculates the average usage rate of the CPUs of the system boards SB11 to SB21 and SB21 to SB from the information obtained as a result of executing this command (S103).
  • the information acquisition unit 110c increments (+1) the counter when the calculated average usage rate of the CPU is less than 10%, for example (S104, Yes) (S105). On the other hand, when the average usage rate of the CPU is 10% or more (S104, No), the information acquisition unit 110c clears the counter (S106) and ends the process.
  • the separation configuration determination process is started (S108). The process ends, and if the counter is less than 30, for example (S107, No), the process ends as it is.
  • FIG. 6 is a flowchart for explaining the separation configuration determination process.
  • the processing operation illustrated in FIG. 6 is executed by the power control determination unit 110b in response to the activation from the information acquisition unit 110c.
  • the power control determination unit 110b determines that half of the CPU resources can be disconnected when the average CPU usage rate is less than 10%, for example, for 30 minutes or more (S201). Then, the power control determination unit 110b excludes hardware resources that cannot be separated from the separation target in the system configuration (S202), and calculates a combination of hardware resources that can be separated (S203).
  • the power control determination unit 110b determines whether there is a combination that can be separated in units of cases among the combinations of hardware resources that can be separated (S204). If it exists (S204, Yes), the resource control unit 110a is operated so as to be detached in units of cases (S205), and the process is terminated. If there is no combination that can be separated in units of cases (S204, No), the resource control unit 110a is operated to separate individual resources in each case (S206), and the process ends.
  • FIG. 7 is a flowchart for explaining hardware resource incorporation determination processing by the system control apparatus 110.
  • the flowchart shown in FIG. 7 is a processing operation that the information acquisition unit 110c of the system control apparatus 110 repeatedly executes at a predetermined interval, for example, every minute.
  • the information acquisition unit 110c first logs into the operating system (S301) and executes an information acquisition command for the operating system (S302).
  • the information acquisition unit 110c calculates the average usage rate of the CPUs of the system boards SB11 to SB21 and SB21 to SB24 from information obtained as a result of executing this command (S303).
  • the information acquisition unit 110c increments (+1) the counter when the calculated average usage rate of the CPU is 50% or more (S304, Yes) (S305). On the other hand, when the average usage rate of the CPU is less than 50%, for example (S304, No), the information acquisition unit 110c clears the counter (S306) and ends the process.
  • the resource control unit to incorporate the separated hardware resource 110a is operated (S108), and the process is terminated. If the counter is less than 30, for example (S307, No), the process is terminated.
  • the information acquisition command used in the description of FIG. 5 and FIG. 7 is a command that can grasp the usage status of the hardware resources of the system such as the vmstat command and the top command.
  • the Vmstat command and the top command can acquire the CPU usage rate and the memory usage amount incorporated in the operating system.
  • the system control device 110 holds the total number of CPUs mounted in the system and the total memory capacity as information.
  • FIG. 8 is an explanatory diagram illustrating a specific example of the execution result of the information acquisition command.
  • the numbers shown in the “id” column of the “cpu” item indicate the idle of each CPU, that is, the unused time rate.
  • the four CPUs have an idle time of 71.5%. That is, in this example, the average usage rate of the CPU is 29.5%.
  • the “free” column in the “memory” section indicates the free memory capacity. These total values are treated as the total free memory capacity. Since the system controller 110 has a total memory capacity in advance, the average usage rate of the memory can be obtained from this empty memory capacity.
  • the information acquisition unit 110c in the system control apparatus 110 has the operating state of the system boards SB11 to SB11 to 14 in the casing 11, and the system board SB21 in the casing 12. Get the operating state of ⁇ 24. Then, an average usage rate of the CPU of the system board is calculated to determine whether the processing unit can be disconnected. As a result of the determination, if the hardware resource can be separated, the power control determination unit 110b calculates a combination of hardware resources to be separated. If a combination pattern of hardware resources to be separated includes a pattern that can be separated in units of cases, the patterns are separated in units of cases. By detaching in units of cases, in addition to reducing the power consumption of the processing unit itself, the equipment provided for each case, such as cooling fans, power supply units, and crossbars, is stopped to efficiently reduce power consumption. be able to.
  • FIG. 9 is a schematic configuration diagram illustrating a schematic configuration of the server apparatus 101 that is the information processing apparatus according to the second embodiment.
  • the server apparatus 101 illustrated in FIG. 9 includes a plurality of cabinets 13 and 14, a system control apparatus 111, and a hard disk 121.
  • the housing 13 includes a plurality of system boards SB31 to SB34, a crossbar 43 that connects the system boards SB31 to SB34, a cooling fan 23 that cools the system boards SB31 to SB34 and the crossbar 41, It has the power supply device 33 which supplies electric power to an apparatus.
  • the system board SB31 includes a CPU 53, an arithmetic processing usage rate measuring unit 53a that acquires the operating status of the arithmetic processing unit 51, a memory 61 that is a storage device, and a memory usage rate measuring unit 53a that acquires the operating status of the memory 61.
  • An output processing unit 73 is included.
  • the system boards SB12 to SB14 also have a CPU, an arithmetic processing usage rate measuring unit, a memory, and an input / output processing unit.
  • the casing 14 includes a plurality of system boards SB41 to SB44, a crossbar 44 for connecting the systemboards SB41 to 44, a cooling fan 24 for cooling the system boards SB41 to 44 and the crossbar 44, and the inside of the casing 14
  • the power supply device 34 supplies power to each of the devices.
  • the system board SB41 includes a CPU 54, an arithmetic processing usage rate measuring unit 54a that acquires the operating state of the CPU 54, a memory 64 that is a storage device, a memory usage rate measuring unit 64a that acquires the operating state of the memory 64, and an input / output processing unit. 74. Similar to the system board SB41, the system boards SB42 to SB44 also have a CPU, an arithmetic processing usage rate measuring unit, a memory, and an input / output processing unit.
  • the system boards SB31 to SB41 and SB41 to 44 work together to operate one operating system (OS) as a whole.
  • This operating system is stored as program data in 121 realized by a hard disk drive or the like.
  • the hard disk 121 is connected only to the input / output processing device 73 of the system board SB31 and the input / output processing unit 74 of the system board SB41. Therefore, when the server apparatus 101 is started, either the system board SB31 or the system board SB41 reads the operating system program data from the hard disk 121. Further, when access to the hard disk 121 is requested even after activation, either the system board SB31 or the system board SB41 will access the hard disk 121.
  • the system control device 111 is a control device that controls the server device 101 as a whole, and includes a resource control unit 111a, a power control determination unit 111b, and an information acquisition unit 111c. These processing units may be realized as hardware or may be realized as a software program.
  • the information acquisition unit 111c is a means for monitoring the usage status of the hardware resources of the system. Specifically, the information acquisition unit 111c communicates with the operating system to acquire usage states of the CPU and the memory, and determines whether or not hardware resources should be separated.
  • the power control determination unit 111b determines the combination of hardware to be disconnected in consideration of the memory capacity of each system board, selects a combination with lower power consumption, The controller 111a is disconnected.
  • the memory capacity of the system boards SB31 to SB is 2 Gbytes
  • the memory capacity of the system boards SB41 to SB44 is 8 Gbytes
  • half of the system boards, that is, four system boards can be separated.
  • the amount of memory reduction is less than 50%, but the cooling fan 23 and the power supply device 33 of the housing 13 are not. And the crossbar 43 can also be stopped.
  • the pattern that separates the entire housing 13 has a larger power consumption that can be reduced than the pattern that disperses the system boards to be separated. Become.
  • FIG. 12 is a flowchart for explaining hardware resource detachability determination processing by the system control apparatus 111.
  • the flowchart shown in FIG. 12 is a processing operation that the information acquisition unit 111c of the system control device 111 repeatedly executes at a predetermined interval, for example, every minute.
  • the information acquisition unit 111c first logs in to the operating system (S401) and executes an information acquisition command for the operating system (S402).
  • the information acquisition unit 111c calculates the average usage rates of the CPUs and memories of the system boards SB31 to SB41 and SB41 to 44 from the information obtained as a result of executing this command (S403).
  • the information acquisition unit 111c increments (+1) the counter (S405) when the calculated average usage rates of the CPU and the memory are both less than 10%, for example (S404, Yes). On the other hand, the information acquisition unit 110c clears the counter (S406) when one of the average usage rates of the CPU and the memory is 10% or more (S404, No), and ends the process.
  • the separation configuration determination process is started. (S408) The process is terminated, and if the counter is less than 30, for example (S407, No), the process is terminated as it is.
  • FIG. 13 is a flowchart for explaining the separation configuration determination process.
  • the processing operation illustrated in FIG. 13 is executed by the power control determination unit 111b in response to the activation from the information acquisition unit 111c.
  • the power control determination unit 111b determines that the hardware resources, that is, half of the CPU and the memory can be separated when the average usage rate of both the CPU and the memory is less than 10%, for example, for 30 minutes or more (S501). .
  • the power control determining unit 111b excludes hardware resources that cannot be separated from the separation target in the system configuration (S502), and calculates a combination of hardware resources that can be separated while securing the memory (S503).
  • the power control determination unit 111b determines whether there is a combination that can be separated in units of cases among the combinations of hardware resources that can be separated (S504). As a result, there are combinations that can be separated in units of cases. If it exists (S504, Yes), the resource control unit 111a is operated so as to be detached in units of cases (S505), and the process is terminated. When there is no combination that can be separated in units of housing (S504, No), the resource control unit 111a is operated to separate individual resources in each housing (S506), and the process is terminated. The re-installation of the separated hardware resource is the same as that in the first embodiment, and thus the description thereof is omitted.
  • the information acquisition unit 111c in the system control apparatus 111 has the CPU as the operation state of the system boards SB31 to SB and SB41 to 44 of the casings 13 and 14. Get memory usage status. Then, an average usage rate of the CPU of the system board and an average usage rate of the memory are calculated to determine whether the system board can be disconnected.
  • the hardware resource can be separated as a result of the determination, a combination of hardware resources that can be separated is calculated while securing the memory capacity. Then, if there is a pattern that can be separated in units of cases, the patterns are separated in units of cases. As described above, by performing separation in units of chassis while considering the memory capacity, it is possible to efficiently reduce power consumption corresponding to the system configuration.
  • FIG. 14 is a schematic configuration diagram illustrating a schematic configuration of the information processing system according to the third embodiment.
  • the floor 201 that is the first floor portion of the data center includes the server device 103 and the air conditioner 201 a that cools the inside of the floor 201, and the server device 104 and the floor 202 that is the second floor portion of the data center. 105 and an air conditioner 202a for cooling the inside of the floor 202.
  • the server apparatuses 103 to 105 have the same configuration as the server apparatuses shown in the first and second embodiments.
  • the server device 103 includes housings 103a and 103b and a system control device 113, and the system control device 113 sends the data to the operation state management server 210 of the housings 103a and 103b.
  • the server device 104 includes housings 104a and 104b and a system control device 114, and the system control device 114 sends them to the operation state management server 210 of the housings 104a and 104b.
  • the server device 105 includes housings 105a and 105b and a system control device 115, and the system control device 115 sends the data to the operation state management server 210 of the housings 105a and 105b.
  • the management server 210 is a control device that controls the entire data center, and includes a resource control unit 210a, a power control determination unit 210b, and an information acquisition unit 210c.
  • the information acquisition unit 210c is a means for monitoring the usage status of hardware resources in the entire data center. Specifically, the information acquisition unit 210c uses the information acquired from the server apparatuses 103 to 105 to determine whether or not hardware resource separation should be executed.
  • the power control determination unit 210b determines a combination of hardware to be disconnected, selects a combination with lower power consumption, and causes the resource control unit 210a to disconnect.
  • the server apparatus 103 of the data center 1F is disconnected with priority. Since the data center center 1F includes only the server device 103, when the server device 103 is stopped, the air conditioner 201a is stopped together, and the power consumption can be further reduced.
  • FIG. 15 is a flowchart illustrating hardware resource detachability determination processing by the management server 210.
  • the flowchart shown in FIG. 15 is a processing operation that is repeatedly executed by the information acquisition unit 210c of the system control apparatus 210 at predetermined intervals, for example, every minute.
  • the information acquisition unit 210c first acquires an operation state from the system control device of each server device (S601). The information acquisition unit 210c calculates the average usage rate of the hardware resources of the entire system from the acquired information (S602).
  • the information acquisition unit 210c increments (+1) the counter (S604) when the calculated average usage rate of the hardware resources is, for example, less than 10% (S603, Yes). On the other hand, if the average usage rate of the hardware resources is 10% or more (S603, No), the information acquisition unit 210c clears the counter (S605) and ends the process.
  • the separation configuration determination process is started. (S607) The process is terminated. If the counter is less than 30, for example (S606, No), the process is terminated as it is.
  • FIG. 16 is a flowchart for explaining the separation configuration determination process.
  • the processing operation illustrated in FIG. 16 is executed by the power control determination unit 210b in response to the activation from the information acquisition unit 210c.
  • the power control determination unit 210b determines that half of the hardware resources can be separated when the average usage rate of the hardware resources is less than 10%, for example, for 30 minutes or more (S701). Then, the power control determination unit 210b excludes hardware resources that cannot be separated from the separation target in the system configuration (S702), and calculates a combination of hardware resources that can be separated (S703).
  • the power control determination unit 210b determines whether there is a combination that can be separated in units of floors among the combinations of hardware resources that can be separated (S704). As a result, there are combinations that can be separated in units of floors. In the case (S704, Yes), the resource control unit 210a is operated to perform separation in units of floors (S705), and the process is terminated. When there is no combination that can be separated in units of floors (S704, No), the resource control unit 210a is operated to separate individual resources in each floor (S706), and the process is terminated. The re-installation of the separated hardware resource is the same as in the first and second embodiments, and thus the description thereof is omitted.
  • the operation state for each server device is acquired, and surplus resources are generated.
  • the equipment provided for each floor can also be targeted for power consumption reduction.
  • Hardware resource separation control can also be performed hierarchically like a floor, a block, and a case.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)
  • Debugging And Monitoring (AREA)

Abstract

システム制御装置１１０内部の情報取得部１１０ｃが筐体１１，１２の処理ユニットＳＢ１１～１４，ＳＢ２１～２４の動作状態を取得し、処理ユニットのＣＰＵの平均使用率を算出して処理ユニットの切り離しが可能であるか判定する。判定の結果、ハードウェアリソースの切り離しが可能である場合には、電力制御判断部１１０ｂが、切り離すハードウェアリソースの組み合わせを算出し、筐体単位での切り離しが可能なパターンがあれば、筐体単位で切り離しを行なう。筐体単位での切り離しによって、処理ユニット自体の消費電力低減に加えて、冷却ファン、電源装置、クロスバーなどの筐体ごとに設けられた設備を停止し、効率的に消費電力を削減する。

Description

情報処理装置、情報処理装置制御方法および情報処理装置制御プログラム
　本発明は、複数の筐体の各々が１または複数の処理ユニットを備えた情報処理装置、およびその制御に関する。
　従来、演算処理装置、いわゆるＣＰＵ等のプロセッサに大規模集積回路（ＬＳＩ）が用いられてきた。近年、このＬＳＩの性能向上などからＬＳＩの消費電力が増加し、それに伴う冷却によるエネルギ消費量など、ＬＳＩを多数有するサーバを備えたシステム全体で消費する電力量が大きくなっている。
　システムの消費電力が大きくなることは省エネの観点における環境への問題だけでなく、消費電力の増加に伴う発熱の増大に対処するため冷却設備の拡張の必要性が発生するとともに、システムのランニングコストが増大するといった問題にもなっている。特に、このようなサーバを数百台以上有し、社会のインフラを支えるデータセンタにおいては、顕著な問題となっている。そのため、省エネの推進やランニングコストの低減などの要件からサーバの消費電力削減への対策が重要となってきている。
　また一方、複数の演算処理を協働させて情報処理を行なうことで、情報処理装置の処理能力を向上させる技術が利用されている。例えば、サーバ装置においては、演算処理装置（ＣＰＵ（Central　Processing　Unit））、記憶装置（メモリ）、入出力装置（Ｉ／Ｏ（Input　Output）装置）などをまとめて処理ユニット（システムボード）とし、複数の処理ユニットを同時に動作させて処理を分担することで全体の処理能力を向上している。
　しかしながら、情報処理の負荷は一定ではなく、必ずしも全てのＣＰＵ，メモリ若しくはシステムボードが常に動作することが求められているわけではない。一方で、システムボードを複数動作させると、その分消費電力は増大する。したがって、負荷が比較的低い状態で多数のシステムボードを動作させると、電力を無駄に消費する結果となる。
　そこで従来、演算処理装置として用いられる大規模集積回路（ＬＳＩ）内部で、使用していない回路の電源供給を止めるといった省電力対策が実施されてきた。また、システム性能と資源仕様状況を元に、ハードウェアリソースの動的な縮退を行なって全体としての電力消費を低減する技術も考えられてきた。
特開平９－１７９６６７号公報 特開２００３－３１６７５１号公報
　しかしながら、例えばＬＳＩ内部で省電力を行なう構成では、サーバ全体の省電力化を十分に実現することはできなかった。すなわち、ＬＳＩが消費する電力はサーバ全体の消費電力の一部であるので、より広い範囲での消費電力節約の処理が求められてきた。
　特に、従来の技術では、処理能力以外の要素、例えば、複数の処理ユニットを格納した筐体の動作に用いる電力や、処理ユニットや筐体の冷却に用いる電力について考慮されていなかった。そのため、従来の技術においてもなお電力が無駄に消費されており、システム全体を効率的に省電力化することができないという問題点があった。
　本発明は、上述した従来技術にかかる問題点を解消するためになされたものであり、システム構成を考慮し、消費電力を効率的に削減する情報処理装置、情報処理装置制御方法および情報処理装置制御プログラムを提供することを目的とする。
　上述した課題を解決し、目的を達成するために、開示の装置、方法およびプログラムは、複数の筐体の各々が１または複数の処理ユニットを備えた情報処理装置において、処理ユニット等のハードウェアリソースの余剰を判定し、処理ユニットの切り離しを行なう場合に、筐体単位でのハードウェアリソースを切り離せるよう組み合わせを選択する。
　開示の装置、方法およびプログラムによれば、システム構成を考慮し、消費電力を効率的に削減する情報処理装置、情報処理装置制御方法および情報処理装置制御プログラムを得ることができるという効果を奏する。
図１は、実施例１にかかる情報処理装置であるサーバ装置の概要構成を示す概要構成図である。 図２は、一つの筐体内のシステムボードを全て切り離す場合について説明する説明図である。 図３は、双方の筐体に動作中のシステムボードが残る場合について説明する説明図である。 図４は、消費電力を比較説明する説明図である。 図５は、実施例１におけるハードウェアリソースの切り離し可否判定処理について説明するフローチャートである。 図６は、実施例１における切り離し構成判定処理について説明するフローチャートである。 図７は、実施例１におけるハードウェアリソースの組み込み判定処理について説明するフローチャートである。 図８は、情報取得コマンドの実行結果の具体例について説明する説明図である。 図９は、実施例２にかかる情報処理装置であるサーバ装置の概要構成を示す概要構成図である。 図１０は、双方の筐体に動作中のシステムボードが残る場合について説明する説明図である。 図１１は、一つの筐体内のシステムボードを全て切り離す場合について説明する説明図である。 図１２は、実施例２におけるハードウェアリソースの切り離し可否判定処理について説明するフローチャートである。 図１３は、実施例２における切り離し構成判定処理について説明するフローチャートである。 図１４は、本実施例３にかかる情報処理システムの概要構成を示す概要構成図である。 図１５は、実施例３におけるハードウェアリソースの切り離し可否判定処理について説明するフローチャートである。 図１６は、実施例３における切り離し構成判定処理について説明するフローチャートである。
符号の説明
　１１～１４　　筐体
　２１～２４　　冷却ファン
　３１～３４　　電源装置
　４１～４４　　クロスバー
　５１～５４　　ＣＰＵ
　５１ａ～５４ａ　演算処理使用率計測部
　６１～６４　　メモリ
　６１ａ～６４ａ　メモリ使用率計測部
　７１～７４　　入出力処理部
ＳＢ１１～１４，ＳＢ２１～２４，ＳＢ３１～３４，ＳＢ４１～４４　システムボード
１００～１０５　　サーバ装置
１１０～１１５　　システム制御部
１１０ａ，１１１ａ，２１０ａ　　資源制御部
１１０ｂ，１１１ｂ，２１０ｂ　　電力制御判断部
１１０ｃ，１１１ｃ，２１０ｃ　　情報取得部
１２０，１２１　ハードディスク
２０１，２０２　フロア
２０１ａ，２０２ａ　空調装置
２１０　管理サーバ
　以下に、本発明にかかる情報処理装置、情報処理装置制御方法および情報処理装置制御プログラムの実施例を図面に基づいて詳細に説明する。
　図１は、本実施例１にかかる情報処理装置であるサーバ装置１００の概要構成を示す概要構成図である。図１に示したサーバ装置１００は、複数の筐体（Cabinet）１１，１２、システム制御装置１１０およびハードディスク１２０を有する。
　筐体１１は、複数のシステムボードＳＢ１１～１４と、システムボードＳＢ１１～１４の間を接続するクロスバー４１、システムボードＳＢ１１～１４とクロスバー４１を冷却する冷却ファン２１、筐体１１内の各装置に電力を供給する電源装置３１を有する。
　さらに、システムボードＳＢ１１は、ＣＰＵ（Central　Processing　Unit）５１、ＣＰＵ５１の動作状態を取得するパフォーマンスカウンタ（Performance　Analyzer）等の演算処理使用率計測部５１ａ、記憶装置であるメモリ６１、ハードディスクドライブなどの外部装置を接続可能な入出力処理部７１を有する。システムボードＳＢ１１と同様に、システムボードＳＢ１２～１４もＣＰＵ、演算処理使用率計測部、メモリ、入出力処理部を有する。
　また、筐体１２は、複数のシステムボードＳＢ２１～２４と、システムボードＳＢ２１～２４の間を接続するクロスバー４２、システムボードＳＢ２１～２４とクロスバー４２を冷却する冷却ファン２２、筐体１２内の各装置に電力を供給する電源装置３２を有する。
　さらに、システムボードＳＢ２１は、ＣＰＵ５２、ＣＰＵ５２の動作状態を取得する演算処理使用率計測部５２ａ、記憶装置であるメモリ６２、入出力処理部７２を有する。システムボードＳＢ２１と同様に、システムボードＳＢ２２～２４もＣＰＵ、演算処理使用率計測部５１ａ、メモリ６１、入出力処理部７１を有する。
　システムボードＳＢ１１～１４，ＳＢ２１～２４は、互いに協働して全体で一つのオペレーティングシステム（ＯＳ）を動作させている。このオペレーティングシステムは、ハードディスクドライブなどで実現されるハードディスク１２０にプログラムデータとして格納されている。図１に示した構成において、ハードディスク１２０はシステムボードＳＢ１１の入出力処理装置７１のみに接続している。従って、サーバ装置１００の起動時には、システムボードＳＢ１１がハードディスク１２０からオペレーティングシステムのプログラムデータを読み出す。また、起動後にもハードディスク１２０に対するアクセスが求められた場合には、システムボードＳＢ１１がハードディスク１２０へのアクセスを行なうこととなる。
　システム制御装置１１０は、サーバ装置１００を全体制御する制御装置である。システム制御装置１１０は、資源制御部１１０ａ、電源制御判断部１１０ｂおよび情報取得部１１０ｃを有する。これらの処理部は、ハードウェアロジックにより実現されるものであってもよいし、ファームウェア等のソフトウェアプログラムをプロセッサが実行することにより実現しても良い。情報取得部１１０ｃは、システムのハードウェアリソースの使用状況を監視する手段である。具体的には情報取得部１１０ｃは、オペレーティングシステムと通信を行なってハードウェアリソースの使用量を入手する。なお、他の方法、例えばシステム制御装置１１０から直接に演算処理使用率計測部などのハードウェアで実現されるPerformance　Analyzer機能にアクセスし、ハードウェアリソースの使用状況をチェックする方法を用いてもよい。情報取得部１１０ｃは、取得した情報を元に一定時間ハードウェアリソースが未使用状態になった場合は、余剰ハードウェアリソースが存在するとみなす。
　資源制御部１１０ａは、余剰なハードウェアリソースをシステムボード単位で動的に切り離す処理（Dynamic　Reconfiguration：動的システム構成）を行なう。このように余剰なハードウェアリソースを動的に切り離すことによって、システムボード内の全電源を切断して消費電力を低減することができる。さらに、一つの筐体のシステムボードを全て切り離した場合、その筐体の冷却ファン、電源装置、クロスバーを停止させ、ＬＳＩ内部の部分的な電源供給停止やシステムボード単位の電源供給停止と比べて大きな範囲で電力の消費を停止することができ、削減できる電力量を大きくすることができる。
　電力制御判断部１１０ｂは、余剰ハードウェアリソースが存在する場合に、切り離すハードウェアの組み合わせを判断し、消費電力がより小さくなる組み合わせを選択し、資源制御部１１０ａに切り離しを行なわせる。
　例えば、８つのシステムボードＳＢ１１～１４，ＳＢ２１～２４のうち半分、４つのシステムボードを切り離し可能である場合について考える。まず、ハードディスク１２０がシステムボードＳＢ１１にしか接続していないので、システムボードＳＢ１１は切り離しの対象から外す。そして、残りの７つのシステムボードから切り離すシステムボードの組み合わせを検討すると、図２に示すように筐体１２が有する４つのシステムボードＳＢ２１～２４を全て切り離すバターンと、図３に示したように切り離すシステムボードを筐体１１と筐体１２とで分散するパターンが考えられる。
　ここで、図２に示したように筐体１２内のシステムボードを全て切り離した場合、動作するシステムボードが存在しなくなるため、筐体１２の冷却ファン２２、電源装置３２およびクロスバー４２も停止することができる。これに対し、図３に示したように切り離し後も双方の筐体に動作中のシステムボードが残ると、冷却ファンや電源装置、クロスバー４２の動作を停止させることはできない。したがって、低減可能な消費電力量を比較すると、図４に示したように、筐体１２全体を切り離すパターンの方が、切り離すシステムボードを分散するパターンに比して低減可能な消費電力量が大きくなる。
　つぎに、システム制御装置１１０の処理動作について説明する。図５は、システム制御装置１１０によるハードウェアリソースの切り離し可否判定処理について説明するフローチャートである。図５に示したフローチャートはシステム制御装置１１０の情報取得部１１０ｃが予め定められた間隔、例えば１分ごとの所定間隔ごとに繰り返し実行する処理動作である。
　情報取得部１１０ｃは、まず、オペレーティングシステムにログインし（Ｓ１０１）、オペレーティングシステムの情報取得コマンドを実行する（Ｓ１０２）。情報取得部１１０ｃは、このコマンドの実行結果として得られた情報からシステムボードＳＢ１１～１４，ＳＢ２１～２４のＣＰＵの平均使用率を算出する（Ｓ１０３）。
　情報取得部１１０ｃは、算出したＣＰＵの平均使用率が例えば１０％未満である場合（Ｓ１０４，Ｙｅｓ）にカウンタをインクリメント（＋１）する（Ｓ１０５）。一方、情報取得部１１０ｃは、ＣＰＵの平均使用率が１０％以上である場合（Ｓ１０４，Ｎｏ）にはカウンタをクリアして（Ｓ１０６）、処理を終了する。
　そして、カウンタが例えば３０以上となった場合、すなわちＣＰＵの平均使用率が１０％未満である状態が３０分以上継続した場合（Ｓ１０７，Ｙｅｓ）に、切り離し構成判定処理を起動して（Ｓ１０８）処理を終了し、カウンタが例えば３０未満である場合（Ｓ１０７，Ｎｏ）にはそのまま処理を終了する。
　図６は、切り離し構成判定処理について説明するフローチャートである。図６に示した処理動作は、情報取得部１１０ｃからの起動を受けて、電力制御判断部１１０ｂが実行する。
　電力制御判断部１１０ｂは、ＣＰＵの平均使用率が１０％未満である状態が例えば３０分以上継続した場合にＣＰＵリソースの半分を切り離し可能と判断する（Ｓ２０１）。そして電力制御判断部１１０ｂは、システム構成上、切り離せないハードウェアリソースを切り離しの対象から除外した（Ｓ２０２）うえで、切り離し可能なハードウェアリソースの組み合わせを算出する（Ｓ２０３）。
　その後、電力制御判断部１１０ｂは、切り離し可能なハードウェアリソースの組み合わせのうち、筐体単位で切り離し可能な組み合わせがあるかを判定する（Ｓ２０４）、その結果、筐体単位で切り離し可能な組み合わせが存在する場合（Ｓ２０４，Ｙｅｓ）には、筐体単位で切り離しを行なうよう資源制御部１１０ａを動作させて（Ｓ２０５）、処理を終了する。また、筐体単位で切り離し可能な組み合わせが存在しない場合（Ｓ２０４，Ｎｏ）には、各筐体内の個別リソースを切り離すよう資源制御部１１０ａを動作させて（Ｓ２０６）、処理を終了する。
　さて、ハードウェアリソースを切り離した後、負荷が高まってきた場合には切り離したハードウェアリソースを再度組み込む処理を行なう。図７は、システム制御装置１１０によるハードウェアリソースの組み込み判定処理について説明するフローチャートである。図７に示したフローチャートはシステム制御装置１１０の情報取得部１１０ｃが予め定められた間隔、例えば１分ごとに繰り返し実行する処理動作である。
　情報取得部１１０ｃは、まず、オペレーティングシステムにログインし（Ｓ３０１）、オペレーティングシステムの情報取得コマンドを実行する（Ｓ３０２）。情報取得部１１０ｃは、このコマンドの実行結果として得られた情報からシステムボードＳＢ１１～１４，ＳＢ２１～２４のＣＰＵの平均使用率を算出する（Ｓ３０３）。
　情報取得部１１０ｃは、算出したＣＰＵの平均使用率が５０％以上である場合（Ｓ３０４，Ｙｅｓ）にカウンタをインクリメント（＋１）する（Ｓ３０５）。一方、ＣＰＵの平均使用率が例えば５０％未満である場合（Ｓ３０４，Ｎｏ）、情報取得部１１０ｃはカウンタをクリアして（Ｓ３０６）、処理を終了する。
　そして、カウンタが例えば３０以上となった場合、すなわちＣＰＵの平均使用率が５０％以上である状態が３０分以上継続した場合（Ｓ３０７，Ｙｅｓ）に、切り離したハードウェアリソースを組み込むよう資源制御部１１０ａを動作させて（Ｓ１０８）処理を終了し、カウンタが例えば３０未満である場合（Ｓ３０７，Ｎｏ）にはそのまま処理を終了する。
　図５および図７の説明で用いた情報取得コマンドとは、例えば、vmstatコマンドやtopコマンドなどシステムのハードウェアリソースの使用状況を把握することができるコマンドである。Vmstatコマンドやtopコマンドは、オペレーティングシステムにくみこまれているＣＰＵの使用率およびメモリの使用量を取得することができる。またシステム制御装置１１０は、システムに搭載されている全ＣＰＵ数や、全メモリ容量を情報として保持している。
　図８は、情報取得コマンドの実行結果の具体例について説明する説明図である。図８に示したデータのうち、「ｃｐｕ」の項の「ｉｄ」の列に示される数字が各ＣＰＵのｉｄｌｅ、すなわち未使用の時間率を表す。図８の例では、
(８２＋６２＋６４＋７８)／４＝７１．５
となり、４つのＣＰＵを平均すると７１．５%のｉｄｌｅ時間がある。すなわち、この例では、ＣＰＵの平均使用率は２９．５％である。
　同様に「ｍｅｍｏｒｙ」の項の「ｆｒｅｅ」の列が空きメモリ容量を示す。これらの合計値が全空きメモリ容量として扱われる。システム制御装置１１０は全メモリ容量をあらかじめ持っているので、この空メモリ容量からメモリの平均使用率を求めることができる。
　以上説明してきたように、本実施例１にかかるサーバ装置１００は、システム制御装置１１０内部の情報取得部１１０ｃが筐体１１のシステムボードＳＢ１１～１４の動作状態と、筐体１２のシステムボードＳＢ２１～２４の動作状態とを取得する。そして、システムボードのＣＰＵの平均使用率を算出して処理ユニットの切り離しが可能であるか判定する。判定の結果、ハードウェアリソースの切り離しが可能である場合には、電力制御判断部１１０ｂが、切り離すハードウェアリソースの組み合わせを算出する。切り離すハードウェアリソースの組み合わせパターンの中に、筐体単位での切り離しが可能なパターンがあれば、筐体単位で切り離しを行なう。この筐体単位での切り離しによって、処理ユニット自体の消費電力低減に加えて、冷却ファン、電源装置、クロスバーなどの筐体ごとに設けられた設備を停止し、効率的に消費電力を削減することができる。
　実施例２では、ＣＰＵの使用率に加えてメモリの使用率に基づいてハードウェアリソースの切り離しの実行可否と切り離すハードウェアリソースの判断を行なう場合の構成について説明する。図９は、本実施例２にかかる情報処理装置であるサーバ装置１０１の概要構成を示す概要構成図である。図９に示したサーバ装置１０１は、複数の筐体（Cabinet）１３，１４、システム制御装置１１１およびハードディスク１２１を有する。
　筐体１３は、複数のシステムボードＳＢ３１～３４と、システムボードＳＢ３１～３４の間を接続するクロスバー４３、システムボードＳＢ３１～３４とクロスバー４１を冷却する冷却ファン２３、筐体１３内の各装置に電力を供給する電源装置３３を有する。
　さらに、システムボードＳＢ３１は、ＣＰＵ５３、演算処理装置５１の動作状態を取得する演算処理使用率計測部５３ａ、記憶装置であるメモリ６１、メモリ６１の動作状態を取得するメモリ使用率計測部５３ａ、入出力処理部７３を有する。システムボードＳＢ３１と同様に、システムボードＳＢ１２～１４もＣＰＵ、演算処理使用率計測部、メモリ、入出力処理部を有する。
　また、筐体１４は、複数のシステムボードＳＢ４１～４４と、システムボードＳＢ４１～４４の間を接続するクロスバー４４、システムボードＳＢ４１～４４とクロスバー４４を冷却する冷却ファン２４、筐体１４内の各装置に電力を供給する電源装置３４を有する。
　さらに、システムボードＳＢ４１は、ＣＰＵ５４、ＣＰＵ５４の動作状態を取得する演算処理使用率計測部５４ａ、記憶装置であるメモリ６４、メモリ６４の動作状態を取得するメモリ使用率計測部６４ａ、入出力処理部７４を有する。システムボードＳＢ４１と同様に、システムボードＳＢ４２～４４もＣＰＵ、演算処理使用率計測部、メモリ、入出力処理部を有する。
　システムボードＳＢ３１～３４，ＳＢ４１～４４は、互いに協働して全体で一つのオペレーティングシステム（ＯＳ）を動作させている。このオペレーティングシステムは、ハードディスクドライブなどで実現される１２１にプログラムデータとして格納されている。図１に示した構成において、ハードディスク１２１はシステムボードＳＢ３１の入出力処理装置７３とシステムボードＳＢ４１の入出力処理部７４のみに接続している。従って、サーバ装置１０１の起動時には、システムボードＳＢ３１とシステムボードＳＢ４１のいずれかがハードディスク１２１からオペレーティングシステムのプログラムデータを読み出す。また、起動後にもハードディスク１２１に対するアクセスが求められた場合には、システムボードＳＢ３１とシステムボードＳＢ４１のいずれかがハードディスク１２１へのアクセスを行なうこととなる。
　システム制御装置１１１は、サーバ装置１０１を全体制御する制御装置であり、資源制御部１１１ａ、電源制御判断部１１１ｂおよび情報取得部１１１ｃを有する。これらの処理部は、ハードウェアとして実現されるものであってもよいし、ソフトウェアプログラムとして実現しても良い。情報取得部１１１ｃは、システムのハードウェアリソースの使用状況を監視する手段である。具体的には情報取得部１１１ｃは、オペレーティングシステムと通信を行なってＣＰＵとメモリの使用状態を取得し、ハードウェアリソースの切り離しを実行すべきか否かを判定する。
　電力制御判断部１１１ｂは、ハードウェアリソースの切り離しを行なう場合に、各システムボードのメモリ容量を考慮した上で、切り離すハードウェアの組み合わせを判断し、消費電力がより小さくなる組み合わせを選択し、資源制御部１１１ａに切り離しを行なわせる。
　例えば、システムボードＳＢ３１～３４のメモリ容量が２Ｇバイト、システムボードＳＢ４１～４４のメモリ容量が８Ｇバイトであり、システムボードの半分、すなわち４つのシステムボードを切り離し可能である場合について考える。
　まず、ハードディスク１２１がシステムボードＳＢ３１とシステムボード４１に接続しているので、システムボードＳＢ３１とシステムボードＳＢ４１の双方を同時に切り離すことは出来ないが、システムボードＳＢ３１，４１を含む全てのシステムボードが切り離しの対象となる。
　図１０に示したように、筐体１３と筐体１４とでそれぞれ２つのシステムボードを切り離すと、ＣＰＵ数もメモリ容量も半分となる。しかし、切り離し後も双方の筐体に動作中のシステムボードが残るので、冷却ファンや電源装置、クロスバーの動作を停止させることはできない。
　一方、図１１に示したように、筐体１３が有する４つのシステムボードＳＢ３１～３４を全て切り離すと、メモリの削減量は５０％に満たないが、筐体１３の冷却ファン２３、電源装置３３およびクロスバー４３も停止することができる。
　したがって、低減可能な消費電力量を比較すると、図１１に示したように、筐体１３全体を切り離すパターンの方が、切り離すシステムボードを分散するパターンに比して低減可能な消費電力量が大きくなる。
　なお、筐体１４のシステムボードを全て切り離す構成では、ＣＰＵ数は半分となるが、メモリ容量を８０％削減してしまい、削減後のメモリが不足するので、切り離しパターンの選択肢から除外している。
　つぎに、システム制御装置１１１の処理動作について説明する。図１２は、システム制御装置１１１によるハードウェアリソースの切り離し可否判定処理について説明するフローチャートである。図１２に示したフローチャートはシステム制御装置１１１の情報取得部１１１ｃが予め定められた間隔、例えば１分ごとに繰り返し実行する処理動作である。
　情報取得部１１１ｃは、まず、オペレーティングシステムにログインし（Ｓ４０１）、オペレーティングシステムの情報取得コマンドを実行する（Ｓ４０２）。情報取得部１１１ｃは、このコマンドの実行結果として得られた情報からシステムボードＳＢ３１～３４，ＳＢ４１～４４のＣＰＵとメモリの平均使用率を算出する（Ｓ４０３）。
　情報取得部１１１ｃは、算出したＣＰＵとメモリの平均使用率がともに例えば１０％未満である場合（Ｓ４０４，Ｙｅｓ）にカウンタをインクリメント（＋１）する（Ｓ４０５）。一方、情報取得部１１０ｃは、ＣＰＵとメモリの平均使用率のいずれかが１０％以上である場合（Ｓ４０４，Ｎｏ）にはカウンタをクリアして（Ｓ４０６）、処理を終了する。
　そして、カウンタが３０以上となった場合、すなわちＣＰＵとメモリの平均使用率がともに１０％未満である状態が例えば３０分以上継続した場合（Ｓ４０７，Ｙｅｓ）に、切り離し構成判定処理を起動して（Ｓ４０８）処理を終了し、カウンタが例えば３０未満である場合（Ｓ４０７，Ｎｏ）にはそのまま処理を終了する。
　図１３は、切り離し構成判定処理について説明するフローチャートである。図１３に示した処理動作は、情報取得部１１１ｃからの起動を受けて、電力制御判断部１１１ｂが実行する。
　電力制御判断部１１１ｂは、ＣＰＵとメモリの平均使用率がともに１０％未満である状態が例えば３０分以上継続した場合にハードウェアリソース、すなわちＣＰＵとメモリの半分を切り離し可能と判断する（Ｓ５０１）。そして電力制御判断部１１１ｂは、システム構成上、切り離せないハードウェアリソースを切り離しの対象から除外した（Ｓ５０２）うえで、メモリを確保しつつ切り離し可能なハードウェアリソースの組み合わせを算出する（Ｓ５０３）。
　その後、電力制御判断部１１１ｂは、切り離し可能なハードウェアリソースの組み合わせのうち、筐体単位で切り離し可能な組み合わせがあるかを判定する（Ｓ５０４）、その結果、筐体単位で切り離し可能な組み合わせが存在する場合（Ｓ５０４，Ｙｅｓ）には、筐体単位で切り離しを行なうよう資源制御部１１１ａを動作させて（Ｓ５０５）、処理を終了する。また、筐体単位で切り離し可能な組み合わせが存在しない場合（Ｓ５０４，Ｎｏ）には、各筐体内の個別リソースを切り離すよう資源制御部１１１ａを動作させて（Ｓ５０６）、処理を終了する。なお、切り離したハードウェアリソースを再組み込みについては、実施例１と同様であるので、説明を省略する。
　以上説明してきたように、本実施例２にかかるサーバ装置１０１は、システム制御装置１１１内部の情報取得部１１１ｃが筐体１３，１４のシステムボードＳＢ３１～３４，ＳＢ４１～４４の動作状態としてＣＰＵとメモリの使用状態を取得する。そして、システムボードのＣＰＵの平均使用率とメモリの平均使用率とを算出してシステムボードの切り離しが可能であるか判定する。
　判定の結果、ハードウェアリソースの切り離しが可能である場合には、メモリ容量を確保しつつ切り離し可能なハードウェアリソースの組み合わせを算出する。そして、筐体単位での切り離しが可能なパターンがあれば、筐体単位で切り離しを行なう。このように、メモリ容量を考慮しつつ筐体単位での切り離しを行なうことで、システム構成に対応した効率的な消費電力削減を行なうことが出来る。
　実施例３では、データセンタ等における複数のフロアの各々に１または複数のサーバ装置を備える構成について説明する。図１４は、本実施例３にかかる情報処理システムの概要構成を示す概要構成図である。図１４に示したシステムでは、データセンタの一階部分であるフロア２０１にサーバ装置１０３と、フロア２０１内を冷却する空調装置２０１ａを備え、データセンタの二階部分であるフロア２０２にサーバ装置１０４，１０５と、フロア２０２内を冷却する空調装置２０２ａを備えている。
　サーバ装置１０３～１０５は、それぞれ実施例１，２に示したサーバ装置と同様の構成を有している。サーバ装置１０３は、筐体１０３ａ，１０３ｂとシステム制御装置１１３を備え、システム制御装置１１３は、筐体１０３ａ，１０３ｂの動作状態管理サーバ２１０に送出する。また、サーバ装置１０４は、筐体１０４ａ，１０４ｂとシステム制御装置１１４を備え、システム制御装置１１４が、筐体１０４ａ，１０４ｂの動作状態管理サーバ２１０に送出する。同様に、サーバ装置１０５は、筐体１０５ａ，１０５ｂとシステム制御装置１１５を備え、システム制御装置１１５が、筐体１０５ａ，１０５ｂの動作状態管理サーバ２１０に送出する。
　管理サーバ２１０は、データセンタ全体制御する制御装置であり、資源制御部２１０ａ、電力制御判断部２１０ｂ、情報取得部２１０ｃを有する。情報取得部２１０ｃは、データセンタ全体のハードウェアリソースの使用状況を監視する手段である。具体的には情報取得部２１０ｃは、情報取得部２１０ｃは、サーバ装置１０３～１０５から取得した情報を用い、ハードウェアリソースの切り離しを実行すべきか否かを判定する。
　電力制御判断部２１０ｂは、切り離すハードウェアの組み合わせを判断し、消費電力がより小さくなる組み合わせを選択し、資源制御部２１０ａに切り離しを行なわせる。
　例えば、サーバ装置１０３～１０５のいずれかを一つを停止させる場合、データセンタ１Ｆのサーバ装置１０３を優先的に切り離す。データセンタセンター１Ｆには、サーバ装置１０３のみであるので、サーバ装置１０３を停止させた場合には空調装置２０１ａを合わせて停止し、消費電力をさらに低減することができる。
　つぎに、管理サーバ２１０の処理動作について説明する。図１５は、管理サーバ２１０によるハードウェアリソースの切り離し可否判定処理について説明するフローチャートである。図１５に示したフローチャートはシステム制御装置２１０の情報取得部２１０ｃが予め定められた間隔、例えば１分ごとに繰り返し実行する処理動作である。
　情報取得部２１０ｃは、まず、各サーバ装置のシステム制御装置から動作状態を取得する（Ｓ６０１）。情報取得部２１０ｃは、取得した情報からシステム全体のハードウェアリソースの平均使用率を算出する（Ｓ６０２）。
　情報取得部２１０ｃは、算出したハードウェアリソースの平均使用率が例えば１０％未満である場合（Ｓ６０３，Ｙｅｓ）にカウンタをインクリメント（＋１）する（Ｓ６０４）。一方、情報取得部２１０ｃは、ハードウェアリソースの平均使用率が１０％以上である場合（Ｓ６０３，Ｎｏ）にはカウンタをクリアして（Ｓ６０５）、処理を終了する。
　そして、カウンタが３０以上となった場合、すなわちハードウェアリソースの平均使用率がともに１０％未満である状態が例えば３０分以上継続した場合（Ｓ６０６，Ｙｅｓ）に、切り離し構成判定処理を起動して（Ｓ６０７）処理を終了し、カウンタが例えば３０未満である場合（Ｓ６０６，Ｎｏ）にはそのまま処理を終了する。
　図１６は、切り離し構成判定処理について説明するフローチャートである。図１６に示した処理動作は、情報取得部２１０ｃからの起動を受けて、電力制御判断部２１０ｂが実行する。
　電力制御判断部２１０ｂは、ハードウェアリソースの平均使用率が１０％未満である状態が例えば３０分以上継続した場合にハードウェアリソースの半分を切り離し可能と判断する（Ｓ７０１）。そして電力制御判断部２１０ｂは、システム構成上、切り離せないハードウェアリソースを切り離しの対象から除外した（Ｓ７０２）うえで、切り離し可能なハードウェアリソースの組み合わせを算出する（Ｓ７０３）。
　その後、電力制御判断部２１０ｂは、切り離し可能なハードウェアリソースの組み合わせのうち、フロア単位で切り離し可能な組み合わせがあるかを判定する（Ｓ７０４）、その結果、フロア単位で切り離し可能な組み合わせが存在する場合（Ｓ７０４，Ｙｅｓ）には、フロア単位で切り離しを行なうよう資源制御部２１０ａを動作させて（Ｓ７０５）、処理を終了する。また、フロア単位で切り離し可能な組み合わせが存在しない場合（Ｓ７０４，Ｎｏ）には、各フロア内の個別リソースを切り離すよう資源制御部２１０ａを動作させて（Ｓ７０６）、処理を終了する。なお、切り離したハードウェアリソースを再組み込みについては、実施例１，２と同様であるので、説明を省略する。
　以上説明してきたように、本実施例３にかかる情報処理システムでは、データセンタにおける複数のフロアに１または複数のサーバ装置を配置した構成において、サーバ装置ごとの動作状態を取得し、余剰リソースが存在する場合にはフロア単位で切り離しを行なうように制御することで、フロアごとに設けた設備についても消費電力低減の対象とすることができる。
　なお、ここではデータセンタにおけるフロア単位で制御する場合を例に説明をおこなったが、データセンタにおける同一フロアのブロック単位やデータセンタの建物単位で切り離しを行なうようにすることもでき、また建物、フロア、ブロック、筐体のように階層的にハードウェアリソース切り離し制御を行なうこともできる。

Claims (9)

  1. 　第１の演算処理装置と前記第１の演算処理装置の単位時間当たりの負荷を表す演算処理使用率を計測する第１の演算処理使用率計測部を有する第１の処理ユニットと、第２の演算処理装置と前記第２の演算処理装置の演算処理使用率を計測する第２の演算処理使用率計測部を有する第２の処理ユニットを有する第１の筐体と、
    　第３の演算処理装置と前記第３の演算処理装置の演算処理使用率を計測する第３の演算処理使用率計測部を有する第３の処理ユニットと、第４の演算処理装置と前記第４の演算処理装置の演算処理使用率を計測する第４の演算処理使用率計測部を有する第４の処理ユニットを有する第２の筐体と、
    　前記第１乃至第４の演算処理装置のいずれか一又は複数の演算処理装置において実行されるとともに、前記第１乃至第４の演算処理使用率計測部から前記第１乃至第４の演算処理使用率を取得して通知するオペレーティングシステム部と、
    　前記オペレーティングシステム部から通知された前記第１乃至第４の演算処理使用率に基づいて、前記第１乃至第４の処理ユニットのいずれか一又は複数の切り離し又は組み込みを実行する資源制御部を備えたシステム制御装置を有することを特徴とする情報処理装置。
  2. 　前記第１乃至第４の処理ユニットはさらに、
    　第１乃至第４の記憶装置と前記第１乃至第４の記憶装置の記憶容量使用率をそれぞれ計測する第１乃至第４の記憶容量使用率計測部を、前記処理ユニット毎にそれぞれ有し、
    　前記オペレーティングシステム部は、前記第１乃至第４の記憶容量使用率計測部から前記第１乃至第４のメモリ使用率を取得して通知し、
    　前記資源制御部は、通知された前記第１乃至第４の記憶容量使用率に基づき、前記第１乃至第４の処理ユニットのいずれか一又は複数の切り離し又は組み込みを実行することを特徴とする請求項１記載の情報処理装置。
  3. 前記オペレーティングシステム部は、定期的に前記第１乃至第４の演算処理使用率計測部から前記第１乃至第４の演算処理使用率を取得して通知し、
    　前記資源制御部は、定期的に前記第１乃至第４の演算処理使用率計測部から前記第１乃至第４の演算処理使用率を取得するとともに、前記第１乃至第４の演算処理使用率の平均である平均演算処理使用率を計算し、前記平均演算処理使用率と前記平均演算処理使用率に対する閾値に基づき、前記第１乃至第４の処理ユニットのいずれか一又は複数の切り離し又は組み込みを実行することを特徴とする請求項１記載の情報処理装置。
  4. 　前記オペレーティングシステム部は、定期的に前記第１乃至第４の記憶容量使用率計測部から前記第１乃至第４の記憶容量使用率を取得して通知し、
    　前記通知された前記第１乃至第４の記憶容量使用率に基づいて記憶容量使用率平均値を計算し、
    　前記資源制御部は、定期的に前記第１乃至第４の記憶容量使用率計測部から前記第１乃至第４の記憶容量使用率を取得するとともに、前記第１乃至第４の記憶容量使用率の平均である平均記憶容量使用率を計算し、前記平均記憶容量使用率と前記平均記憶容量使用率に対する閾値に基づき、前記第１乃至第４の処理ユニットのいずれか一又は複数の切り離し又は組み込みを実行することを特徴とする請求項２記載の情報処理装置。
  5. 　前記資源制御部はさらに、前記第１乃至第４の処理ユニットの切り離し後における前記第１乃至第４の記憶装置の記憶容量の合計値が、前記情報処理装置が必要とする記憶容量以上であるかを判断するとともに、前記判断の結果、前記情報処理装置が必要とする記憶容量未満である場合には、前記第１乃至第４の処理ユニットのいずれか一又は複数の切り離しを実行しないことを特徴とする請求項４記載の情報処理装置。
  6. 　複数の筐体の各々が１または複数の処理ユニットを備え、前記処理ユニットが協働して情報処理を行なう情報処理装置に接続された制御装置による情報処理装置制御方法であって、
    　前記処理ユニットの動作状態を示す情報を取得する情報取得ステップと、
    　前記情報取得ステップによって取得した情報に基づいて、前記情報処理から一時的に切り離し可能な処理ユニットの組み合わせを判断する判断ステップと、
    　前記判断ステップによる判断結果に基づいて前記処理ユニットおよび／または前記筐体の切り離し又は組み込みを実行する資源制御ステップと、
    　を含んだことを特徴とする情報処理装置制御方法。
  7. 　複数の筐体の各々が１または複数の処理ユニットを備え、前記処理ユニットが協働して情報処理を行なう情報処理装置に接続された制御装置上で動作する情報処理装置制御プログラムであって、
    　前記処理ユニットの動作状態を示す情報を取得する情報取得ステップと、
    　前記情報取得ステップによって取得した情報に基づいて、前記処理ユニットの各々が備える演算処理装置の平均使用率が所定値未満である状態が所定時間継続した場合に、前記情報処理から一時的に切り離し可能な処理ユニットが存在すると判定する切り離し可否判定処理ステップと、
    　前記切り離し可否判定処理ステップによって切り離し可能な処理ユニットが存在すると判定された場合に、切り離し可能な組み合わせを判断し、該組み合わせのうち、筐体単位で切り離し可能な組み合わせを優先して採用する切り離し構成判定ステップと、
    　前記切り離し構成判定ステップが採用した組み合わせに基づいて前記処理ユニットおよび／または前記筐体の切り離しを実行する資源制御ステップと、
    　を前記制御装置に実行させることを特徴とする情報処理装置制御プログラム。
  8. 　複数の筐体の各々が１または複数の処理ユニットを備え、前記処理ユニットが協働して情報処理を行なう情報処理装置に接続された制御装置上で動作する情報処理装置制御プログラムであって、
    　前記処理ユニットの動作状態を示す情報を取得する情報取得ステップと、
    　前記情報取得ステップによって取得した情報に基づいて、前記処理ユニットの各々が備える演算処理装置の平均使用率が所定値以上である状態が所定時間継続した場合に、前記情報処理から一時的に切り離した処理ユニットの組み込みを実行すべきと判定する組み込み判定処理ステップと、
    　前記組み込み判定処理ステップによって一時的に切り離した処理ユニットの組み込みを実行すべきと判定された場合に、一時的に切り離した処理ユニットを組み込む組み込み実行ステップと、
    　を前記制御装置に実行させることを特徴とする情報処理装置制御プログラム。
  9. 　複数の筐体の各々が１または複数の処理ユニットを備え、前記処理ユニットが協働して情報処理を行なう情報処理装置に接続された制御装置上で動作する情報処理装置制御プログラムであって、
    　前記処理ユニットの動作状態を示す情報を取得する情報取得ステップと、
    　前記情報取得ステップによって取得した情報に基づいて、前記処理ユニットの各々が備える演算処理装置と記憶装置の双方の平均使用率がともに所定値未満である状態が所定時間継続した場合に、前記情報処理から一時的に切り離し可能な処理ユニットが存在すると判定する切り離し可否判定処理ステップと、
    　前記切り離し可否判定処理ステップによって切り離し可能な処理ユニットが存在すると判定された場合に、記憶装置の容量を確保しつつ切り離し可能な組み合わせを判断し、該組み合わせのうち、筐体単位で切り離し可能な組み合わせを優先して採用する切り離し構成判定ステップと、
    　前記切り離し構成判定ステップが採用した組み合わせに基づいて前記処理ユニットおよび／または前記筐体の切り離しを実行する資源制御ステップと、
    　を前記制御装置に実行させることを特徴とする情報処理装置制御プログラム。
PCT/JP2008/066585 2008-09-12 2008-09-12 情報処理装置、情報処理装置制御方法および情報処理装置制御プログラム WO2010029641A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010528578A JP5257453B2 (ja) 2008-09-12 2008-09-12 情報処理装置、情報処理装置制御方法および情報処理装置制御プログラム
PCT/JP2008/066585 WO2010029641A1 (ja) 2008-09-12 2008-09-12 情報処理装置、情報処理装置制御方法および情報処理装置制御プログラム
US13/064,183 US8732503B2 (en) 2008-09-12 2011-03-09 Information processing apparatus and controlling method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/066585 WO2010029641A1 (ja) 2008-09-12 2008-09-12 情報処理装置、情報処理装置制御方法および情報処理装置制御プログラム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/064,183 Continuation US8732503B2 (en) 2008-09-12 2011-03-09 Information processing apparatus and controlling method thereof

Publications (1)

Publication Number Publication Date
WO2010029641A1 true WO2010029641A1 (ja) 2010-03-18

Family

ID=42004909

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/066585 WO2010029641A1 (ja) 2008-09-12 2008-09-12 情報処理装置、情報処理装置制御方法および情報処理装置制御プログラム

Country Status (3)

Country Link
US (1) US8732503B2 (ja)
JP (1) JP5257453B2 (ja)
WO (1) WO2010029641A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103775367A (zh) * 2012-10-24 2014-05-07 英业达科技有限公司 智能风扇的控制方法
US20240154415A1 (en) * 2022-11-08 2024-05-09 Oracle International Corporation Techniques for orchestrated load shedding

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62198949A (ja) * 1986-02-26 1987-09-02 Nec Corp マルチプロセツサ・システムの動作制御方式
JPH11110063A (ja) * 1997-09-30 1999-04-23 Toshiba Corp コンピュータシステム
JP2003295983A (ja) * 2002-03-18 2003-10-17 Internatl Business Mach Corp <Ibm> コンピュータ・サーバの電力消費を管理する方法およびプログラム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09179667A (ja) 1995-12-21 1997-07-11 Hitachi Ltd 情報処理装置
US6901522B2 (en) * 2001-06-07 2005-05-31 Intel Corporation System and method for reducing power consumption in multiprocessor system
JP2003316751A (ja) 2002-04-23 2003-11-07 Matsushita Electric Ind Co Ltd 描画処理システム
US20050060590A1 (en) * 2003-09-16 2005-03-17 International Business Machines Corporation Power-aware workload balancing usig virtual machines
US7363517B2 (en) * 2003-12-19 2008-04-22 Intel Corporation Methods and apparatus to manage system power and performance
US8151122B1 (en) * 2007-07-05 2012-04-03 Hewlett-Packard Development Company, L.P. Power budget managing method and system
US20090070611A1 (en) * 2007-09-12 2009-03-12 International Business Machines Corporation Managing Computer Power Consumption In A Data Center

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62198949A (ja) * 1986-02-26 1987-09-02 Nec Corp マルチプロセツサ・システムの動作制御方式
JPH11110063A (ja) * 1997-09-30 1999-04-23 Toshiba Corp コンピュータシステム
JP2003295983A (ja) * 2002-03-18 2003-10-17 Internatl Business Mach Corp <Ibm> コンピュータ・サーバの電力消費を管理する方法およびプログラム

Also Published As

Publication number Publication date
US20110167288A1 (en) 2011-07-07
JPWO2010029641A1 (ja) 2012-02-02
JP5257453B2 (ja) 2013-08-07
US8732503B2 (en) 2014-05-20

Similar Documents

Publication Publication Date Title
US10223229B2 (en) System for monitoring a to-be-monitored unit of a rack/chassis management controller (RMC/CMC) according to heartbeat signals for determining operating modes
TWI360753B (en) Data structure for budgeting power for multiple de
US7051215B2 (en) Power management for clustered computing platforms
US20180027063A1 (en) Techniques to determine and process metric data for physical resources
US9128682B2 (en) Independent removable computer rack power distribution system for high-density clustered computer system
US11921555B2 (en) Systems, methods, and devices for providing power to devices through connectors
US8225118B2 (en) Server system, reducing method of power consumption of server system, and a computer readable medium thereof
US8352758B2 (en) Power bus current bounding using local current-limiting soft-switches and device requirements information
US8656003B2 (en) Method for controlling rack system using RMC to determine type of node based on FRU&#39;s message when status of chassis is changed
US8756440B2 (en) System power capping using information received from the installed power supply
US9214809B2 (en) Dynamically configuring current sharing and fault monitoring in redundant power supply modules
US20150250076A1 (en) Data center, computer-readable recording medium having stored therein controlling program for control apparatus and controlling method for data center
CN106814826B (zh) 控制服务器机柜中气流的系统及方法
US20100017630A1 (en) Power control system of a high density server and method thereof
US20170124019A1 (en) Disaggregation of server components in a data center
WO2010097306A1 (en) Power management to maximize reduced power state for virtual machine platforms
CN111475012B (zh) 至硬件加速器的动态功率路由
CN107179804B (zh) 机柜装置
US8713171B2 (en) Computer server capable of supporting CPU virtualization
CN106940676B (zh) 机柜的监控系统
US8151122B1 (en) Power budget managing method and system
JP2017134668A (ja) 情報処理システム、情報処理システムの制御方法および管理装置の制御プログラム
JP5257453B2 (ja) 情報処理装置、情報処理装置制御方法および情報処理装置制御プログラム
US9958927B2 (en) Selecting active power supplies based on power supply cable length
TW201729097A (zh) 機櫃裝置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08810636

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010528578

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08810636

Country of ref document: EP

Kind code of ref document: A1