CN1307795C - 改进的差分反相电路 - Google Patents

改进的差分反相电路 Download PDF

Info

Publication number
CN1307795C
CN1307795C CNB028271424A CN02827142A CN1307795C CN 1307795 C CN1307795 C CN 1307795C CN B028271424 A CNB028271424 A CN B028271424A CN 02827142 A CN02827142 A CN 02827142A CN 1307795 C CN1307795 C CN 1307795C
Authority
CN
China
Prior art keywords
differential
inverter
signal
transistor
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028271424A
Other languages
English (en)
Other versions
CN1615581A (zh
Inventor
J·H·A·布雷克曼斯
J·A·H·M·卡尔曼
G·W·德荣格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1615581A publication Critical patent/CN1615581A/zh
Application granted granted Critical
Publication of CN1307795C publication Critical patent/CN1307795C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45748—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45932—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
    • H03F3/45937—Measuring at the loading circuit of the differential amplifier
    • H03F3/45941—Controlling the input circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30015—An input signal dependent control signal controls the bias of an output stage in the SEPP
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45008—Indexing scheme relating to differential amplifiers the addition of two signals being made by a resistor addition circuit for producing the common mode signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45082—Indexing scheme relating to differential amplifiers the common mode signal being taken or deducted from the one or more outputs of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45292—Indexing scheme relating to differential amplifiers the AAC comprising biasing means controlled by the signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45681—Indexing scheme relating to differential amplifiers the LC comprising offset compensating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)
  • General Induction Heating (AREA)
  • Control Of Eletrric Generators (AREA)
  • Electronic Switches (AREA)
  • Inverter Devices (AREA)

Abstract

一种具有用于接收第一输入信号(DIN1)和第二输入信号(DIN2)的差分反相器(30)，所述反相器(30)还包括用于接收第一控制信号(DC1)和第二控制信号(DC2)的差分控制输入端。所述差分反相器还包括用于传输第一输出信号(OUT1)和第二输出信号(OUT2)的差分输出端。所述差分反相器还包括可控偏置发生器(10)，以响应偏置控制信号(Cin)而生成第二输入信号向量。控制偏置信号(Cin)是在与差分反相器(30)的差分输出端相连的分压器(ROS1，ROS2)的输出端上生成的，所述偏置控制信号(Cin)表示差分输出的DC电压。

Description

改进的差分反相电路
技术领域
本发明涉及一种改进的差分反相器。
背景技术
反相器是一种可嵌入模拟和数字电路中的非常有用的电子器件。在CMOS(互补金属氧化物半导体)技术中，反相器结构非常简单，如图7所示。图7所示的反相器包括一对晶体管，所述晶体管对包括相连的P型MOS(金属氧化物半导体)晶体管(T1)和N型MOS晶体管(T2)。这些晶体管的漏极与漏极相连，其控制端G1和G2彼此相连。在数字应用中，将二进制输入信号(Vin)加到晶体管控制端(G1，G2)。在反相器的输出端得到具有可能的二进制值，即逻辑1或逻辑0之一的输出信号(OUT)，所述输出信号(OUT)相对于输入信号基本上有180度的相移。在线性应用中，反馈电阻(R)连接在晶体管漏极和晶体管栅极之间。这样就得到了稳定的晶体管工作点。对此应用而言，重要的参数是晶体管对的跨导。跨导可以数学方式用关系式(1)表示为：
gm＝β(VGS-VTM)    (1)
在关系式(1)中，β是取决于晶体管的几何属性，即其宽度(W)和长度(L)的参数。VGS是晶体管的栅极与源极之间的电压。VTM是门限电压，即晶体管导通和通过漏电流所需的电压。VTM还取决于所用技术。从关系式(1)可知，通过控制参数β、VGS、VTM之一或其组合来控制跨导gm。在晶体管对的电源较低，例如为0.5伏的应用中，有必要在诸如缓冲和振荡生成的应用中获得尽可能大的gm。
在美国专利文献A4387349中考虑了一种在生成振荡的晶体振荡器中使用的反相器。该专利中公开的晶体振荡器是利用包含与N型晶体管相连的P型晶体管的CMOS晶体管来实现的。所述晶体管的栅极通过电容相连。每个栅极还连接到用于偏置B类晶体管对的参考电压发生器。在振荡器中，这可能是用于偏置的合适的解决方案，但在线性应用时，必须为缓冲器提供A类偏置，以提供最大线性度。因此可以用具有不同参考电压的器件来实现适合线性应用和振荡生成的合适的反相器，参考电压依应用类型，即线性应用或振荡产生应用而定。这种解决方案增加了电路的复杂度和成本。此外，在使用两对晶体管的差分应用中，希望两对晶体管具有基本上相同的特性，如gm和DC(直流)工作点。这在技术上难以用固定偏置获得并可能导致不正常工作的差分级。这就是希望针对线性应用和振荡产生的差分应用中所采用的晶体管对进行偏置的原因。
US-A-5,300,898公开了一种连接在第一和第二电流源之间的差分反相器。该差分反相器包括并联在第一和第二受控电流源之间的第一和第二单信号CMOS反相器。每个电流源都是一个MOS晶体管。将一偏置电路连到MOS晶体管的控制栅极从而为其提供偏置信号。该偏置电路包括一个可变电流源，响应该可变电流源中的电流以生成偏置信号。
发明内容
因此本发明的目的是提供一种适用于差分应用的改进的CMOS反相器。
根据本发明，本发明目的是用一种差分反相器的器件来实现的，该器件包括：用于接收包含第一输入信号和第二输入信号的第一对输入信号的差分输入端；用于接收包含第一控制信号和第二控制信号的第二对输入信号的差分控制输入端；用于发送包含第一输出信号和第二输出信号的第三差分信号向量的差分输出端；可控偏置发生器，用于响应在与所述差分反相器的所述差分输出端相连的分压器的输出端上生成的偏置控制信号而生成所述第二输入信号向量，所述偏置控制信号指示所述差分输出的DC电压；其特征在于：所述偏置控制信号是在第一电阻器到与该第一电阻器基本相等的第二电阻器的连接点上生成的，所述第一电阻器的一端与所述第二电阻器的一端连接到所述差分输出端上。
差分反相器具有两个输出端，用于产生基本上反相，即彼此相移180度的第一输出信号和第二输出信号。两个电阻器彼此相等，例如以最简单的方式将简单电阻彼此串联在输出端之间。因为第一和第二输出信号是反相的，所以这两个电阻器的连接点上测得的AC(交流)电压将基本上为零伏。同时，相同点上测得的DC电压将基本上为反相器输出的DC电压的平均值。对这两个输出之间的DC电压差进行检测并生成偏置控制信号。偏置控制信号输入到可控偏置发生器，所述可控偏置发生器产生包括第一控制信号和第二控制信号的第二对输入信号。第一控制信号和第二控制信号是控制差分反相器的DC电压信号，以便第一输出信号和第二输出信号之间的DC差尽可能小，理想情况下为零。
在本发明的实施例中，差分反相器包括第一晶体管对和第二晶体管对，每对晶体管包括漏极与漏极相连的P型MOS晶体管和N型MOS晶体管，所述N型晶体管具有通过第三电阻器接收第二输入信号向量的分量的第一控制端，而所述P型晶体管具有通过第四电阻器接收第二输入信号向量的分量的第二控制端。
在本发明的另一实施例中，可控偏置发生器包括连接到第二CMOS反相器和第三CMOS反相器的第一CMOS反相器，第一CMOS反相器接收偏置控制信号并产生与偏置控制信号成比例的可变控制信号以便输入第二CMOS反相器和第三CMOS反相器，第二CMOS反相器和第三CMOS反相器响应可变控制信号而生成第二输入信号向量。当偏置控制信号基本上为电源电压的一半时，第一控制信号为高于电源电压的一半的电压，而第二控制信号为低于电源电压的一半的电压。第三和第二控制信号确定差分反相器中晶体管对的VGS电压，进而根据关系式(1)的结果确定晶体管对的gm参数。
在本发明的实施例中，可控偏置发生器中包含的任一CMOS反相器包括一对相连的N型MOS晶体管和P型MOS晶体管，所述晶体管具有不同的几何属性。如果MOS晶体管对是采用匹配的晶体管来实现的，则输出DC电压在理想情况下为电源电压的一半。MOS晶体管的漏电流的一级近似取决于晶体管的几何属性，如等式(2)所示：
I D = K W L ( V GS - V TH ) 2 - - - ( 2 )
在等式(2)中，ID是漏电流，k取决于所用技术，W是晶体管宽度，而L是晶体管长度，其他符号与等式(1)中相同。面积是可以更好地确定MOS晶体管的几何属性的几何参数，即A＝W×L。在特定技术中，面积参数之一、如L对所有晶体管保持恒定，而其他参数如W则经过修改。使用这种程序，就可以获得具有不同电特性的晶体管，如关系式(2)所示。
在本发明的另一实施例中，提供了一种包含改进的差分反相器的差分振荡器，所述差分振荡器具有连接在改进的差分反相器的差分输出端之间的LC储能电路，所述差分输出端跨接到差分输入上。
在振荡应用中希望尽可能有效地利用电源，尤其是在考虑采用较低电压如0.5伏电池供电的电路时。这就是在这些应用中无法使用经典振荡电路的原因。由于技术不完善，晶体管对的DC输出并不是电源电压的一半，且晶体管对不提供高gm，以及振荡器要么不起振要么振荡不对称。本发明的振荡器具有可连续适应晶体管对DC工作点变化的偏置。
附图说明
通过如下参照附图对本发明的示范性实施例的详细说明，可清楚本发明的以上及其他特征和优点，附图中：
图1显示了根据本发明的改进的差分反相器的框图，
图2显示了包含在根据本发明的差分反相器中的晶体管对的详细图，
图3显示了根据本发明的可控偏置发生器的实施例，
图4显示了包含在根据本发明的可控偏置发生器中的反相器的实施例，
图5显示了采用根据本发明的改进的差分反相器的振荡器的框图，
图6显示了根据本发明的振荡器的详细图，
图7显示了本专业公知的CMOS反相器。
具体实施方式
图1显示了根据本发明的改进的差分反相器的框图。改进的差分反相器100包括差分反相器30，差分反相器30具有用于接收包括第一输入信号DIN1和第二输入信号DIN2的第一信号向量的差分输入端。改进的差分反相器100还包括用于接收第二输入信号向量的差分控制输入端，所述向量包括第一控制信号DC1和第二控制信号DC2。所述改进的差分反相器具有用于传输第三差分信号向量的差分输出端，所述向量包括第一输出信号OUT1和第二输出信号OUT2。
改进的差分反相器100还包括可控偏置发生器10，该可控偏置发生器10生成包含第一控制信号DC1和第二控制信号DC2的第二输入信号向量。所述第二信号向量是响应偏置控制信号Cin而生成的。该偏置控制信号是在第一电阻器ROS1到基本上等于第一电阻器ROS1的第二电阻器ROS2的连接点P上获得的。第一电阻器ROS1的一端与第二电阻器ROS2的一端与差分输出相连。如果将信号OUT1的DC电压记为V1，将信号OUT2的DC电压记为V2，则点P上测得的DC电压为(V1+V2)/2。这里应该指出，因为V1的AC分量基本上与V2的AC分量反相，所以点P上测得的电压的AC分量基本上为零。理想情况下，V1等于电压V2，且V2等于晶体管对的电源电压的一半。在此情况下，点P上测得的DC电压为电源电压的一半。在实际电路中，V1和V2之间有差异，所以点P上测得的DC电压要么高于电源电压的一半要么低于电源电压的一半。这决定了要可控偏置发生器10提供第二输入信号向量以控制差分反相器的偏置，使得差分反相器10的跨导尽可能高。
图2显示了包括在根据本发明的差分反相器中的晶体管对的详细图。差分反相器10包括第一晶体管对和第二晶体管对。每对晶体管包括漏极与漏极相连的N型MOS晶体管T2和P型MOS晶体管T1。N型晶体管T2具有第一控制端G2，用以通过第三电阻器R3接收第二控制信号DC2。P型晶体管T1具有第二控制端G1，用以通过第四电阻器R4接收第一控制信号DC1。第三电阻器R3和第四电阻器R4分别将所述晶体管的栅极连接到第一控制信号DC1和第二控制信号DC2。第一控制信号低于电源电压VDD的一半，而第二控制信号DC2高于电源电压VDD的一半。电容C1用于使AC电流分量与DC电流分量去耦合，且必须具有比晶体管的寄生输入电容低得多的阻抗值。
图3显示了根据本发明的可控偏置发生器10的实施例。可控偏置发生器10包括连接到第二CMOS反相器12和第三CMOS反相器13的第一CMOS反相器11。第一CMOS反相器11接收偏置控制信号Cin并生成输入第二CMOS反相器12和第三CMOS反相器13的可变控制信号VR。第二CMOS反相器12和第三CMOS反相器响应可变控制信号VR而生成第二输入信号向量DC1、DC2。
图4显示了根据本发明的可控偏置发生器10中所包括的反相器的实施例。包括在可控偏置发生器中的任一反相器包括一对漏极与漏极相连的CMOS晶体管T1′和T2′。其受控端即栅极端也彼此相连。这些晶体管的特征在于，它们具有不同的几何属性，即它们分别具有不同的面积A1和A2。通常，两个晶体管的长度L彼此相等，而其宽度W不同。这样，DC工作点如其漏电流根据关系式(2)依赖于晶体管的几何属性。在漏电流彼此相等，即晶体管面积相等的情况下，晶体管漏极端上测得的DC电压为电源电压的一半，否则DC电压取决于晶体管的面积比率。
图5显示了采用根据本发明的改进的差分反相器100的振荡器400的框图。差分振荡器400包括改进的差分反相器100，所述差分振荡器400具有连接在改进的差分反相器100的差分输出端之间的LC储能电路401，差分输出端跨接到差分输入端上。使用此电路可生成周期性波形。LC储能电路401决定振荡器400的振荡频率。在较低供电电压如0.5伏应用中，振荡器在其输出端上提供尽可能多的能量以便尽可能有效地利用电源，这是非常重要的。当考虑正弦波振荡时，如果振荡器任一输出端上的DC电压为电源电压的一半，则效率几乎最高。正弦波振荡是必要的，尤其在诸如收发器中混频器的应用中。在物理条件不那么严格的应用，如石英晶体振荡器中，可以像美国专利公开号A4095195中所述那样将差分反相器的差分控制输入端连接到固定电压端，如参考电压端和电源端。此解决方案不适用于工作在较低电源电压下的LC振荡器，因为如果晶体管对中包括的晶体管彼此在技术上实质上不相同，则振荡器可能不起振。在本申请中，即便振荡器彼此在技术上不相同，可控偏置发生器也会响应控制Cin信号而为晶体管提供正确的DC偏置信号，这样振荡器可轻易地起振。
图6显示了根据本发明的振荡器400的详细图。在图6中，先前描述过的构件块用点线标识。差分反相器30用第一对晶体管M1、M2和第二对晶体管M1’和M2’来实现。第三电阻器R1将晶体管的栅极连接到第一控制信号DC1或第二控制信号DC2。第一控制信号低于电源电压VDD的一半，而第二控制信号DC2高于电源电压VDD的一半。电容C1用于使AC电流分量与DC电流分量去耦合，必须具有比晶体管的寄生输入电容低得多的值。反相器11、12和13是分别用晶体管对(T1’、T2’)、  (T1”、T2”)和(T1、T2)来实现的。反相器中包括的每对晶体管包括面积不同的晶体管。
注意，本发明范围不限于所述实施例。本发明范围也不受所附权利要求书中的标号所限制。用语“包括”不排除其他不同于权利要求中所提及的部件。元素之前的用语“一个”，不排除有多个那样的元素。构成本发明组成部分的装置可以专用硬件或可编程处理器的形式来实现。本发明在于每项新特征或若干特征的组合。术语“栅极”指MOS晶体管的控制输入端。

Claims (5)

1.一种差分反相器(100)，包括：
-用于接收包含第一输入信号(DIN1)和第二输入信号(DIN2)的第一对输入信号的差分输入端，
-用于接收包含第一控制信号(DC1)和第二控制信号(DC2)的第二对输入信号的差分控制输入端，
-用于发送包含第一输出信号(OUT1)和第二输出信号(OUT2)的第三差分信号向量的差分输出端，
-可控偏置发生器(10)，用于响应在与所述差分反相器(30)的所述差分输出端相连的分压器的输出端上生成的偏置控制信号(Cin)而生成所述第二输入信号向量，所述偏置控制信号指示所述差分输出的DC电压；
所述差分反相器(100)的特征在于：
所述偏置控制信号(Cin)是在第一电阻器(ROS1)到与该第一电阻器(ROS1)基本相等的第二电阻器(ROS2)的连接点(P)上生成的，所述第一电阻器(ROS1)的一端与所述第二电阻器的一端连接到所述差分输出端上。
2.如权利要求1所述的差分反相器(100)，其特征在于，所述差分反相器(30)包括第一晶体管对和第二晶体管对，所述每对晶体管包括漏极与漏极相连的N型MOS晶体管(T2)和P型MOS晶体管(T1)，所述N型晶体管(T2)具有用以通过第三电阻器(R3)接收所述第二控制信号(DC2)的第一控制端(G2)，所述P型晶体管(T1)具有用以通过第四电阻器(R4)接收所述第一控制信号(DC1)的第二控制端(G1)。
3.如权利要求1或2所述的差分反相器(100)，其特征在于，所述控制偏置发生器(10)包括连接到第二CMOS反相器(12)和第三CMOS反相器(13)的第一CMOS反相器(11)，所述第一CMOS反相器(11)接收所述偏置控制信号(Cin)并生成输入到所述第二CMOS反相器(12)和所述第三CMOS反相器(13)的可变控制信号(VR)，所述第二CMOS反相器(12)和所述第三CMOS反相器响应所述可变控制信号(VR)而生成所述第二输入信号向量(DC1、DC2)。
4.如权利要求3所述的差分反相器(100)，其特征在于，包含在所述可控偏置发生器(10)中的任一所述CMOS反相器包括一对的P型MOS晶体管(T1’)和N型MOS晶体管(T2’)，所述晶体管彼此相连并分别具有不同的面积A1和A2。
5.一种包括如权利要求1所述的差分反相器(100)的差分振荡器(400)，所述差分振荡器具有连接在所述差分反相器(100)的所述差分输出端之间的LC储能电路(401)，所述差分输出端跨接在所述差分输入端上。
CNB028271424A 2002-01-17 2002-12-12 改进的差分反相电路 Expired - Fee Related CN1307795C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02075197.0 2002-01-17
EP02075197 2002-01-17

Publications (2)

Publication Number Publication Date
CN1615581A CN1615581A (zh) 2005-05-11
CN1307795C true CN1307795C (zh) 2007-03-28

Family

ID=8185540

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028271424A Expired - Fee Related CN1307795C (zh) 2002-01-17 2002-12-12 改进的差分反相电路

Country Status (8)

Country Link
US (2) US7126385B2 (zh)
EP (1) EP1488516B1 (zh)
JP (1) JP4351535B2 (zh)
CN (1) CN1307795C (zh)
AT (1) ATE484882T1 (zh)
AU (1) AU2002353320A1 (zh)
DE (1) DE60238000D1 (zh)
WO (1) WO2003061124A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102474229A (zh) * 2009-07-23 2012-05-23 高通股份有限公司 分割偏置电流可缩放缓冲器

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE484882T1 (de) * 2002-01-17 2010-10-15 Nxp Bv Cmos-inverterschaltung
KR100518603B1 (ko) * 2003-12-13 2005-10-04 삼성전자주식회사 멀티-비트 프리페치 반도체 장치의 데이터 반전 회로 및데이터 반전 방법
WO2006071197A1 (en) * 2004-12-30 2006-07-06 Agency For Science, Technology And Research Fully integrated ultra wideband transmitter circuits and systems
ITMI20070098A1 (it) * 2007-01-24 2008-07-25 Milano Politecnico Stadio d'uscita per circuiti integrati su un substrato semiconduttore, in particolare per applicazioni ad alta frequenza e metodo corrispondente
CN101540603A (zh) * 2008-03-21 2009-09-23 意法半导体研发（上海）有限公司 用于高频信号的功效推挽式缓冲电路、系统和方法
US8149023B2 (en) * 2009-10-21 2012-04-03 Qualcomm Incorporated RF buffer circuit with dynamic biasing
US8854085B1 (en) * 2013-05-08 2014-10-07 Texas Instruments Incorporated Method and apparatus for cancellation of the second harmonic in a differential sampling circuit
US9007096B1 (en) * 2014-07-07 2015-04-14 Xilinx, Inc. High-speed analog comparator
TWI654842B (zh) 2017-10-20 2019-03-21 立積電子股份有限公司 反相器
US10505509B2 (en) * 2017-10-31 2019-12-10 Cisco Technology, Inc. Process and temperature insensitive linear circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300898A (en) * 1992-07-29 1994-04-05 Ncr Corporation High speed current/voltage controlled ring oscillator circuit
US5936466A (en) * 1997-08-04 1999-08-10 International Business Machines Corporation Differential operational transconductance amplifier

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3582802A (en) * 1969-07-16 1971-06-01 Beckman Instruments Inc Direct coupled differential transistor amplifier with improved common mode performance
US4095195A (en) * 1977-03-25 1978-06-13 Kabushiki Kaisha Meidensha Low power dissipation crystal oscillator
JPS5673919A (en) * 1979-11-22 1981-06-19 Toshiba Corp Oscillation circuit
US4387349A (en) 1980-12-15 1983-06-07 National Semiconductor Corporation Low power CMOS crystal oscillator
US4982169A (en) * 1986-08-25 1991-01-01 General Electric Company Monolithically integrated RC oscillator of improved stability
US5568561A (en) * 1993-04-22 1996-10-22 Whitlock; William E. Differential line receiver with common-mode AC bootstrapping
JPH07131253A (ja) * 1993-11-05 1995-05-19 Fujitsu Ltd 高周波乗算回路
JPH08228141A (ja) * 1995-02-21 1996-09-03 Kawasaki Steel Corp 出力バッファ回路
US5705946A (en) * 1995-06-07 1998-01-06 Sgs-Thomson Microelectronics, Inc. Low power low voltage level shifter
US5703532A (en) * 1995-12-13 1997-12-30 International Business Machines Corporation Fully differential self-biased signal receiver
JP3665419B2 (ja) * 1996-05-02 2005-06-29 新電元工業株式会社 誘導性負荷駆動方法、及びｈブリッジ回路制御装置
KR100224310B1 (ko) 1996-12-05 1999-10-15 정선종 씨모스 전압 제어 발진기
EP0917285B1 (en) * 1997-11-14 2003-05-07 Zarlink Semiconductor Limited Low-voltage amplifiers
JP3420735B2 (ja) * 1999-04-06 2003-06-30 松下電器産業株式会社 定電流出力回路
US6356141B1 (en) * 1999-04-06 2002-03-12 Matsushita Electric Industrial Co., Ltd. Constant-current output circuit
US6452366B1 (en) * 2000-02-11 2002-09-17 Champion Microelectronic Corp. Low power mode and feedback arrangement for a switching power converter
US6556040B2 (en) * 2000-11-10 2003-04-29 California Micro Devices Method and apparatus for non-linear termination of a transmission line
US6570406B2 (en) * 2000-11-13 2003-05-27 Primarion, Inc. Method and circuit for pre-emphasis equalization in high speed data communications
US7130412B2 (en) * 2001-11-29 2006-10-31 Adtran, Inc. Telecommunication line driver having synthesized output impedance derived from output current sensing circuit
FR2833430A1 (fr) * 2001-12-12 2003-06-13 St Microelectronics Sa Amplificateur differentiel a faible niveau de bruit
ATE484882T1 (de) * 2002-01-17 2010-10-15 Nxp Bv Cmos-inverterschaltung
TW548895B (en) * 2002-02-22 2003-08-21 Winbond Electronics Corp Differential output driving apparatus
US6603348B1 (en) * 2002-04-18 2003-08-05 International Business Machines Corporation Center tap level control for current mode differential driver
JP4121863B2 (ja) * 2003-01-29 2008-07-23 富士通株式会社 タイミング信号発生回路および受信回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300898A (en) * 1992-07-29 1994-04-05 Ncr Corporation High speed current/voltage controlled ring oscillator circuit
US5936466A (en) * 1997-08-04 1999-08-10 International Business Machines Corporation Differential operational transconductance amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102474229A (zh) * 2009-07-23 2012-05-23 高通股份有限公司 分割偏置电流可缩放缓冲器

Also Published As

Publication number Publication date
WO2003061124A2 (en) 2003-07-24
US7126385B2 (en) 2006-10-24
EP1488516B1 (en) 2010-10-13
AU2002353320A1 (en) 2003-07-30
JP2005515680A (ja) 2005-05-26
US20070052451A1 (en) 2007-03-08
AU2002353320A8 (en) 2003-07-30
EP1488516A2 (en) 2004-12-22
US20050012526A1 (en) 2005-01-20
CN1615581A (zh) 2005-05-11
WO2003061124A3 (en) 2004-05-13
DE60238000D1 (de) 2010-11-25
ATE484882T1 (de) 2010-10-15
JP4351535B2 (ja) 2009-10-28

Similar Documents

Publication Publication Date Title
US6091307A (en) Rapid turn-on, controlled amplitude crystal oscillator
CN1307795C (zh) 改进的差分反相电路
TW445723B (en) Voltage-controlled oscillator
JP3593261B2 (ja) ヒステリシスコンパレータ回路、及び波形発生回路
US5469116A (en) Clock generator circuit with low current frequency divider
CN103078634B (zh) 压控延迟电路及其共模补偿方法
CN104124921A (zh) 基于电流模比较器的低压低功耗cmos张弛振荡器及方法
WO2007069455A1 (ja) 電圧制御発振器
JP2011004367A5 (zh)
KR100739524B1 (ko) 자동 기동회로를 갖는 정현파 발생기
JP2006165720A (ja) 発振回路
JP2007096410A (ja) パルス信号発生器及びクロック信号発生器
US6909335B2 (en) Oscillator for DC—DC converter
CN102820851A (zh) 振荡电路
CN110365293A (zh) 振荡装置
CN110071698A (zh) 功率放大器以及无线通信装置
EP1143605B1 (en) An Oscillator circuit
WO2022209561A1 (ja) 分周回路
CN103095216B (zh) 振荡器及其方法
JPS60111528A (ja) 集積回路装置
JP4962759B2 (ja) パルス信号発生器及びクロック信号発生器
JP3284926B2 (ja) 電圧制御型発振器
JPH11514185A (ja) 始動回路を具える発振器
JPH08154041A (ja) リングオシレータ及び発振方法
JPH07170167A (ja) 交流信号用レベルシフタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20070810

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070810

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Patentee before: Koninklijke Philips Electronics N.V.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070328

Termination date: 20181212

CF01 Termination of patent right due to non-payment of annual fee