CN102820851A

CN102820851A - 振荡电路

Info

Publication number: CN102820851A
Application number: CN201210186821.XA
Authority: CN
Inventors: 中村隆行; 酒井稔
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2011-06-10
Filing date: 2012-06-07
Publication date: 2012-12-12
Also published as: JP2012257183A; US20120313718A1; US8710933B2

Abstract

本发明提供一种可以变更负载的驱动能力的振荡电路。该振荡电路具备：恒压生成电路（70）；生成振荡输出（Vosc）的振荡输出生成电路（80）；输出电路（90），该输出电路（90）中并列地具有多个MOSFET电路（D1、D2、D3），所述多个MOSFET电路（D1、D2、D3）各自的输出点（P1、P2、P3）互相连接，所述多个MOSFET电路（D1、D2、D3）被供给通过恒压生成电路（70）生成的恒定电压（Vref’）作为电源电压；按照振荡输出（Vosc）驱动从多个MOSFET电路（D1、D2、D3）中根据选择输入而选择出的MOSFET电路的驱动电路（91），根据所述选择输入而未被选择的MOSFET电路的输出为高阻抗。

Description

振荡电路

技术领域

本发明涉及具备按照振荡输出被驱动的MOSFET（MOS电场效应晶体管）的振荡电路。

背景技术

在振荡电路中，要求与负载的有无或负载电流无关地输出恒定的振荡频率f的振荡波形。因此，在振荡电路中需要确保负载的驱动能力且减轻负载的影响的输出级电路。

图1是表示现有的振荡电路50的输出级电路的一例的图。现有的输出级电路具备将振荡输出生成电路80的振荡输出输入到晶体管M_H、M_L的CMOS反相器（CMOS inverter）。该CMOS反相器的输出波形经由输出端子63作为振荡电路50的恒定的振荡频率f的振荡波形被输出到负载60。另外，从恒流源71供给在负载60中流过的电流。

作为振荡电路的现有技术文献，例如列举出专利文献1。

但是，在现有技术中，即使改变在振荡电路上外接的负载的阻抗，也无法变更为与该阻抗相适应的驱动能力。因此，例如在振荡电路上外接的负载中存在多个变形方式（variation）时，在振荡电路侧难以应对该变形方式的不同。

专利文献1：日本特开2006-311379号公报

发明内容

因此，本发明的目的在于提供能够变更负载的驱动能力的振荡电路。

为了达成上述目的，本发明的振荡电路，具备：恒压生成电路；生成振荡输出的振荡输出生成电路；并列地具有被供给通过所述恒压生成电路生成的恒定电压作为电源电压的多个MOSFET电路，将所述多个MOSFET电路的各自的输出点互相连接的输出电路；以及按照所述振荡输出，驱动从所述多个MOSFET电路中根据选择输入而选择出的MOSFET电路的驱动电路，根据所述选择输入而未被选择的MOSFET电路的输出为高阻抗。

根据本发明，能够变更负载的驱动能力。

附图说明

图1是表示现有的振荡电路50的输出级电路的一例的图。

图2是作为本发明的第一实施例的振荡电路100的框图。

图3是作为本发明的第二实施例的振荡电路200的框图。

图4是详细表示VCXO30的第一结构例的图。

图5是详细表示VCXO30的第二结构例的图。

图6是详细表示VCXO30的第三结构例的图。

符号说明

20 温度补偿电路

30 压控晶体振荡器（VCXO）

35 晶体振子

36 输出级电路

40 存储器

50 振荡电路

60 负载

61 电源电压输入端子

63 振荡频率输出端子

70 恒压生成电路

71 恒压源

80 振荡输出生成电路

90 输出电路

91 驱动电路

100 振荡电路

200 温度补偿型晶体振荡器（TCXO）

A1~A6，S1~S6 开关电路

D0 CMOS反相器

D1、D2、D3 MOSFET电路

W1、W2、W3 反转电路

具体实施方式

以下，参照附图说明本发明的实施方式。图2是作为本发明的第一实施例的振荡电路100的框图。振荡电路100具备恒压生成电路70、振荡输出生成电路80、输出电路90和驱动电路91。

恒压生成电路70只要生成恒定电压Vref’即可。在图2中，作为恒压生成电路70表示了具备恒压源71和作为耗尽型（depletion）N沟道MOSFET的晶体管Md的例子。在这种情况下，恒压源71是根据从电源电压输入端子61输入的直流的电源电压Vdd生成恒定的基准电压Vref的电路。作为恒压源71列举出电阻分压电路等，但是，在基准电压Vref的稳定化方面，调节器（regulator）是适合的。另外，向晶体管Md的漏极供给电源电压Vdd，向栅极供给基准电压Vref。通过在晶体管Md中使用耗尽型N沟道MOSFET，可以在晶体管Md的源极侧生成与基准电压Vref大致相等的恒定电压Vref’。另外，可以抑制基准电压Vref由于向负载60供给的电流的变动而变动。

振荡输出生成电路80只要生成恒定频率的振荡输出Vosc即可。作为振荡输出生成电路80的具体例子，列举出使用频率选择元件的晶体振荡器（XO：Crystal Oscillator）。作为晶体振荡器的频率选择元件的具体例子，列举出晶体振子。另外，作为其他频率选择元件的具体例子，列举出陶瓷振子等机械的共振器、电介质共振器、LC调谐电路等。

输出电路90并列具有将通过恒压生成电路70生成的恒定电压Vref’作为电源电压而供给的多个MOSFET电路D1、D2、D3，将多个MOSFET电路D1、D2、D3的各自的输出点P1、P2、P3互相连接。在图2中举例表示了具有将作为高端（high-side）的N沟道MOSFET的晶体管M1和作为低端（low-side）的N沟道MOSFET的晶体管M2串联连接的结构的MOSFET电路D1。MOSFET电路D1的输出点P1相当于晶体管M1和晶体管M2之间的连接点。关于MOSFET电路D2、D3，也如图2所示那样，具有与MOSFET电路D1相同的结构。

图2表示为了谋求MOSFET电路的小型化等，高端和低端的晶体管都为N沟道的情况。但是，不限于N沟道与N沟道的组合，可以是P沟道与N沟道的组合，也可以是P沟道与P沟道的组合。

驱动电路91按照通过振荡输出生成电路80生成的恒定频率的振荡输出Vosc，对在多个MOSFET电路D1、D2、D3中根据选择输入而选择出的至少一个以上的MOSFET电路中构成的MOSFET进行栅极驱动。另外，驱动电路91对根据该选择输入而未被选择的MOSFET电路进行驱动，以使该未被选择的MOSFET电路的输出成为高阻抗。

由此，从与输出点P1、P2、P3共同连接的输出端子63向负载60输出与振荡输出Vosc的频率对应的恒定频率的输出波形，作为振荡电路100的振荡波形。作为负载60，例如列举出相位同步电路（PPL电路）的相位比较器等。

因此，根据具备这种结构的振荡电路100，可以根据选择输入来增减驱动负载60的并列配置的MOSFET电路的数量，由此可以变更振荡电路100的输出端子63的输出阻抗，因此可以变更负载60的驱动能力。

例如，为使负载60的阻抗越小流过电流的能力越高，将并列驱动负载60的MOSFET电路的数量设得较多。由此，即使负载60的容量增大，也可以防止负载60的驱动不足。向驱动电路91供给的选择输入可以根据负载60的阻抗而变化。从其他电路供给负载60的阻抗越小越增加驱动负载60的MOSFET电路的数量的选择输入。

另外，即使在输出端子63上外部连接的负载60中存在多个变形方式，也可以在不对振荡电路100进行设计变更的情况下变更为适合于各负载的阻抗的驱动能力。

接着，作为比图2所示的本发明的第一实施例更具体的实施例，说明第二实施例。图3是作为本发明的第二实施例的温度补偿型晶体振荡器（TCXO）200的框图。TCXO200由集成电路（IC）构成。TCXO200是具有温度补偿电路20、将AT切割的晶体振子35用作共振器的压控晶体振荡器（VCXO）30和存储器40的振荡电路。VCXO30具有输出级电路36（在后面详细描述）。

温度补偿电路20是输出VCXO30的控制电压Vc的函数发生电路。温度补偿电路20对可变电容元件31、32施加基于通过温度检测电路2检测出的周围温度而生成的控制电压Vc，由此对晶体振子35的振荡频率由于周围温度T的变化而变动的情况进行补偿。

通过温度补偿电路20生成的控制电压Vc，例如由加法器12将通过3次成分发生电路6、1次成分发生电路、0次成分发生电路4各自生成的电压相加而得出，通过下述的式（1）的3次函数来近似。

Vc=α（T-T0）³+β（T-T0）+γ …（1）

其中，α是3次项的系数，β是1次项的系数，γ是0次项的系数，T0是3次曲线的拐点的温度。

VCXO30具备：在输入输出部之间并联连接了晶体振子35的CMOS反相器33；在CMOS反相器33的输入部和大地（ground）之间连接的可变电容元件31；在CMOS反相器33的输出部和大地之间连接的可变电容元件32；在CMOS反相器33的输入输出部之间并联连接的电阻34。作为可变电容元件31、32的具体例子，列举出变容二极管（varicap）。VCXO30根据对可变电容元件31、32的各自的两端施加的控制电压Vc，从端子OSCOUT输出恒定振荡频率f的振荡波形。

存储器40是存储温度补偿电路20为了计算上述式（1）内的α、β、γ以及T0而需要的数据的装置。存储器40内的数据能够经由CLK端子和DATA端子从TCXO200的外部改写。在存储器40中针对产品出厂前的各个产品存储调整后的数据。

此外，在图3的情况下，晶体振子35经由端子XT1、XT2外接在TCXO200上。另外，图3所示的概要结构表示了一个实施例。

图4是详细表示VCXO30的第一结构例的图。VCXO30具有振荡输出生成电路80、具备MOSFET电路D1、D2、D3的输出电路、具备开关电路A1~A6以及CMOS反相器D0的驱动电路。该输出电路以及驱动电路相当于图3的输出级电路36。针对与上述相同的结构省略其说明。

振荡输出生成电路80以通过恒压生成电路的恒压源71生成的基准电压Vref作为电源电压来工作，生成恒定频率的振荡输出Vosc（具体来说，振荡输出电压Vosc1）。通过使用晶体管Md来作为缓冲器，可以抑制基准电压Vref由于向负载60供给的电流的变动而变动。因此，也可以抑制基准电压Vref（即振荡输出生成电路80的电源电压）的变动导致的振荡输出电压Vosc1的频率变动，也可以抑制从OSCOUT端子向负载60输出的振荡波形的频率变动。

构成MOSFET电路D1、D2、D3以及CMOS反相器D0的MOSFET是增强型（enhancement）。

MOSFET电路D1、D2、D3分别对应于输出点P1、P2、P3在高端具备电阻R1、R3、R5，另外，为了使高端和低端的阻抗匹配，对应于输出点P1、P2、P3在低端还具备电阻R2、R4、R6。在图4的情况下，电阻R1、R3、R5被插入到高端的N沟道的晶体管M1、M3、M5的源极和输出点P1、P2、P3之间，电阻R2、R4、R6被插入到低端的N沟道的晶体管M2、M4、M6的漏极和输出点P1、P2、P3之间。

这些电阻通过和负载60的电容结合来构成低通滤波器。由此可以去除在输出波形中包含的高次谐波成分，使输出波形的形状接近削峰正弦波（clip sinewave）。另外，这些电阻也能够通过MOSFET的导通电阻代替，但通过插入电阻可以容易地调整电阻值。

开关电路A1、A3、A5是根据选择输入电压决定可否驱动高端的晶体管的第一组逻辑积电路（与（AND）电路）。开关电路A1配置在高端的晶体管M1的栅极，根据选择输入电压V1来输出用于驱动晶体管M1的2值信号。关于与电路A3、A5也同样。另外，开关电路A2、A4、A6是根据选择输入电压决定可否驱动低端的晶体管的第二组与电路。开关电路A2配置在低端的晶体管M2的栅极，根据选择输入电压V1输出用于驱动晶体管M2的2值信号。关于开关电路A4、A6也是相同。另外，根据从振荡输出生成电路80输出的振荡输出电压Vosc1驱动CMOS反相器D0。

输入振荡输出电压Vosc1的CMOS反相器D0的振荡输出电压Vosc2（即Vosc1的反转信号）作为高端的开关电路A1、A3、A5的信号输入来供给。另一方面，振荡输出电压Vosc1作为低端的开关电路A2、A4、A6的信号输入来供给。基准电压Vref作为CMOS反相器D0的电源电压来供给。恒定电压Vref’作为MOSFET电路D1、D2、D3的电源电压来供给。

通过如此构成，经由被输入了高电平的选择输入电压的开关电路，根据振荡输出电压Vosc1、Vosc2而变化的高电平或低电平的信号被施加到构成MOSFET电路的晶体管的栅极。另一方面，被输入了低电平的选择输入电压的开关电路，与振荡输出电压Vosc1、Vosc2的输入无关地输出低电平的信号。在栅极上被输入了低电平的信号的晶体管的输出成为高阻抗。

例如，当选择输入电压V1为高电平时，通过开关电路A1用振荡输出电压Vosc2驱动晶体管M1的栅极，并且通过开关电路A2用振荡输出电压Vosc1驱动晶体管M2的栅极。另一方面，当选择输入电压V1为低电平时，通过开关电路A1，晶体管M1截止，并且，通过开关电路A2，晶体管M2截止。关于选择输入电压V2、V3也是相同。因此，通过将选择输入电压V1、V2、V3分别切换为低电平或高电平，可以变更负载60的输出驱动能力。

另外，当将选择输入电压V1、V2、V3全部设为低电平时，开关电路A1~A6的全部的输出变为低电平，由此，构成MOSFET电路的全部晶体管M1~M6的栅极变为低电平。由此，晶体管M1~M6全部截止，因此，可以使由MOSFET电路D1、D2、D3构成的输出电路的输出点P1、P2、P3为高阻抗。因此，例如在产品的检查等不需要输出振荡波形时，可以将TCXO200的OSCOUT端子用作用于振荡电路的其他功能的输入端子或输出端子。

用于决定选择输入电压V1、V2、V3的逻辑电平（高电平、低电平）的数据，例如根据负载60的希望的驱动能力而存储在图3所示的存储器40中。通过将该数据从存储器40读出来确定选择输入电压V1、V2、V3的逻辑电平，可以变更负载60的驱动能力。另外，通过在振荡电路的启动时将该数据从存储器40内的ROM读出来确定选择输入电压V1、V2、V3的逻辑电平，即使在振荡电路上外接的负载60的变形方式间各负载的阻抗不同，也可以共用振荡电路的输出电路。

图5是详细表示VCXO30的第二结构例的图。VCXO30具有：振荡输出生成电路80；具备MOSFET电路D1、D2、D3的输出电路；具备开关电路S1~S6以及CMOS反相器D0的驱动电路。关于与上述相同的结构，省略其说明。

此外，构成MOSFET电路D1、D2、D3以及开关电路S1~S6以及CMOS反相器D0的MOSFET为增强型。

开关电路S1、S3、S5是根据选择输入电压来决定可否驱动高端的晶体管的第一组晶体管串联电路。开关电路S1配置在高端的晶体管M1的栅极，根据选择输入电压V1输出用于驱动晶体管M1的信号。开关电路S1具有串联连接了高端MOSFET和低端MOSFET的结构，所述两FET间的连接点与晶体管M1的栅极连接。关于开关电路S3、S5也是相同。另外，开关电路S2、S4、S6是根据选择输入电压决定可否驱动低端的晶体管的第二组晶体管串联电路。开关电路S2配置在低端的晶体管M2的栅极，根据选择输入电压V1输出用于驱动晶体管M2的信号。开关电路S2具有串联连接了高端MOSFET和低端MOSFET的结构，所述两个FET间的连接点与晶体管M2的栅极连接。关于开关电路S4、S6也是相同。在图5的情况下，作为构成开关电路S1~S6的晶体管，在高端使用P沟道型MOSFET，在低端使用N沟道型MOSFET。另外，根据从振荡输出生成电路80输出的振荡输出电压Vosc1驱动CMOS反相器D0。

被输入振荡输出电压Vosc1的CMOS反相器D0的振荡输出电压Vosc2（即Vosc1的反转信号）作为高端的开关电路S1、S3、S5的信号输入来被供给。在图5的情况下，向构成开关电路S1、S3、S5的高端的P沟道MOSFET的源极供给振荡输出电压Vosc2。另一方面，振荡输出电压Vosc1作为低端的开关电路S2、S4、S6的信号输入来被供给。在图5的情况下，向构成开关电路S2、S4、S6的高端的P沟道MOSFET的源极供给振荡输出电压Vosc1。基准电压Vref作为CMOS反相器D0的电源电压来被供给。恒定电压Vref’作为MOSFET电路D1、D2、D3的电源电压来被供给。

另外，构成开关电路S1~S6的高端的MOSFET以及低端的MOSFET，根据选择输入被进行栅极驱动，将与该选择输入对应的信号输入到各栅极。

通过如此构成，经由被输入了低电平的选择输入电压的开关电路，振荡输出电压Vosc1、Vosc2被施加给构成MOSFET电路的晶体管的栅极。另一方面，被输入了高电平的选择输入电压的开关电路，与振荡输出电压Vosc1、Vosc2的输入无关地输出低电平的信号。在栅极被输入了低电平的信号的晶体管的输出成为高阻抗。

例如，当选择输入电压V1为低电平时，通过开关电路S1的高端P沟道型MOSFET的导通，晶体管M1的栅极通过振荡输出电压Vosc2被驱动，并且通过开关电路S2的高端P沟道型MOSFET的导通，晶体管M2的栅极通过振荡输出电压Vosc1被驱动。另一方面，当选择输入电压V1为高电平时，通过开关电路S1的低端N沟道型MOSFET的导通，晶体管M1截止，并且通过开关电路S2的低端N沟道型MOSFET的导通，晶体管M2截止。关于选择输入电压V2、V3也是相同。因此，通过将选择输入电压V1、V2、V3分别切换为低电平或高电平，可以变更负载60的输出驱动能力。

另外，当将选择输入电压V1、V2、V3全部设为高电平时，开关电路S1~S6的全部的N沟道的晶体管导通，由此，构成MOSFET电路的全部晶体管M1~M6的栅极与大地短路。由此，晶体管M1~M6全部截止，因此可以使由MOSFET电路D1、D2、D3构成的输出电路的输出点P1、P2、P3成为高阻抗。因此，例如在产品的检查等不需要输出振荡波形的情况下，可以将TCXO200的OSCOUT端子用作用于振荡电路的其他功能的输入端子或输出端子。

用于决定选择输入电压V1、V2、V3的逻辑电平（高电平/低电平）的数据，例如根据负载60的希望的驱动能力而存储在图3所示的存储器40中。通过将该数据从存储器40读出来确定选择输入电压V1、V2、V3的逻辑电平，可以变更负载60的驱动能力。另外，通过在振荡电路的启动时将该数据从存储器40内的ROM读出来确定选择输入电压V1、V2、V3的逻辑电平，即使在振荡电路上外接的负载60的变形方式之间各负载的阻抗不同也可以共用振荡电路的输出电路。

另外，通过在高端的晶体管M1、M3、M5中使用N沟道型，OSCOUT端子的振荡波形的高电平成为从晶体管M1、M3、M5的栅极电压下降了晶体管M1、M3、M5的栅极阈值电压Vth的量的电压。即，OSCOUT端子的振荡波形的输出振幅成为（Vref-Vth），因此，通过栅极阈值电压Vth的调整可以调整为任意的输出振幅。

另外，图5的开关电路S1~S6与由多个MOSFET构成的图4的开关电路A1~A6相比，栅极驱动级减少，因此不容易受到MOSFET的闪变噪声（flickernoise）或阈电平（threshold level）的波动，相位噪音特性高。

另外，构成开关电路S1~S6的高端和低端的晶体管能够构成对是否向晶体管M1~M6的栅极供给振荡输出电压Vosc1、Vosc2进行切换的简单的开关，因此，开关电路S1~S6与需要能够驱动晶体管M1~M6的大小的晶体管的开关电路A1~A6相比，可以缩小其结构。

以上，详细说明了本发明的优选实施例，但是本发明不限于上述实施例，在不脱离本发明的范围的情况下，可以对上述实施例进行各种变形、改良以及置换。

例如，在上述实施例中MOSFET电路的数量为3个，但是也可以是2个，也可以是4个以上。通过增多并联连接的MOSFET电路的数量，可以提高驱动负载的能力的分辨率。另外，即使在MOSFET电路的数量为1个的情况下，也可以切换是否将这一个MOSFET电路的输出点设为高阻抗。即，可以变更负载的驱动能力。

另外，在上述实施例中，MOSFET电路由高端晶体管和低端晶体管的串联电路构成，但是，若负载60是吸取流向大地的电流的结构，则也可以仅由具备高端晶体管的高端电路构成。反之，若负载60是流出来自电源的电流的结构，则可以仅由具备低端晶体管的低端电路构成。

另外，在上述实施例中，作为高端晶体管而使用了N沟道型，但是，通过变更一部分电路结构，也可以使用P沟道型。

另外，在上述实施例中，CMOS反相器D0的振荡输出电压Vosc2作为开关电路A1、A3、A5、S1、S3、S5的信号输入而被供给，振荡输出电压Vosc1作为开关电路A2、A4、A6、S2、S4、S6的信号输入被供给。但是，反之，也可以是CMOS反相器D0的振荡输出电压Vosc2作为开关电路A2、A4、A6、S2、S4、S6的信号输入被供给，振荡输出电压Vosc1作为开关电路A1、A3、A5、S1、S3、S5的信号输入被供给的结构。

另外，在图5中表示了开关电路S1~S6的结构为P沟道和N沟道的组合的情况。但是不限于这种结构，可以是P沟道和P沟道的组合，例如如图6所示，也可以是N沟道和N沟道的组合。在图6的情况下，选择输入电压V1经由反转电路W1被输入开关电路S1、S2的各自的低端的N沟道型MOSFET的栅极。关于被输入选择输入电压V2的开关电路S3、S4、被输入选择输入电压V3的开关电路S5、S6也是相同。

Claims

1.一种振荡电路，其特征在于，具备：

恒压生成电路；

生成振荡输出的振荡输出生成电路；

输出电路，该输出电路中并列地具有多个MOSFET电路，所述多个MOSFET电路各自的输出点互相连接，所述多个MOSFET电路被供给通过所述恒压生成电路生成的恒定电压作为电源电压；以及

驱动电路，其按照所述振荡输出来驱动从所述多个MOSFET电路中根据选择输入而选择出的MOSFET电路，

根据所述选择输入而未被选择的MOSFET电路的输出为高阻抗。

2.根据权利要求1所述的振荡电路，其特征在于，

所述多个MOSFET电路分别具有串联连接了高端MOSFET和低端MOSFET的结构，

所述输出点是所述高端MOSFET和所述低端MOSFET之间的连接点。

3.根据权利要求2所述的振荡电路，其特征在于，

所述多个MOSFET电路分别相对于所述连接点在高端具备电阻。

4.根据权利要求3所述的振荡电路，其特征在于，

所述多个MOSFET电路分别相对于所述连接点在低端具备电阻。

5.根据权利要求2至4中任意一项所述的振荡电路，其特征在于，

所述高端MOSFET和所述低端MOSFET是N沟道MOSFET。

6.根据权利要求2至5中任意一项所述的振荡电路，其特征在于，

所述驱动电路，

针对每个所述高端MOSFET的栅极具备根据选择输入来决定可否驱动所述高端MOSFET的第一开关电路，

针对每个所述低端MOSFET的栅极具备根据选择输入来决定可否驱动所述低端MOSFET的第二开关电路，

具备根据所述振荡输出而被驱动的CMOS反相器，

供给所述CMOS反相器的输出电压作为所述第一开关电路和所述第二开关电路中某一方的信号输入，供给所述振荡输出作为另一方的信号输入，

将构成根据所述选择输入而未被选择的MOSFET电路的高端MOSFET的输出和低端MOSFET的输出都控制为高阻抗。

7.根据权利要求6所述的振荡电路，其特征在于，

所述第一开关电路以及所述第二开关电路分别具有串联连接了开关电路用高端MOSFET和开关电路用低端MOSFET的结构。

8.根据权利要求7所述的振荡电路，其特征在于，

根据选择输入对所述开关电路用高端MOSFET以及所述开关电路用低端MOSFET进行栅极驱动，

所述CMOS反相器的输出电压或所述振荡输出被提供给所述开关电路用高端MOSFET。

9.根据权利要求6至8中任意一项所述的振荡电路，其特征在于，

供给通过所述恒压生成电路生成的恒定电压作为所述CMOS反相器的电源电压。

10.根据权利要求9所述的振荡电路，其特征在于，

所述恒压生成电路具备：

从直流电压生成预定的恒定电压的恒压源；以及

向漏极供给所述直流电压、向栅极供给所述预定的恒定电压的耗尽型N沟道MOSFET，

供给所述预定的恒定电压，作为所述CMOS反相器的电源电压，

供给所述耗尽型N沟道MOSFET的源极电压，作为所述多个MOSFET电路的电源电压。