JPH11317624A - 抵抗アレイユニット、電圧制御圧電発振器、電圧制御圧電発振器調整システムおよび電圧制御圧電発振器調整方法 - Google Patents

Abstract

(57)【要約】 【課題】 周波数可変範囲を調整可能な電圧制御圧電発
振回路を提供する。 【解決手段】 バリキャップＣvのアノードには抵抗ア
レイＲARYが接続されている。バリキャップＣvには入力
抵抗Ｒiを介して制御電圧ＶCが印加されるようになって
いる。このため、抵抗アレイＲARYの合成抵抗Ｒxを可変
することによって、バリキャップＣvのバイアス能力を
可変することができる。抵抗アレイＲARYは制御回路２
２から供給される可変範囲制御データＤCTLaによって制
御され、これはメモリ２１に格納されるようになってい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、無線通信機器や測
定器等に用いられる電圧制御圧電発振器、これに用いら
れる抵抗アレイユニット、電圧制御圧電発振器調整シス
テムあるいは電圧制御圧電発振器調整方法に関し、特
に、周波数制御特性を精密に調整するのに好適である。

【０００２】

【従来の技術】従来、無線通信機器、映像機器または測
定器等の電子機器に用いられる電圧制御圧電発振器には
図１６に示すようにＣＭＯＳを用いたコルピッツ型圧電
発振回路が用いられてきた。この電圧制御圧電発振回路
は、圧電振動子ＸとコンデンサＣg,Ｃd等によって発振
中心周波数が定まるようになっている。また、圧電振動
子Ｘには、バリキャップＣv（可変リアクタンス素子）
のアノードが接続されており、このカソードには入力抵
抗Ｒiを介して制御端子Ｖcに供給される制御電圧ＶCが
給電されるようになっている。また、圧電振動子Ｘとバ
リキャップＣvの接続点XRは、バイアス抵抗Ｒxを介して
接地されるようになっている。したがって、制御電圧Ｖ
Cに応じてバリキャップＣvの容量値が変動するので、制
御電圧ＶCによって発振周波数を可変することができ
る。

【０００３】

【発明が解決しようとする課題】ところで、電圧制御圧
電発振回路に求められる周波数制御特性は、それが用い
られる電子機器の条件によって異なるため、周波数制御
特性（発振周波数ｆOSC−制御電圧ＶC特性）を変更でき
れば便利である。しかし、周波数制御特性を変更するに
は、バリキャップ特性の変更、発振用容量Cg,Cdの
変更、あるいは制御電圧ＶCの使用範囲の制限などの
手法をとる必要があった。これらは発振回路の設計変
更、バリキャップ選択のやり直し、あるいは電圧制御圧
電発振回路に制御電圧ＶCを印加する外部制御回路の設
計変更を必要とし、発振器の開発コスト、開発期間、あ
るいはユーザー側の負担の点から大きな問題であった。

【０００４】本発明は、上述した事情に鑑みてなされた
ものであり、簡易な構成で周波数制御特性を変更可能な
電圧制御圧電発振器を提供することを目的とする。ま
た、他の目的は、これに用いられる抵抗アレイユニット
を提供するとともに、電圧制御圧電発振器調整システム
あるいは電圧制御圧電発振器調整方法を提供することに
ある。

【０００５】

【課題を解決するための手段】上記課題を解決するため
請求項１に記載の発明にあっては、圧電振動子と可変容
量ダイオードを発振ループ内に設け、制御電圧に対応す
る発振周波数を有する発振信号を出力する電圧制御圧電
発振器に接続される抵抗アレイユニットであって、前記
可変容量ダイオードに接続される固定接続抵抗素子と、
複数の選択接続抵抗素子と、前記複数の選択接続抵抗素
子のうち、特定の前記選択接続抵抗素子を前記固定接続
抵抗素子に接続する抵抗接続回路とを備えたことを特徴
とする。また、請求項２記載の発明にあっては、前記選
択接続抵抗素子は、前記固定接続抵抗素子に並列に接続
されることを特徴とするまた、請求項３記載の発明にあ
っては、前記選択接続抵抗素子は、前記固定接続抵抗素
子に直列に接続されることを特徴とする。

【０００６】また、請求項４記載の発明にあっては、抵
抗アレイユニットを備え、前記圧電振動子と前記可変容
量ダイオードを発振ループ内に設け、制御電圧に対応す
る発振周波数を有する発振信号を出力する電圧制御圧電
発振器であることを特徴とする。

【０００７】また、請求項５記載の発明にあっては、電
圧制御圧電発振器であって、前記選択接続抵抗素子の前
記固定接続抵抗素子に対する接続／非接続を制御するた
めの接続制御データを記憶するメモリと、外部からの調
整用制御データに基づいて前記メモリに予め前記接続制
御データを記憶させるとともに、前記調整用制御データ
あるいは前記接続制御データに基づいて前記抵抗接続回
路の制御を行う制御回路と、を備えたことを特徴とす
る。

【０００８】また、請求項６記載の発明にあっては、電
圧制御圧電発振器であって、前記圧電振動子に接続され
る固定接続容量素子と、複数の選択接続容量素子と、前
記複数の選択接続容量素子のうち、特定の前記選択接続
容量素子を前記固定接続容量素子に接続する容量接続回
路とを有する容量アレイユニットを備えたことを特徴と
する。

【０００９】また、請求項７記載の発明にあっては、電
圧制御圧電発振器であって、前記可変容量ダイオードに
接続される固定接続容量素子と、複数の選択接続容量素
子と、前記複数の選択接続容量素子のうち、特定の前記
選択接続容量素子を前記固定接続容量素子に接続する容
量接続回路とを有する容量アレイユニットを備えたこと
を特徴とする。

【００１０】また、請求項８記載の発明にあっては、電
圧制御圧電発振器であって、前記選択接続容量素子の前
記固定接続容量素子に対する接続／非接続を制御するた
めの接続制御データを記憶するメモリと、外部からの調
整用制御データに基づいて前記メモリに予め前記接続制
御データを記憶させるとともに、前記調整用制御データ
あるいは前記接続制御データに基づいて前記容量接続回
路の制御を行う制御回路と、を備えたことを特徴とす
る。

【００１１】また、請求項９記載の発明にあっては、電
圧制御圧電発振器であって、前記可変容量ダイオードま
たは前記圧電振動子に接続される固定接続容量素子と、
複数の選択接続容量素子と、前記複数の選択接続容量素
子のうち、特定の前記選択接続容量素子を前記固定接続
容量素子に接続する容量接続回路とを有する容量アレイ
ユニットと、前記選択接続抵抗素子の前記固定接続抵抗
素子に対する接続／非接続を制御するための抵抗接続制
御データ、および前記選択接続容量素子の前記固定接続
容量素子に対する接続／非接続を制御するための容量接
続制御データを記憶するメモリと、外部からの調整用抵
抗接続制御データおよび調整用容量接続制御データ基づ
いて前記メモリに予め前記抵抗接続制御データおよび容
量接続制御データを記憶させるとともに、前記調整用抵
抗接続制御データあるいは前記抵抗接続制御データに基
づいて前記抵抗接続回路を制御し、前記調整用容量接続
制御データあるいは前記容量接続制御データに基づいて
前記容量接続回路を制御する制御回路と、を備えたこと
を特徴とする特徴とする。

【００１２】また、請求項１０記載の発明にあっては、
電圧制御圧電発振器において、前記圧電振動子は、水晶
振動子であることを特徴とする。また、請求項１１に記
載の発明にあっては、電圧制御圧電発振器において、前
記圧電振動子および前記可変容量ダイオードを除く構成
部品がワンチップＩＣとして構成されていることを特徴
とする。また、請求項１２記載の発明にあっては、電圧
制御圧電発振器において、前記ワンチップＩＣ、前記圧
電振動子および前記可変容量ダイオードが一のパッケー
ジに収納されていることを特徴とする。また、請求項１
３記載の発明にあっては、電圧制御圧電発振器におい
て、前記圧電振動子を除く構成部品がワンチップＩＣと
して構成されていることを特徴とする。また、請求項１
４記載の発明にあっては、電圧制御圧電発振器におい
て、前記ワンチップＩＣおよび前記圧電振動子が一のパ
ッケージに収納されていることを特徴とする。

【００１３】また、請求項１５記載の発明にあっては、
電圧制御圧電発振器の周波数可変範囲を調整する電圧制
御圧電発振器調整システムであって、前記電圧制御圧電
発振器の発振周波数を検出する発振周波数検出手段と、
前記制御電圧を発生する制御電圧発生手段と、前記制御
電圧と前記発振周波数に基づいて検知した周波数制御特
性が予め定められた基準周波数制御特性に近づくように
前記調整用抵抗接続制御データを出力し、最も両特性が
近づいた時に前記調整用抵抗接続制御データを、前記抵
抗接続制御データとして前記メモリに記憶するように前
記制御回路を制御する調整用データ出力手段とを備えた
ことを特徴とする。

【００１４】また、請求項１６記載の発明にあっては、
電圧制御圧電発振器の周波数可変範囲を調整する電圧制
御圧電発振器調整方法であって、前記電圧制御圧電発振
器の発振周波数を検出するステップと、前記制御電圧を
発生するステップと、前記制御電圧と前記発振周波数に
基づいて周波数制御特性を計測するステップと、計測さ
れた周波数制御特性と予め定められた基準周波数特性と
を比較するステップと、比較結果に基づいて、両特性が
近づくように前記調整用抵抗接続制御データを与えるス
テップと、両特性が最も近づいた時に前記調整用抵抗接
続制御データを前記抵抗接続制御データとして前記メモ
リに記憶するステップとを備えたことを特徴とする。

【００１５】また、請求項１７記載の発明にあっては、
電圧制御圧電発振器の周波数制御特性を調整する電圧制
御圧電発振器調整システムであって、前記電圧制御圧電
発振器の発振周波数を検出する発振周波数検出手段と、
前記制御電圧を発生する制御電圧発生手段と、前記制御
電圧と前記発振周波数に基づいて検知した周波数制御特
性が予め定められた基準周波数制御特性に近づくように
前記調整用抵抗接続制御データと前記調整用容量接続制
御データを出力し、最も両特性が近づいた時に前記調整
用抵抗接続制御データを前記抵抗接続制御データとし
て、前記調整用容量接続制御データを前記容量接続制御
データとして、前記メモリに記憶するように前記制御回
路を制御する調整用データ出力手段とを備えたことを特
徴とする。

【００１６】また、請求項１８記載の発明にあっては、
電圧制御圧電発振器の周波数制御特性を調整する電圧制
御圧電発振器調整方法であって、前記電圧制御圧電発振
器の発振周波数を検出するステップと、前記制御電圧を
発生するステップと、前記制御電圧と前記発振周波数に
基づいて周波数制御特性を計測するステップと、計測さ
れた周波数制御特性と予め定められた基準周波数特性と
を比較するステップと、比較結果に基づいて、両特性が
近づくように前記調整用抵抗接続制御データと前記調整
用容量接続データを与えるステップと、両特性が最も近
づいた時に前記調整用抵抗接続制御データを前記抵抗接
続制御データとして、前記調整用容量接続制御データを
前記容量接続制御データとして、前記メモリに記憶する
ステップとを備えたことを特徴とする。

【００１７】

【発明の実施の形態】Ａ．第１実施形態 １．第１実施形態の構成 以下、図面を参照しつつ本発明の一実施形態に係わる電
圧制御圧電発振回路を説明する。 １−１：電圧制御圧電発振回路の原理構成 図１は、本実施形態に係わる電圧制御圧電発振回路の原
理構成を示す回路図である。図において、インバータIN
Vの入出力端子間にはフィードバック抵抗Ｒfが接続され
ており、インバータINVの出力信号は出力端子OUTから、
発振信号ＳOSCとして取り出されるようになっている。
また、インバータINVの出力端子（ドレイン側）に接続
されるドレイン抵抗Ｒdは、圧電振動子Ｘに印加される
ドライブレベルを制限するための抵抗として機能する。
ドレイン抵抗Ｒdの一端はカップリングコンデンサＣcを
介して入力抵抗Ｒiの一端に接続されており、このカッ
プリングコンデンサＣcによって、制御端子Ｖcから給電
される制御電圧ＶCの直流成分をカットし、インバータI
NVの出力端子に直流成分が印加されないようにしてい
る。ここで、入力抵抗Ｒiは、例えば１００ｋΩ程度に
設定され、制御端子Ｖcに接続される外部機器と電圧制
御圧電発振回路を粗結合にする機能を有する。

【００１８】バリキャップＣv（可変容量ダイオード）
のカソードは、ドレイン容量Ｃdを介して接地されてお
り、その接続点XXには、入力抵抗Ｒiが接続されてい
る。また、バリキャップＣvのアノードは、抵抗アレイ
ＲARYを介して接地されている。したがって、制御電圧
ＶCに応じてバリキャップＣvに逆方向電圧を印加し、そ
の容量値を変更することができる。なお、抵抗アレイＲ
ARYは、抵抗アレイユニットとして機能し、その詳細構
成については後述する。また、バリキャップＣvと抵抗
アレイＲARYの接続点XRには、圧電振動子Ｘの一端が接
続されており、その他端はインバータINVの入力端子
（ゲート側）に接続されるとともにゲート容量Ｃgを介
して接地されている。

【００１９】１−２：抵抗アレイの構成 抵抗アレイＲARYは、固定接続抵抗素子として機能する
とともに抵抗アレイＲARYの最大値を決定する抵抗Ｒ0
と、抵抗アレイＲARYの抵抗値を可変とするための選択
接続抵抗素子として機能するｎ個の抵抗ＲX（Ｘ＝1〜
ｎ）と、対応する抵抗を抵抗Ｒ0に並列接続するための
スイッチＳRX（Ｘ＝1〜ｎ）と、を備えて構成されてい
る。

【００２０】この場合において、抵抗Ｒ1〜Ｒnの値は、
全て同一であってもよいし、互いに異なるようにしても
よい。さらに互いに異ならせる場合には、各抵抗Ｒ1〜
Ｒnの抵抗値を予め設定した基本値の２^X倍となるように
設定すれば広範囲の抵抗値を設定することが可能であ
る。

【００２１】ここで、スイッチＳRXのオン／オフを適宜
制御すれば、バリキャップＣvのバイアス抵抗値を可変
して、バリキャップＣvのアノード側のプルダウン能力
（バイアス能力）を変更することができる。具体的に
は、スイッチＳRXがオン状態になると、当該スイッチＳ
RXに直列に接続された抵抗ＲXは接地される。抵抗ＲX
は、ベース抵抗Ｒ0と並列関係にあるので、合成抵抗Ｒx
が小さくなり、プルダウン能力が大きくなる。

【００２２】図２は、本実施形態において合成抵抗Ｒx
を変更した場合の周波数制御特性を示したものである。
なお、縦軸のΔｆ[ppm]は、制御電圧ＶC=2.5Vを基準と
して発振周波数ｆOSCを表したものであり、次式で与え
られる。 Δｆ＝（ｆOSC−ｆOSC[2.5] ）／ｆOSC[2.5] 図示するように、Ｒx＝１０KΩとして、制御電圧ＶCを
０Vから５Vまで変化させると、可変範囲は−１６０ppm
から＋１９０ppmまでとなるが、Ｒx＝１００KΩの場合
には、可変範囲は−７５ppmから＋９０ppmまでとなる。
このように合成抵抗Ｒxを適宜変更するこによって、バ
リキャップＣvのバイアス能力を変化させ周波数制御特
性の可変範囲を変更することができる。また、電圧制御
圧電発振回路を図３に示すようにバリキャップＣvの接
続方向を逆転させて構成し、合成抵抗Ｒxを変更したと
すると、周波数制御特性は、図４に示すものとなる。こ
の図から、バリキャップＣvの接続方向を逆転させても
合成抵抗Ｒxを適宜変更するこによって、周波数制御特
性の可変範囲を変更できることがわかる。

【００２３】１−３：電圧制御圧電発振回路の具体的構
成 図５に電圧制御圧電発振回路１００の具体的構成図を示
す。図５において、図１の原理構成図と同一の部分には
同一の符号を付し、詳細な説明を省略する。図５におい
て、図１の原理構成図と異なる点は、通常動作時に抵抗
アレイＲARYを構成するスイッチＳR1〜ＳRnのオン／オ
フ制御を行うための可変範囲制御データＤCTLaを格納す
るためのメモリ２１と、データ入力端子Ｔ1〜Ｔ3 を有
し、調整動作時にデータ入力端子Ｔ1〜Ｔ3から入力され
る調整用可変範囲制御データＤADJaに基づいて抵抗アレ
イＲARYを構成するスイッチＳR1〜ＳRnのオン／オフ制
御を行い、調整終了後に可変範囲制御データＤCTLaをメ
モリ２１に格納するとともに、通常動作時には、メモリ
２１に格納された可変範囲制御データＤCTLaに基づいて
スイッチＳR1〜ＳRnのオン／オフ制御を行う制御回路２
２と、を備えた点である。

【００２４】すなわち、このメモリ２１と制御回路２２
とは、抵抗アレイユニット制御回路を構成しており、電
圧制御圧電発振回路１００の内部に周波数制御特性を設
定する可変範囲制御データＤCTLaを格納することができ
る。なお、データ入力端子Ｔ1〜Ｔ3は、調整時のみ必要
なため、電圧制御圧電発振回路１００をＩＣ化する場合
には、調整終了後切断するようにしてもよい。これによ
り、誤って可変範囲制御データＤCTLaを書き換えるとい
ったことがなくなる。

【００２５】また、この例におけるスイッチＳR1〜ＳRn
は、半導体製造プロセスとして、ＣＭＯＳプロセスを用
いる場合を想定したものであり、ＭＯＳトランジスタ構
成としている。なお、電圧制御型圧電発振回路をＩＣ化
する場合には、使用する半導体製造プロセスにより、例
えば、以下のような構成が考えられる。 半導体製造プロセスとして、バイポーラプロセスを
用いる場合には、スイッチＳR1〜ＳRnを、図６に示すよ
うに、バイポーラトランジスタ構成とする。 高周波対応のＩＣの半導体製造プロセスとして盛ん
に使用されているバイポ―ラ＆ＣＭＯＳ混在プロセス
(Ｂｉ−ＣＭＯＳプロセス)を用いる場合には、スイッチ
ＳR1〜ＳRnは、図６に示すバイポーラトランジスタ構成
及び図５に示すＭＯＳトランジスタ構成のいずれをも採
用することが可能である。

【００２６】ただし、低消費電流化の観点からはトラン
ジスタをオンするために定常的に電流を流す必要のない
ＭＯＳトランジスタ構成とする方が有利である。なぜな
ら、ＭＯＳトランジスタは電圧制御素子であるので、Ｍ
ＯＳトランジスタがオンするのに十分なレベルの電圧を
ゲート端子に印加すれば良く、ゲート端子から低電位側
電源ＧＮＤに定常的に流れる電流はないからである。こ
れに対し、バイポーラトランジスタ構成とすると、選択
状態におけるトランジスタのオン抵抗を下げるために、
ベース端子−低電位側電源ＧＮＤ間に十分な電流を流し
てやる必要があるからである。

【００２７】さらに圧電振動子Ｘは、物理的にも化学的
にも安定しており、特に温度変動に対して優れた安定性
を示す水晶振動子を用いていることが好ましい。この場
合において、メモリ２１は、ＥＥＰＲＯＭ、ＥＰＲＯ
Ｍ、ヒューズタイプＲＯＭなどにに代表される不揮発性
の半導体メモリにより構成することが可能である。

【００２８】１−５：自動調整システム 図７に電圧制御圧電発振回路１００の自動調整システム
の概要構成ブロック図を示す。自動調整システムＡは、
電圧制御圧電発振回路１００、周波数を計測するカウン
タ２００、および調整装置３００から構成されている。
カウンタ２００の入力端子には発振信号ＳOSCが供給さ
れ、その発振周波数ｆOSCが計測される。

【００２９】次に、調整装置３００は、制御電圧ＶCを
電圧制御圧電発振回路１００に給電するとともに、発振
周波数ｆOSCを解析するパーソナルコンピュータなどで
構成されている。なお、パーソナルコンピュータには、
目標とする周波数制御特性として予め設定した基準周波
数制御特性ｆCREFが記憶されている。調整装置３００
は、制御電圧ＶCを可変しながら発振周波数ｆOSCを解析
し、周波数制御特性が基準周波数制御特性ｆCREFに近づ
くように、調整用可変範囲制御データＤADJaを生成しデ
ータ入力端子Ｔ1〜Ｔ3に出力するように構成されてい
る。

【００３０】２．第１実施形態の動作 ２−１：調整時の動作 次に、自動調整システムＡを用いた周波数特性の自動調
整動作を図７を参照しつつ説明する。まず、調整装置３
００は、抵抗アレイＲARYにおける合成抵抗Ｒxが中心値
となるように調整用可変範囲制御データＤADJaを生成し
制御回路２２に供給する。すると、制御回路２２は調整
用可変範囲制御データＤADJaに基づいて、抵抗アレイＲ
ARYのスイッチＳR1〜ＳRnのオン／オフを制御する。

【００３１】次に、調整装置３００が、その状態で制御
電圧ＶCを所定ステップ（例えば、0.1V）で可変させる
と、カウンタ２００は制御電圧ＶCに応じた発振周波数
ｆOSCを計測し、その計測結果を調整装置３００に供給
する。調整装置３００は、計測された周波数制御特性を
当該調整用可変範囲制御データＤADJaと対応づけて記憶
するとともに、基準周波数制御特性ｆCREFと比較する。
この後、比較結果に基づいて両者が近づくように次の調
整用可変範囲制御データＤADJaを生成し上述した処理を
繰り返す。そして、計測された周波数制御特性と基準周
波数制御特性ｆCREFとが最も近づく調整用可変範囲制御
データＤADJaを特定し、これを制御回路２２に出力する
とともに、調整が終了した旨を通知する。この通知がな
されると、制御回路２２は調整用可変範囲制御データＤ
ADJaを、可変範囲制御データＤCTLaとしてメモリ２１に
格納する。メモリ２１は、格納された可変範囲制御デー
タＤCTLaを次に更新されるまで、保持し続けることとな
る。

【００３２】２−２：通常時の動作 次に、図５を参照して、電圧制御圧電発振回路１００の
通常時の動作について説明する。電源電圧ＶCCが電圧制
御圧電発振回路１００に給電されると、メモリ２１から
可変範囲制御データＤCTLaが読み出され、制御回路２２
を介して抵抗アレイＲARYに供給される。

【００３３】この後、抵抗アレイＲARYのスイッチＳR1
〜ＳRnは、可変範囲制御データＤCTLaに基づいてオン・
オフが制御され、これにより、電圧制御圧電発振回路１
００の周波数制御特性は、調整時の特性に設定される。
この後、制御端子Ｖcに制御電圧ＶCが給電されると、制
御電圧ＶCに応じた発振周波数ｆOSCを有する発振信号Ｓ
OSCが出力端子OUTから得られることになる。

【００３４】３．第１実施形態の効果 以上説明したように第１実施形態によれば、以下の効果
を奏する。 （１）バリキャップＣvのアノード側に抵抗アレイＲARY
を接続し、その合成抵抗Ｒxを変更できるようにしたの
で、バリキャップＣvのバイアス能力を調整することが
できる。このため、バリキャップＣvの動作状態を変更
することができ、発振ループ内でバリキャップＣvが発
揮する性能（逆方向電圧−容量特性）を変化させること
ができる。これにより、合成抵抗Ｒx（バイアス抵抗）
を小さくすれば、バイアス能力が向上し、バリキャップ
Ｃvの性能を十分発揮されるため周波数可変範囲を広く
でき、逆に、合成抵抗Ｒxを大きくすれば周波数可変範
囲を狭くできる。この結果、可変範囲を任意に調整する
ことができる。

【００３５】（２）抵抗アレイＲARYをＩＣ上に作り込
み、必要とされる周波数制御特性毎に抵抗アレイＲARY
の設定を変更することによって、各種の周波数制御特性
に対応することができる。したがって、従来必要とされ
てきたバリキャップ特性の変更、発振用容量Cg,Cd
の変更、あるいは制御電圧ＶCの使用範囲の制限など
を行う必要がなく、単一のＩＣおよびバリキャップＣv
によって各種の周波数制御特性に対応することが可能と
なる。この結果、電圧制御圧電発振回路の、開発コスト
の削減、開発期間の短縮、ユーザーの負担が改善される
ことになる。

【００３６】（３）また、周波数可変範囲を任意に設定
することが可能となるので目標とする周波数制御特性に
忠実な電圧制御圧電発振回路１００を作成することが可
能となる。また、バリキャップＣvの精度を合成抵抗Ｒx
を可変することによって、補うことができるので、高精
度のバリキャップＣvを必要としない。このため、バリ
キャップＣvのコストを削減することができ、ひいては
電圧制御圧電発振回路１００のコストを削減することが
できる。

【００３７】Ｂ．第２実施形態 次に、本発明の第２実施形態に係わる電圧制御圧電発振
回路について説明する。 １．第２実施形態の構成 図８は、第２実施形態に係わる電圧制御圧電発振回路１
００’の回路図である。この電圧制御圧電発振回路１０
０’は、ゲート容量Ｃgの替わりに容量アレイＣARYを用
いる点、メモリ２１が可変範囲制御データＤCTLaの他に
周波数制御データＤCTLbを格納する点、制御回路２２が
可変範囲制御データＤCTLaと調整用可変範囲制御データ
ＤADJaの他に、周波数制御データＤCTLbと調整用周波数
制御データＤADJbに基づいて容量アレイＣARYを制御す
る点、を除いて、図５に示す第１実施形態に係わる電圧
制御圧電発振回路１００と同様に構成されている。

【００３８】この容量アレイＣARYは、固定容量素子と
して機能するとともに容量アレイＣARYの最低限度の容
量値を確保するためのベースコンデンサＣ0と、容量ア
レイＣARYの容量を可変とするための選択接続容量素子
として機能するｎ個のコンデンサＣX（Ｘ＝1〜ｎ）と、
対応するコンデンサをベースコンデンサＣ0に並列接続
するためのスイッチＳCX（Ｘ＝1〜ｎ）と、を備えて構
成されている。

【００３９】ここで、スイッチＳCXは、通常動作時にお
いて制御回路２２から供給される周波数制御データＤCT
Lbに基づいてオン／オフが制御され、調整動作時におい
て調整用周波数制御データＤADJbに基づいてオン／オフ
が制御されるようになっている。したがって、周波数制
御データＤCTLbを適宜設定することによって、発振周波
数ＳOSCの中心値を調整することが可能となる。これに
より、圧電振動子ＸやコンデンサＣ0,Ｃdに特性のばら
つきがあったとしても、周波数制御データＤCTLbに応じ
て合成容量Ｃxを変化させて、ばらつきを吸収できるよ
うにしている。

【００４０】次に、図９に電圧制御圧電発振回路１０
０’の自動調整システムの概要構成ブロック図を示す。
自動調整システムＡ’は、電圧制御圧電発振回路１０
０’、調整装置３００’を用いる点を除いて、図７に示
す第１実施形態の自動調整システムＡと同様に構成され
ている。調整装置３００’は、調整用可変範囲データＤ
ADJaと調整用周波数制御データＤADJbを制御回路２２に
供給する点で、調整用可変範囲データＤADJaのみを供給
する調整装置３００と相違する。調整装置３００’は、
調整用可変範囲データＤADJaおよび調整用周波数制御デ
ータＤADJbと、制御電圧ＶCとを電圧制御圧電発振回路
１００'に供給するとともに、発振周波数ｆOSCを解析す
る。そして、計測された周波数制御特性が基準周波数制
御特性ｆCREFに近づくように、調整用可変範囲制御デー
タＤADJaおよび調整用周波数制御データＤADJbを生成し
データ入力端子Ｔ1〜Ｔ3に出力する。

【００４１】２．第２実施形態の動作 ２−１：調整時の動作 次に、自動調整システムＡ’を用いた周波数制御特性の
自動調整動作を説明する。抵抗アレイＲARYのスイッチ
ＳR1〜ＳRnのオン／オフを制御することによって周波数
制御特性の可変範囲を調整できるのは、これによって、
制御電圧ＶCに対する発振周波数ｆOSCの変化率が変わる
からである。例えば、図２や図４に示す例にあっては、
合成抵抗Ｒxが大きくなるほど変化率が減少する傾向に
ある。したがって、調整用可変範囲制御データＤADJaに
よって制御電圧ＶCに対する発振周波数ｆOSCの変化率を
調整することができる。一方、調整用周波数制御データ
ＤADJbを可変すると発振中心周波数を可変することがで
き、周波数制御特性をＹ軸に沿って平行移動することが
できる。したがって、調整用可変範囲制御データＤADJa
によって周波数制御特性の傾きを制御し、調整用周波数
制御データＤADJbによって周波数制御特性のＹ切片（発
振中心周波数）を制御することができる。自動調整シス
テムＡ’は、これらのことを利用して周波数制御特性を
調整している。

【００４２】まず、調整装置３００’は、容量アレイＣ
ARYの容量値が可変範囲の中心値となるように調整用周
波数制御データＤADJbを生成し制御回路２２に供給す
る。すると、制御回路２２は、調整用周波数データＤAD
Jbに基づいて、容量アレイＣARYスイッチＳC1〜ＳCnの
オン／オフを制御する。次に、調整装置３００’は、調
整用可変範囲制御データＤADJaとして初期値を与え、そ
の状態で制御電圧ＶCを所定ステップ（例えば、0.1V）
で可変させる。

【００４３】そして、制御電圧ＶCに対する発振周波数
ＳOSCの変化率を算出し、これを当該調整用可変範囲制
御データＤADJaと対応づけて記憶する。この後、算出さ
れた変化率と予め記憶されている基準変化率（基準周波
数制御特性ｆCREFの一部）とを比較する。この後、比較
結果に基づいて両者が近づくように次の調整用可変範囲
制御データＤADJaを生成し、変化率の計測算出処理を繰
り返す。そして、基準変化率に最も近づく調整用可変範
囲制御データＤADJaを特定し、これを制御回路２２を介
して抵抗アレイＲARYに供給する。

【００４４】次に、調整装置３００’は、周波数偏差ｄ
ｆOSCが減少する方向に調整用周波数制御データＤADJb
を設定し直し、発振周波数ＳOSCを再度測定する。そし
て、測定結果を制御電圧ＶCに対応する基準発振周波数
ｆREF（基準周波数制御特性ｆCREFの一部）と比較し、
周波数偏差ｄｆOSCがほぼ零となるまで同様の処理を繰
り返す。そして、周波数偏差ｄｆOSCが最も小さくなっ
た時点で、調整装置３００’は、調整が終了した旨を制
御回路２２に通知する。この通知がなされると、制御回
路２２は調整用可変範囲制御データＤADJaと調整用周波
数制御データＤADJbとを、可変範囲制御データＤCTLaと
周波数制御データＤCTLbとしてメモリ２１に格納する。
メモリ２１は、制御回路２２により格納された可変範囲
制御データＤCTLaと周波数制御データＤCTLbを次に更新
されるまで、保持し続けることとなる。また、調整装置
３００’は、以下の様な簡便な方法で、調整するように
してもよい。まず、制御電圧ＶC３点（例えば、ＶC=0V,
2.5V,5V）に対する発振周波数ＳOSCの平均的な変化率を
算出し、予め記憶されている基準変化率と比較する。こ
の後、比較結果に基づいて両者がほぼ合致する調整用可
変範囲制御データＤADJaを生成し、これを可変範囲制御
データＤCTLaとしてメモリ２１に格納する。次に、ＶC
＝2.5Vにて周波数偏差ｄｆOSCが減少する方向に調整用
周波数制御データＤADJbを設定する。周波数偏差ｄｆOS
Cが最も小さくなった時点で、調整用周波数制御データ
ＤADJbを周波数制御データＤCTLbとしてメモリ２１に格
納する。

【００４５】２−２：通常時の動作 次に、図８を参照して、電圧制御圧電発振回路１００’
の通常時の動作について説明する。電圧制御圧電発振回
路１００’に電源電圧ＶCCが給電されると、メモリ２１
から可変範囲制御データＤCTLaと周波数制御データＤCT
Lbが読み出され、これらのデータが制御回路２２を介し
て抵抗アレイＲARYと容量アレイＣARYに各々供給され
る。

【００４６】この後、抵抗アレイＲARYのスイッチＳR1
〜ＳRnは、可変範囲制御データＤCTLaに基づいてオン／
オフが制御され、容量アレイＣARYのスイッチＳC1〜ＳC
nは、周波数制御データＤCTLbに基づいてオン／オフが
制御される。これにより、電圧制御圧電発振回路１０
０’の周波数制御特性は、調整時の特性に設定される。
この後、制御端子Ｖcに制御電圧ＶCが給電されると、制
御電圧ＶCに応じた発振周波数ｆOSCで発振信号ＳOSCが
生成される。

【００４７】３．第２実施形態の効果 本実施形態に係わる電圧制御発振回路１００’および自
動調整システムＡ’によれば、以下の効果を奏する。 （１）圧電振動子Ｘにバラツキがあっても、電圧制御圧
電発振回路１００’として組み上げた際に中心発振周波
数を合わせることが容易となる。したがって、圧電振動
子Ｘの製造規格を緩和することができ、圧電振動子のコ
ストを削減することができ、ひいては、電圧制御圧電発
振回路１００’の製造コストを低減することが可能とな
る。

【００４８】（２）容量アレイＣARYを用いることによ
り、電圧制御圧電発振回路１００'をトリマ・レスで構
成でき、外付け部品を１個削減することができ、組立コ
ストを削減することが可能となる。 （３）トリマに比較して安価な容量アレイＣARYを使用
することにより、低価格の電圧制御圧電発振回路１０
０’を実現することが可能となる。 （４）従来のトリマを用いたものは、トリマが機械的動
作部を有するため小型化には限界があったが、 容量ア
レイＣARYは、ＩＣに内蔵可能であり、電圧制御圧電発
振回路１００’の小型化に有利となる。

【００４９】（５）従来のトリマを用いたものと比較し
て、電圧制御型圧電発振回路１００’は、経時変化およ
び動作機構的に安定であり、圧電発振回路の動作を安定
化することが可能となる。 （６）発振中心周波数調整作業は、周波数特性調整装置
３００がデジタルデータである調整用周波数制御データ
ＤADJbを出力することにより、電気的調整のみで行うこ
とが可能であり、機械的調整を行う必要がないので、中
心発振周波数調整時間の短縮が可能となり、ひいては、
電圧制御圧電発振回路１００’の製造コストを低減する
ことが可能となる。さらに、トリマを調整するための複
雑かつ高価なサーボ機構を必要としないため、製造設備
投資を低減することも可能となる。 （７）また、可変範囲制御データＤCTLaに基づいて抵抗
アレイＲARYのスイッチSR1〜SRnを制御するようにした
ので、制御電圧ＶC−発振周波数ＳOSC特性の傾きを調整
することができる。この結果、中心周波数の調整と相ま
って、周波数制御特性を微妙に調整することができ、製
品の歩留まりを大幅に改善できる。

【００５０】Ｃ．変形例 本発明は、上述した各実施形態に限定されるものではな
く、例えば、以下に述べる各種の変形例が可能である。 （１）上述した各実施形態の電圧制御発振回路１００，
１００’は、ＣＭＯＳのインバータINVを用いて構成し
たが、本発明はこれに限定されるものではなく、図１０
に示すようにバイポーラトランジスタを使用した電圧制
御発振回路１０１、あるいは図１１に示す電圧制御発振
回路１０１’として構成しても良いことは勿論である。
なお、これらの回路図は、原理構成を示すものであり、
制御回路２２とメモリ２１が省略されているが、上述し
た各実施形態と同様に制御回路２２とメモリ２１を備
え、周波数制御特性の調整を行えるようにしてもよいこ
とは勿論である。また、上述した第２実施形態の電圧制
御発振回路１００’では、ゲート容量Ｃgの替わりに容
量アレイＣARYを使用したが、図１２に示すようにドレ
イン容量Ｃdの替わりに容量アレイＣARYを使用してもよ
く、あるいは、両者を併用してもよいことは勿論であ
る。要は、発振ループ内の容量を容量アレイＣARYで置
き換えるのであればどのようなものであってもよい。

【００５１】（２）また、抵抗アレイＲARYとしては必
ずしもベース抵抗Ｒ0を持つ必要はないので、ベース抵
抗Ｒ0を構成要素からはずし、抵抗Ｒ1〜Ｒn、スイッチ
ＳR1〜ＳRｎのみを抵抗アレイＲARYとしてもよい。ま
た、容量アレイＣARYとしては必ずしもベースコンデン
サＣ0を持つ必要はないので、ベースコンデンサＣ0を構
成要素からはずし、コンデンサＣ1〜Ｃn、スイッチＳC1
〜ＳCｎのみを容量アレイＣARYとしてもよい。また、容
量アレイＣARY、抵抗アレイＲARY、メモリ２１、制御回
路２２を一体化したＩＣとして外付けするように構成す
ることも可能である。さらに容量アレイＣARYと抵抗ア
レイＲARYのみをＩＣとして外付けするように構成する
ことも可能である。これにより容量アレイＣARYと抵抗
アレイＲARYを新たに作成するだけで、様々なＳOSC−Ｖ
C特性を有する電圧制御圧電発振回路を構成することが
可能となる。また、以上の説明においては、容量アレイ
ＣARYを構成するスイッチＳC1〜ＳCnあるいは抵抗アレ
イＲARYを構成するスイッチＳR1〜ＳRnをトランジスタ
で構成していたが、あまり高精度を望まないのであれ
ば、これらをヒューズ素子で構成し、調整時に確定的に
スイッチを切断してしまう構成とすることも可能であ
る。

【００５２】（３）また上述した実施形態においては、
容量アレイＣARYの構成として、選択接続容量素子とし
て機能するｎ個のコンデンサＣX（Ｘ＝1〜ｎ）を設ける
構成としていたが、図１３に示すように、コンデンサＣ
X（＝選択接続容量素子）をベース副コンデンサＣX0を
含む複数の副コンデンサＣX0、ＣX1〜ＣXm（＝副選択接
続容量素子、ｍ＝自然数）で構成し、各副コンデンサＣ
X1〜ＣXmを対応する副接続スイッチＳX1〜ＳXmを切り替
えるようにして、副コンデンサＣX0、ＣX1〜ＣXmを接続
あるいは非接続として容量アレイＣARYの容量調整を行
うように構成することも可能である。この結果、より容
量値の微調整を行うことが可能となる。また、抵抗アレ
イＲARYは、各抵抗R1〜Rnをベース抵抗R0に並列に接続
する構成としたしたが、直列に接続する構成としてもよ
い。要は、スイッチＳR1〜ＳRnによって合成抵抗Ｒxが
変更できるのであれば、どのような構成であってもよ
い。

【００５３】（４）また上述した各実施形態において、
電圧制御圧電発振回路１００，１００’を構成する素子
の実装状態については、言及していなかったが、例え
ば、図１４に示すように電圧制御圧電発振器を構成して
もよい。この場合には、圧電振動子Ｘおよびバリキャッ
プＣvを除く構成部品をワンチップＩＣ４００として構
成し、ワンチップＩＣ４００、圧電振動子Ｘをおよびバ
リキャップＣvモールド封止した構成となっている。ま
た、例えば、図１５に示すように圧電振動子Ｘを除く構
成部品をワンチップＩＣ５００として構成し、ワンチッ
プＩＣ５００および圧電振動子Ｘをモールド封止しても
よい。なお、これらの場合、パッケージとしてはプラス
チックパッケージのほか、セラミックパッケージを適用
できる。

【００５４】このような構成が実現可能となっているの
は、容量アレイＣARYや抵抗アレイＲARYによる周波数制
御特性の調整範囲を大きく取ることができるため、モー
ルド封止した状態でも、圧電振動子Ｘ等のばらつきを容
易に吸収して、所望の周波数制御特性を得ることができ
るためである。これにより、部品点数を削減して、組立
工数および製造コストを削減することが可能となる。

【００５５】（５）また上述した各実施形態において、
調整用可変範囲制御データＤADJaと調整用周波数制御デ
ータＤADJbは、データ入力端子Ｔ1〜Ｔ3を介してパラレ
ルに入力されるようになっていたが、制御回路２２にパ
ラレル−シリアル変換部を設けシリアル入力としてもよ
い。この場合には、データ入力端子を削減することがで
きる。

【００５６】（６）また上述した第２実施形態において
は、自動調整システムＡ’において、まず、周波数制御
特性の傾きを調整し、この後、発振中心周波数を調整す
るようにしたが、発振中心周波数の調整を先に行っても
よい。要は、制御電圧ＶCおよび発振周波数ＳOSCに基づ
いて検知した周波数制御特性と基準周波数制御特性ｆCR
EFとが近づくように調整用可変範囲制御データＤADJaと
調整用周波数制御データＤADJbとを出力し、最も両特性
が近づいた時に調整用可変範囲制御データＤADJaと調整
用周波数制御データＤADJbとを、可変範囲制御データＤ
CTLaと周波数制御データＤCTLbとしてメモリ２１に記憶
するように制御回路２２を制御すればよい。

【００５７】

【発明の効果】以上説明したように本発明によれば、抵
抗アレイを用いて可変容量ダイオードのバイアス能力を
変更するようにしたので、周波数可変範囲を容易に変更
することができる。また、可変容量ダイオードの特性に
ばらつきがあっても、抵抗アレイの合成抵抗を変更する
ことができるので、電圧制御圧電発振器の歩留まりを低
下させることができる。また、容量アレイを使用したの
で、圧電振動子にばらつきがあっても、発振回路として
組み上げた際に中心発振周波数を容易に合わせることが
できる。よって圧電振動子の製造規格が緩和され、圧電
振動子のコスト削減が可能となり、さらには電圧制御圧
電発振器のコスト削減が可能となる。また、周波数制御
特性の変化率を調整することができるので、中心周波数
の調整と相まって高精度な特性を実現することができ
る。また、周波数特性調整作業は、電気的調整のみで行
うことが可能であり、機械的調整を行う必要がないの
で、中心発振周波数調整時間の短縮が可能となり、ひい
ては、電圧制御型圧電発振器の製造コストを低減するこ
とが可能となる。

【図面の簡単な説明】

【図１】 本発明の第１実施形態に係わる電圧制御圧電
発振回路の原理構成を示す回路図である。

【図２】 同実施形態に係わる合成抵抗を変更した場合
の周波数制御特性を示したものである。

【図３】 抵抗アレイをドレイン側に接続した場合の電
圧制御圧電発振回路の原理構成を示す回路図である。

【図４】 図３における合成抵抗を変更した場合の周波
数制御特性を示したものである。

【図５】 同実施形態に係わる電圧制御圧電発振回路の
具体的構成を示す回路図である。

【図６】 同実施形態に係わるスイッチをバイポーラト
ランジスタで構成した例を示す図である。

【図７】 同実施形態に係わる電圧制御圧電発振回路の
自動調整システムの概要構成を示すブロック図である。

【図８】 第２実施形態に係わる電圧制御圧電発振回路
の具体的構成を示す回路図である。

【図９】 同実施形態に係わる電圧制御圧電発振回路の
自動調整システムの概要構成を示すブロック図である。

【図１０】 変形例に係わる電圧制御圧電発振回路の構
成を示す回路図である。

【図１１】 変形例に係わる電圧制御圧電発振回路の構
成を示す回路図である。

【図１２】 変形例に係わる電圧制御圧電発振回路の構
成を示す回路図である。

【図１３】 変形例に係わる容量アレイの構成を示す図
である。

【図１４】 変形例に係わる電圧制御圧電発振回路を構
成する素子の実装状態を示す斜視図である。

【図１５】 変形例に係わる電圧制御圧電発振回路を構
成する素子の実装状態を示す斜視図である。

【図１６】 従来の電圧制御圧電発振回路の回路図であ
る。

【符号の説明】

ＲARY…抵抗アレイ ＣARY…容量アレイ １００，１００’…電圧制御圧電発振回路 ２１…メモリ ２２…制御回路 ２００…カウンタ（発振周波数検出手段） ３００…調整装置（調整用データ出力手段） Ｘ…圧電振動子 ＶC…制御電圧 ＤCTLa…可変範囲制御データ（抵抗接続制御データ） ＤCTLb…周波数制御データ（容量接続制御データ） ＤADJa…調整用可変範囲制御データ（調整用抵抗接続制
御データ） ＤADJb…調整用周波数制御データ（調整用容量接続制御
データ）

Claims (18)

【特許請求の範囲】
1. 【請求項１】 圧電振動子と可変容量ダイオードを発振
   ループ内に設け、制御電圧に対応する発振周波数を有す
   る発振信号を出力する電圧制御圧電発振器に接続される
   抵抗アレイユニットであって、 前記可変容量ダイオードに接続される固定接続抵抗素子
   と、 複数の選択接続抵抗素子と、 前記複数の選択接続抵抗素子のうち、特定の前記選択接
   続抵抗素子を前記固定接続抵抗素子に接続する抵抗接続
   回路と、 を備えたことを特徴とする抵抗アレイユニット。
2. 【請求項２】 請求項１記載の抵抗アレイユニットにお
   いて、 前記選択接続抵抗素子は、前記固定接続抵抗素子に並列
   に接続されることを特徴とする抵抗アレイユニット。
3. 【請求項３】 請求項１記載の抵抗アレイユニットにお
   いて、 前記選択接続抵抗素子は、前記固定接続抵抗素子に直列
   に接続されることを特徴とする抵抗アレイユニット。
4. 【請求項４】 請求項１乃至３のうちいずれか１項に記
   載した抵抗アレイユニットを備え、 前記圧電振動子と前記可変容量ダイオードを発振ループ
   内に設け、制御電圧に対応する発振周波数を有する発振
   信号を出力する電圧制御圧電発振器。
5. 【請求項５】 請求項４に記載の電圧制御圧電発振器で
   あって、 前記選択接続抵抗素子の前記固定接続抵抗素子に対する
   接続／非接続を制御するための接続制御データを記憶す
   るメモリと、 外部からの調整用制御データに基づいて前記メモリに予
   め前記接続制御データを記憶させるとともに、前記調整
   用制御データあるいは前記接続制御データに基づいて前
   記抵抗接続回路の制御を行う制御回路と、 を備えたことを特徴とする電圧制御圧電発振器。
6. 【請求項６】 請求項４に記載の電圧制御圧電発振器で
   あって、 前記圧電振動子に接続される固定接続容量素子と、複数
   の選択接続容量素子と、前記複数の選択接続容量素子の
   うち、特定の前記選択接続容量素子を前記固定接続容量
   素子に接続する容量接続回路とを有する容量アレイユニ
   ットを備えたことを特徴とする電圧制御圧電発振器。
7. 【請求項７】 請求項４に記載の電圧制御圧電発振器で
   あって、 前記可変容量ダイオードに接続される固定接続容量素子
   と、複数の選択接続容量素子と、前記複数の選択接続容
   量素子のうち、特定の前記選択接続容量素子を前記固定
   接続容量素子に接続する容量接続回路とを有する容量ア
   レイユニットを備えたことを特徴とする電圧制御圧電発
   振器。
8. 【請求項８】 請求項６または７に記載の電圧制御圧電
   発振器であって、 前記選択接続容量素子の前記固定接続容量素子に対する
   接続／非接続を制御するための接続制御データを記憶す
   るメモリと、 外部からの調整用制御データに基づいて前記メモリに予
   め前記接続制御データを記憶させるとともに、前記調整
   用制御データあるいは前記接続制御データに基づいて前
   記容量接続回路の制御を行う制御回路と、 を備えたことを特徴とする電圧制御圧電発振器。
9. 【請求項９】 請求項４に記載の電圧制御圧電発振器で
   あって、 前記可変容量ダイオードまたは前記圧電振動子に接続さ
   れる固定接続容量素子と、複数の選択接続容量素子と、
   前記複数の選択接続容量素子のうち、特定の前記選択接
   続容量素子を前記固定接続容量素子に接続する容量接続
   回路とを有する容量アレイユニットと、 前記選択接続抵抗素子の前記固定接続抵抗素子に対する
   接続／非接続を制御するための抵抗接続制御データ、お
   よび前記選択接続容量素子の前記固定接続容量素子に対
   する接続／非接続を制御するための容量接続制御データ
   を記憶するメモリと、 外部からの調整用抵抗接続制御データおよび調整用容量
   接続制御データ基づいて前記メモリに予め前記抵抗接続
   制御データおよび容量接続制御データを記憶させるとと
   もに、前記調整用抵抗接続制御データあるいは前記抵抗
   接続制御データに基づいて前記抵抗接続回路を制御し、
   前記調整用容量接続制御データあるいは前記容量接続制
   御データに基づいて前記容量接続回路を制御する制御回
   路と、 を備えたことを特徴とする電圧制御圧電発振器。
10. 【請求項１０】 請求項４乃至９のうちいずれか１項に
    記載の電圧制御圧電発振器において、 前記圧電振動子は、水晶振動子であることを特徴とする
    電圧制御圧電発振器。
11. 【請求項１１】 請求項４乃至９のうちいずれか１項に
    記載の電圧制御圧電発振器において、 前記圧電振動子および前記可変容量ダイオードを除く構
    成部品がワンチップＩＣとして構成されていることを特
    徴とする電圧制御圧電発振器。
12. 【請求項１２】 請求項１１記載の電圧制御圧電発振器
    において、 前記ワンチップＩＣ、前記圧電振動子および前記可変容
    量ダイオードが一のパッケージに収納されていることを
    特徴とする電圧制御圧電発振器。
13. 【請求項１３】 請求項４乃至９のうちいずれか１項に
    記載の電圧制御圧電発振器において、 前記圧電振動子を除く構成部品がワンチップＩＣとして
    構成されていることを特徴とする電圧制御圧電発振器。
14. 【請求項１４】 請求項１３記載の電圧制御圧電発振器
    において、 前記ワンチップＩＣおよび前記圧電振動子が一のパッケ
    ージに収納されていることを特徴とする電圧制御圧電発
    振器。
15. 【請求項１５】 請求項５に記載の電圧制御圧電発振器
    の周波数可変範囲を調整する電圧制御圧電発振器調整シ
    ステムであって、 前記電圧制御圧電発振器の発振周波数を検出する発振周
    波数検出手段と、 前記制御電圧を発生する制御電圧発生手段と、 前記制御電圧と前記発振周波数に基づいて検知した周波
    数制御特性が予め定められた基準周波数制御特性に近づ
    くように前記調整用抵抗接続制御データを出力し、最も
    両特性が近づいた時に前記調整用抵抗接続制御データ
    を、前記抵抗接続制御データとして前記メモリに記憶す
    るように前記制御回路を制御する調整用データ出力手段
    とを備えたことを特徴とする電圧制御圧電発振器調整シ
    ステム。
16. 【請求項１６】 請求項５に記載の電圧制御圧電発振器
    の周波数可変範囲を調整する電圧制御圧電発振器調整方
    法であって、 前記電圧制御圧電発振器の発振周波数を検出するステッ
    プと、 前記制御電圧を発生するステップと、 前記制御電圧と前記発振周波数に基づいて周波数制御特
    性を計測するステップと、 計測された周波数制御特性と予め定められた基準周波数
    特性とを比較するステップと、 比較結果に基づいて、両特性が近づくように前記調整用
    抵抗接続制御データを与えるステップと、 両特性が最も近づいた時に前記調整用抵抗接続制御デー
    タを前記抵抗接続制御データとして前記メモリに記憶す
    るステップとを備えたことを特徴とする電圧制御発振器
    調整方法。
17. 【請求項１７】 請求項９に記載の電圧制御圧電発振器
    の周波数制御特性を調整する電圧制御圧電発振器調整シ
    ステムであって、 前記電圧制御圧電発振器の発振周波数を検出する発振周
    波数検出手段と、 前記制御電圧を発生する制御電圧発生手段と、 前記制御電圧と前記発振周波数に基づいて検知した周波
    数制御特性が予め定められた基準周波数制御特性に近づ
    くように前記調整用抵抗接続制御データと前記調整用容
    量接続制御データを出力し、最も両特性が近づいた時に
    前記調整用抵抗接続制御データを前記抵抗接続制御デー
    タとして、前記調整用容量接続制御データを前記容量接
    続制御データとして、前記メモリに記憶するように前記
    制御回路を制御する調整用データ出力手段とを備えたこ
    とを特徴とする電圧制御圧電発振器調整システム。
18. 【請求項１８】 請求項９に記載の電圧制御圧電発振器
    の周波数制御特性を調整する電圧制御圧電発振器調整方
    法であって、 前記電圧制御圧電発振器の発振周波数を検出するステッ
    プと、 前記制御電圧を発生するステップと、 前記制御電圧と前記発振周波数に基づいて周波数制御特
    性を計測するステップと、 計測された周波数制御特性と予め定められた基準周波数
    特性とを比較するステップと、 比較結果に基づいて、両特性が近づくように前記調整用
    抵抗接続制御データと前記調整用容量接続データを与え
    るステップと、 両特性が最も近づいた時に前記調整用抵抗接続制御デー
    タを前記抵抗接続制御データとして、前記調整用容量接
    続制御データを前記容量接続制御データとして、前記メ
    モリに記憶するステップとを備えたことを特徴とする電
    圧制御発振器調整方法。