JPH11330856A

JPH11330856A - 電圧制御発振器、周波数制御特性調整システム及び周波数制御特性調整方法

Info

Publication number: JPH11330856A
Application number: JP13065198A
Authority: JP
Inventors: Manabu Oka; 学岡
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1998-05-13
Filing date: 1998-05-13
Publication date: 1999-11-30

Abstract

(57)【要約】【課題】簡単な付加回路で周波数制御特性を容易に自
動的に調整し、周波数制御特性のばらつきを低減させ
る。【解決手段】制御電圧変換回路１１及び周波数調整回
路１２により周波数制御特性を容易に調整し、水晶振動
子，可変リアクタンス素子及び発振回路を構成するＩＣ
の製造ばらつきにより生じた周波数制御特性のばらつき
を低減できる。さらに制御電圧変換回路及び周波数調整
回路はＩＣ化が容易であるため、組立コストを低減でき
るとともに、電圧制御圧電発振器の小型化、低価格化に
有利となる。さらに、周波数制御特性の調整作業は、周
波数制御特性調整装置３２がデジタルデータである調整
用データＤADJを出力することにより、電気的調整のみ
で行え、機械的調整を行う必要がないので、周波数制御
特性調整時間の短縮が可能となり、ひいては、電圧制御
圧電発振器の製造コストを低減できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、無線通信機や映像
機器，測定器等に用いられる電圧制御発振器に係り、特
に周波数電圧制御特性の精密な電圧制御発振器に関す
る。

【０００２】

【従来の技術】図１６に従来の一般的な電圧制御発振器
の構成図を示す。図１８に従来の一般的な電圧制御発振
器の構成図を示す。電圧制御型圧電発振回路２００は、
出力端子OUTから出力される発振信号ＳOSCの発振周波数
ｆOSCを変化させるための制御電圧ＶCを印加するための
周波数制御端子ＶＣと、一端が周波数制御端子ＶＣに接
続され、ユーザが周波数制御端子ＶＣに接続する図示し
ない発振周波数制御回路の発振段への影響を回避すると
ともに、発振周波数制御回路を発振段に粗結合するため
の入力抵抗Ｒｉと、入力抵抗Ｒｉの他端が一端に接続さ
れた圧電振動子Ｘと、入力抵抗Ｒｉと圧電振動子Ｘの中
間接続点にカソード端子が接続された可変容量ダイオー
ドＣvと、可変リアクタンス素子Ｃvのカソード端子に一
端が接続され、他端が低電位側電源ＧＮＤに接続された
トリマコンデンサ（以下、トリマという。）ＣTと、を
備えて構成されている。

【０００３】また、電圧制御型圧電発振回路２００は、
高電位側電源ＶCCに一端が接続され、圧電振動子Ｘの他
端に他端が接続された第１バイアス抵抗Ｒ1と、圧電振
動子Ｘと第１バイアス抵抗Ｒ1との中間接続点に一端が
接続され、他端が低電位側電源ＧＮＤに接続された第２
バイアス抵抗Ｒ2と、圧電振動子Ｘと第１バイアス抵抗
Ｒ1との中間接続点にベース端子が接続されたＮＰＮト
ランジスタＱ1と、高電位側電源ＶCCに一端が接続さ
れ、ＮＰＮトランジスタＱ1のコレクタ端子に他端が接
続されたコレクタ抵抗Ｒcと、を備えて構成されてい
る。

【０００４】さらに電圧制御型圧電発振回路２００は、
コレクタ抵抗ＲCとＮＰＮトランジスタＱ1の中間接続点
に一端が接続され、他端が出力端子OUTに接続され、発
振信号ＳOSCのＤＣ成分を除去するためのＤＣカット用
コンデンサＣCOと、ＮＰＮトランジスタＱ1のエミッタ
端子に一端が接続され、他端が低電位側電源ＧＮＤに接
続されたエミッタ抵抗Ｒeと、ＮＰＮトランジスタＱ1の
ベース端子と圧電振動子Ｘの中間接続点に一端が接続さ
れ、ＮＰＮトランジスタＱ1のエミッタ端子とエミッタ
抵抗Ｒeの中間接続点に他端が接続された第１発振用コ
ンデンサＣO1と、ＮＰＮトランジスタＱ1のエミッタ端
子とエミッタ抵抗Ｒeの中間接続点に一端が接続され、
他端が低電位側電源ＧＮＤに接続された第２発振用コン
デンサＣO2と、を備えて構成されている。

【０００５】上記従来の回路構成の電圧制御発振器にお
いては、外付けの市販の可変容量ダイオードやＩＣに内
蔵した可変容量ダイオードＣVの容量値及び容量−逆電
圧特性にばらつきがあっても回路的に補正することはで
きなかった。

【０００６】

【発明が解決しようとする課題】この場合において、単
体として市販されている可変容量ダイオードは専用プロ
セスで作成できるため電圧制御発振器全体として精度を
得やすい。図１８にＩＣ内蔵ダイオードの逆電圧Ｖに対
する容量Ｃの変化の一例を示す。図１８に示すように、
ＩＣのＰＮ接合を利用して可変容量ダイオードＣVを形
成した場合、逆電圧容量特性の容量ばらつきや容量変化
率がばらつきが大きく、結果として周波数制御特性のば
らつきを増大させる要因となっていた。

【０００７】また、ＩＣ内蔵ダイオードの特性をＩＣチ
ップの段階で検査すると、このダイオードの特性が不良
であるだけで、ＩＣ全体が不良となってしまい、歩留ま
りが低下してＩＣコストの増大を招くだけでなく、製造
のばらつきの状態によっては、ＩＣロット全体が不良に
なってしまうという問題点があった。特に電圧制御発振
器をＩＣとして製造した場合には、可変リアクタンス素
子のばらつきや圧電振動子の製造ばらつき等により周波
数制御特性の傾きのばらつきが大きいという欠点があ
り、無線通信機器などに使用される電圧制御水晶発振器
（ＶＣＸＯ）の周波数制御特性（制御電圧−発振周波
数）の傾きの許容範囲幅を十分カバーできなかった。

【０００８】より具体的に、図１７の周波数制御特性図
を参照して説明する。図１７において、符号ａは水晶振
動子，可変容量ダイオード，ＩＣの製造ばらつきにより
生じた周波数制御特性のばらつきの範囲の一例を示して
いる。この場合において、必要とされるＶＣＸＯの周波
数制御特性の範囲が符号ｂで表すものであった場合、こ
の電圧制御発振器の歩留りは非常に悪く、生産性を損な
うことになる。

【０００９】そこで、本発明の第１の目的は、簡単な付
加回路で周波数制御特性を容易に調整し、周波数制御特
性のばらつきを低減させることが可能な電圧制御発振器
を提供することにある。また、本発明の第２の目的は、
電圧制御発振器における周波数制御特性のばらつきを自
動的に調整することが可能な周波数制御特性調整システ
ム及び周波数制御特性調整方法を提供することにある。

【００１０】

【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の構成は、圧電振動子及び前記圧電
振動子に直列に接続された可変リアクタンス素子を有
し、制御電圧端子に印加された制御電圧に対応する所定
の発振周波数を有する発振信号を出力する電圧制御発振
器において、変換制御電圧に基づいて前記発振信号を生
成し出力する電圧制御発振回路と、前記発振信号の発振
周波数が前記制御電圧に対応する予め設定した基準発振
周波数となるように、前記制御電圧を予め設定した前記
変換制御電圧に変換する制御電圧変換回路と、を備えた
ことを特徴としている。

【００１１】請求項２記載の構成は、請求項１記載の構
成において、前記制御電圧変換回路は、前記制御電圧端
子に接続された第１抵抗回路と、前記第１の抵抗回路に
直列に接続された第２抵抗回路と、を有し、前記第１抵
抗回路の抵抗値及び前記第２抵抗回路の抵抗値に対応す
る分圧比で、前記制御電圧を分圧することにより前記制
御電圧を前記変換電圧に変換することを特徴としてい
る。

【００１２】請求項３記載の構成は、請求項２記載の構
成において、前記第１抵抗回路または前記第２抵抗回路
の少なくとも一方は、複数の抵抗により構成され、前記
複数の抵抗は、前記電圧制御端子と前記第１抵抗回路及
び前記第２抵抗回路の中間接続点との間、若しくは、前
記中間接続点と低電位側電源との間に固定的に接続され
た固定接続抵抗と、所定の抵抗を有する複数の選択接続
抵抗と、を有し、前記複数の選択接続抵抗のうち、所望
の前記選択接続抵抗を前記固定接続抵抗に並列または直
列に接続する抵抗接続回路を備えたことを特徴としてい
る。

【００１３】請求項４記載の構成は、請求項１ないし請
求項３のいずれかに記載の構成において、前記圧電振動
子及び前記可変リアクタンス素子の中間接続点と、前記
制御電圧変換回路と、の間に入力抵抗を接続したことを
特徴としている。

【００１４】請求項５記載の構成は、請求項３記載の構
成において、前記選択接続抵抗の前記固定接続抵抗に対
する接続／非接続を制御するための抵抗接続制御データ
を記憶する抵抗情報メモリと、外部からの調整用制御デ
ータに基づいて前記抵抗情報メモリに予め前記抵抗接続
制御データを記憶させるとともに、前記調整用制御デー
タあるいは前記抵抗接続制御データに基づいて前記抵抗
接続回路を制御する接続制御回路と、を備えたことを特
徴としている。

【００１５】請求項６記載の構成は、請求項１ないし請
求項５のいずれかに記載の構成において、所定の静電容
量を有し、前記圧電振動子に接続される固定接続容量素
子と、所定の静電容量を有する複数の選択接続容量素子
と、前記複数の選択接続容量素子のうち、所望の前記選
択接続容量素子を前記固定接続容量素子に並列に接続す
る容量接続回路と、を備えたことを特徴としている。

【００１６】請求項７記載の構成は、請求項６記載の構
成において、前記選択接続容量素子の前記固定接続容量
素子に対する接続／非接続を制御するための容量接続制
御データを記憶する容量情報メモリと、外部からの調整
用制御データに基づいて前記容量情報メモリに予め前記
容量接続制御データを記憶させるとともに、前記調整用
制御データあるいは前記容量接続制御データに基づいて
前記容量接続回路を制御する接続制御回路と、を備えた
ことを特徴としている。

【００１７】請求項８記載の構成は、請求項１ないし請
求項７記載のいずれかに記載の構成において、前記制御
電圧端子から見た入力インピーダンスを一の前記制御電
圧に対して前記変換制御電圧を変化させた場合でも一定
に保持することを特徴としている。

【００１８】請求項９記載の構成は、請求項２ないし請
求項５のいずれかに記載の構成において、前記制御電圧
端子から見た入力インピーダンスが前記第１抵抗回路の
抵抗値及び前記第２抵抗回路の抵抗値にかかわらず一定
であるように前記第１抵抗回路の抵抗値及び前記第２抵
抗回路の抵抗値を設定することを特徴としている。

【００１９】請求項１０記載の構成は、請求項１ないし
請求項９のいずれかに記載の構成において、前記圧電振
動子は、水晶振動子であることを特徴としている。

【００２０】請求項１１記載の構成は、請求項１ないし
請求項１０のいずれかに記載の構成において、前記圧電
振動子及び前記可変リアクタンス素子を除く構成部品が
ワンチップＩＣとして構成されていることを特徴として
いる。

【００２１】請求項１２記載の構成は、請求項１１記載
の構成において、前記ワンチップＩＣ、前記圧電振動子
及び前記可変リアクタンス素子が一体としてモールド封
止されていることを特徴としている。

【００２２】請求項１３記載の構成は、請求項１１記載
の構成において、前記ワンチップＩＣ、前記圧電振動子
及び前記可変リアクタンス素子が一のパッケージに収納
されていることを特徴としている。

【００２３】請求項１４記載の構成は、請求項１１記載
の構成において、前記圧電振動子及び前記可変リアクタ
ンス素子が一体としてモールド封止されていることを特
徴としている。

【００２４】請求項１５記載の構成は、請求項１１記載
の構成において、前記圧電振動子及び前記可変リアクタ
ンス素子が一のパッケージに収納されていることを特徴
としている。

【００２５】請求項１６記載の構成は、請求項１１記載
の構成において、前記圧電振動子を除く構成部品がワン
チップＩＣとして構成されていることを特徴としてい
る。

【００２６】請求項１７記載の構成は、請求項１６記載
の構成において、前記ワンチップＩＣ及び前記圧電振動
子が一体としてモールド封止されていることを特徴とし
ている。

【００２７】請求項１８記載の構成は、請求項１６記載
の構成において、前記ワンチップＩＣ及び前記圧電振動
子が一のパッケージに収納されていることを特徴として
いる。

【００２８】請求項１９記載の構成は、請求項１ないし
請求項１８のいずれかに記載の電圧制御発振器に対し、
前記制御電圧端子に所定の基準制御電圧を印加した状態
で、前記基準制御電圧に対応する所定の基準発振周波数
を有する発振信号を出力させるための調整を行う周波数
制御特性調整システムにおいて、前記制御電圧端子に所
定の基準制御電圧を印加した状態で前記発振信号の周波
数を検出する発振周波数検出手段と、前記検出した発振
信号の周波数と前記基準発振周波数とを比較し、比較結
果に基づいて、前記選択接続抵抗の前記固定接続抵抗に
対する接続／非接続を制御するための前記調整用制御デ
ータを出力するための調整用データ出力手段と、を備え
たことを特徴としている。

【００２９】請求項２０記載の構成は、請求項６ないし
請求項１８のいずれかに記載の電圧制御発振器に対し、
前記制御電圧端子に所定の基準制御電圧を印加した状態
で、前記基準制御電圧に対応する所定の基準発振周波数
を有する発振信号を出力させるための調整を行う周波数
制御特性調整システムにおいて、前記制御電圧端子に所
定の基準制御電圧を印加した状態で前記発振信号の周波
数を検出する発振周波数検出手段と、前記検出した発振
信号の周波数と前記基準発振周波数とを比較し、比較結
果に基づいて、前記選択接続抵抗の前記固定接続抵抗に
対する接続／非接続を制御するための前記調整用制御デ
ータ及び前記選択接続容量素子の前記固定接続容量素子
に対する接続／非接続を制御するための前記調整用制御
データを出力するための調整用データ出力手段と、を備
えたことを特徴としている。

【００３０】請求項２１記載の構成は、請求項１ないし
請求項１８のいずれかに記載の電圧制御発振器に対し、
前記制御電圧端子に所定の基準制御電圧を印加した状態
で、前記基準制御電圧に対応する所定の基準発振周波数
を有する発振信号を出力させるための調整を行う周波数
制御特性調整方法において、前記制御電圧端子に所定の
基準制御電圧を印加する基準制御電圧印加工程と、前記
基準制御電圧を印加した状態で前記発振信号の周波数を
検出する発振周波数検出工程と、前記検出した発振信号
の周波数と前記基準発振周波数とを比較し、比較結果に
基づいて、前記選択接続抵抗の前記固定接続抵抗に対す
る接続／非接続を制御するための前記調整用制御データ
を出力するための調整用データ出力工程と、を備えたこ
とを特徴としている。

【００３１】請求項２２記載の構成は、請求項６ないし
請求項１８のいずれかに記載の電圧制御発振器に対し、
前記制御電圧端子に所定の基準制御電圧を印加した状態
で、前記基準制御電圧に対応する所定の基準発振周波数
を有する発振信号を出力させるための調整を行う周波数
制御特性調整方法において、前記制御電圧端子に所定の
基準制御電圧を印加する基準制御電圧印加工程と、前記
基準制御電圧を印加した状態で前記発振信号の周波数を
検出する発振周波数検出工程と、前記検出した発振信号
の周波数と前記基準発振周波数とを比較し、比較結果に
基づいて、前記選択接続抵抗の前記固定接続抵抗に対す
る接続／非接続を制御するための前記調整用制御データ
及び前記選択接続容量素子の前記固定接続容量素子に対
する接続／非接続を制御するための前記調整用制御デー
タを出力するための調整用データ出力工程と、を備えた
ことを特徴としている。

【００３２】

【発明の実施の形態】次に図面を参照して本発明の好適
な実施形態について説明する。［１］第１実施形態［１．１］第１実施形態の原理説明図１の第１実施形態の原理説明図を示す。電圧制御圧電
発振器１００は、大別すると、周波数制御端子ＶＣに印
加された制御電圧ＶCを変換して変換制御電圧ＶC1を生
成する制御電圧変換回路１０１と、変換制御電圧ＶC1に
基づいて、制御電圧ＶCに対応する予め設定した基準発
振周波数を有する発振信号ＳOSCを生成し、出力端子OUT
から出力する電圧制御発振回路１０２と、を備えて構成
されている。

【００３３】電圧制御発振回路１０２は、圧電振動子Ｘ
と、圧電振動子Ｘに直列に接続された可変リアクタンス
素子ＣVと、制御電圧ＶCに対応する所定の発振周波数を
有する発振信号ＳOSCを生成し出力する発振回路１０３
と、を備えて構成されている。ここで、電圧制御圧電発
振器１００の概要動作を説明する。電圧制御圧電発振器
１００の制御電圧変換回路１０１は、周波数制御端子Ｖ
Ｃに印加された制御電圧ＶCを変換して変換制御電圧ＶC
1を生成し、可変リアクタンス素子ＣVに変換制御電圧Ｖ
C1を印加する。

【００３４】この場合において、変換制御電圧ＶC1は、
理想的な電圧制御発振器に制御電圧ＶCが印加された場
合に、出力端子OUTから発振回路が出力すべき基準発振
周波数に対応する発振周波数（＝基準発振周波数）を有
する発振信号ＳOSCを実際の電圧制御発振回路１０２が
出力するのに必要な電圧に設定されている。従って、ユ
ーザ側からは電圧制御圧電発振器は理想的な電圧制御圧
電発振器として動作しているように見えることとなる。

【００３５】［１．２］第１実施形態の具体例図２に第１実施形態の具体的構成例を示す。電圧制御圧
電発振器１０は、大別すると、出力端子OUTから出力さ
れる発振信号ＳOSCの発振周波数ｆOSCを変化させるため
の制御電圧ＶCを印加するための周波数制御端子ＶＣ
と、一端が周波数制御端子ＶＣに接続され、ユーザが周
波数制御端子ＶＣに接続する図示しない発振周波数制御
回路の発振段への影響を回避するとともに、発振周波数
制御回路を発振段に粗結合するための入力抵抗とし機能
するとともに、周波数制御端子ＶＣに印加された制御電
圧ＶCを変換して変換制御電圧ＶC1を生成する制御電圧
変換回路１１と、制御電圧変換回路１１の出力端子が一
端に接続された圧電振動子Ｘと、制御電圧変換回路１１
と圧電振動子Ｘとの中間接続点にカソード端子が接続さ
れた可変リアクタンス素子Ｃvと、を備えて構成されて
いる。

【００３６】さらに電圧制御圧電発振器１０は、可変リ
アクタンス素子Ｃvのアノード端子に一端が接続され、
他端が低電位側電源ＧＮＤに接続され、所望の容量を有
する一つのコンデンサと等価な働きをする周波数調整回
路１２と、実際に発振周波数ｆOSCを有する発振信号ＳO
SCを生成し、出力端子OUTから出力する発振回路１３
と、通常動作時に制御電圧変換回路１１を構成する後述
のスイッチＳ1-2〜Ｓ1-n及びスイッチＳ2-2〜Ｓ2-n並び
に周波数調整回路１２を構成するスイッチＳ1〜Ｓnのオ
ン／オフ制御を行うための制御データＤCTLを格納する
ためのメモリ２１と、を備えて構成されている。

【００３７】さらにまた電圧制御圧電発振器１０は、調
整動作時に外部からデータ入出力端子ＴIOを介して入力
される調整用ディジタルデータＤADJに基づいて後述す
る制御電圧変換回路を構成するスイッチＳ1-2〜Ｓ1-n及
びスイッチＳ2-2〜Ｓ2-n並びに周波数調整回路１２を構
成するスイッチＳ1〜Ｓnのオン／オフ制御を行い、調整
終了後に制御データＤCTLをメモリ２１に格納するとと
もに、通常動作時には、メモリ２１に格納された制御デ
ータＤCTLに基づいて後述する制御電圧変換回路を構成
するスイッチＳ1-2〜Ｓ1-n及びスイッチＳ2-2〜Ｓ2-n並
びにスイッチＳ1〜Ｓnのオン／オフ制御を行う制御回路
２２と、シフトレジスタ等で構成され、制御回路２２を
介してメモリ２１に各種データを書き込むためのインタ
ーフェース動作を行うデータ入出力制御回路２３と、を
備えて構成されている。この場合において、圧電振動子
Ｘとしては、例えば、物理的にも化学的にも安定してお
り、特に温度変動に対して優れた安定性を示す水晶振動
子を用いる。

【００３８】［１．２．１］制御電圧変換回路の構成制御電圧変換回路１１は、大別すると、制御電圧端子Ｖ
Ｃに一端が接続され、圧電振動子Ｘに他端が接続された
第１抵抗回路１５と、低電位側電源ＧＮＤに一端が接続
され、圧電振動子Ｘに他端が接続された第２抵抗回路１
６と、を備えて構成されている。第１抵抗回路１５は、
制御電圧端子ＶＣに一端が接続され、圧電振動子Ｘに他
端が接続された第１ベース抵抗Ｒ1-1と、第１抵抗回路
の抵抗値を可変とするための選択接続抵抗素子として機
能する（ｎ−１）個の抵抗Ｒ1-X（Ｘ＝2〜ｎ）と、対応
する抵抗を第１ベース抵抗Ｒ1-1に並列接続するための
スイッチＳ1-X（Ｘ＝２〜ｎ）と、を備えて構成されて
いる。

【００３９】この場合において、抵抗Ｒ1-1〜Ｒ1-nの抵
抗値は、全て同一であってもよいし、互いに異なるよう
にしてもよい。第２抵抗回路１６は、低電位側電源ＧＮ
Ｄに一端が接続され、圧電振動子Ｘに他端が接続された
第２ベース抵抗Ｒ2-1と、第２抵抗回路の抵抗値を可変
とするための選択接続抵抗素子として機能する（ｎ−
１）個の抵抗Ｒ2-X（Ｘ＝2〜ｎ）と、対応する抵抗を第
２ベース抵抗Ｒ2-1に並列接続するためのスイッチＳ2-X
（Ｘ＝２〜ｎ）と、を備えて構成されている。

【００４０】この場合においても、第１抵抗回路１５の
場合と同様に、抵抗Ｒ2-1〜Ｒ2-nの抵抗値は、全て同一
であってもよいし、互いに異なるようにしてもよい。さ
らに互いに異ならせる場合には、各抵抗Ｒ2-2〜Ｒ2-nの
抵抗値を予め設定した第２ベース抵抗Ｒ2-1の抵抗値の
２^X（Ｘ＝2〜ｎ）倍となるように設定すれば広範囲の抵
抗値を設定することが可能である。

【００４１】第１抵抗回路１５の抵抗値は、実際に接続
されている抵抗の合成抵抗値ＲＳ１として表され、第２
抵抗回路１６の抵抗値は、実際に接続されている抵抗の
合成抵抗値ＲＳ２として表され、例えば、全ての抵抗が
接続されている場合の合成抵抗は以下の式で表わすこと
ができる。ＲＳ１＝1／(1/R1-1+1/R1-2+・・・1/R1-n) ＲＳ２＝1／(1/R2-1+1/R2-2+・・・1/R2-n)

【００４２】この場合において、制御電圧ＶC印加時に
可変リアクタンス素子Ｃvに印加される変換制御電圧ＶC
1は以下の式で表わされる。ＶC1=ＲＳ２／（ＲＳ１＋ＲＳ２）・ＶC すなわち、第１抵抗回路１５及び第２抵抗回路１６の合
成抵抗値を変化させることにより、電圧制御圧電発振器
外部からの制御電圧ＶCに対する可変リアクタンス素子
Ｃvに供給する制御電圧の変化量を変えることができ
る。

【００４３】さらに第１抵抗回路１５の合成抵抗値ＲＳ
１及び第２抵抗回路１６の合成抵抗値ＲＳ２を図９に示
すようにして、組み合わせることより、周波数制御特性
の調整に伴なう周波数制御端子ＶＣの入力抵抗値（入力
インピーダンス）の変化をほぼ一定にすることができる
ため、周波数制御端子ＶＣの前段の回路設計が容易とな
る。加えてこの制御電圧変換回路１１によれば、能動素
子を使用せずに周波数制御特性を可変することができ
る、発振信号ＳOSCの位相ノイズが増加しないという特
徴が得られる。

【００４４】［１．２．２］周波数調整回路の構成周波数調整回路１２は、可変リアクタンス素子Ｃvのア
ノード端子に一端が接続され、他端が低電位側電源ＧＮ
Ｄに接続され、固定容量素子として機能し、周波数調整
回路１２の最低限度の容量を確保するためのベースコン
デンサＣ0と、周波数調整回路１２の容量を可変とする
ための選択接続容量素子として機能するｍ個のコンデン
サＣY（Ｙ＝1〜ｍ）と、対応するコンデンサをベースコ
ンデンサＣ10に並列接続するためのスイッチＳY（Ｙ＝1
〜ｍ）と、を備えて構成されている。この場合におい
て、コンデンサＣ1〜Ｃｍの容量は、全て同一であって
もよいし、互いに異なるようにしてもよい。さらに互い
に異ならせる場合には、各コンデンサＣYの容量を予め
設定した基本容量の２^Y倍となるように設定すれば広範
囲の容量を設定することが可能である。

【００４５】［１．２．３］発振回路の構成発振回路１３は、可変リアクタンス素子Ｃvと周波数調
整回路１２の中間接続点に一端が接続され、他端が低電
位側電源ＧＮＤに接続されたバイアス抵抗ＲXと、高電
位側電源ＶCCに一端が接続され、圧電振動子Ｘの他端に
他端が接続された第１バイアス抵抗Ｒ1と、圧電振動子
Ｘと第１バイアス抵抗Ｒ1との中間接続点に一端が接続
され、他端が低電位側電源ＧＮＤに接続された第２バイ
アス抵抗Ｒ2と、圧電振動子Ｘと第１バイアス抵抗Ｒ1と
の中間接続点にベース端子が接続されたＮＰＮトランジ
スタＱ1と、高電位側電源ＶCCに一端が接続され、ＮＰ
ＮトランジスタＱ1のコレクタ端子に他端が接続された
コレクタ抵抗Ｒcと、を備えて構成されている。

【００４６】さらに発振回路１３は、コレクタ抵抗ＲC
とＮＰＮトランジスタＱ1の中間接続点に一端が接続さ
れ、他端が出力端子OUTに接続され、発振信号ＳOSCのＤ
Ｃ成分を除去するためのＤＣカット用コンデンサＣCO
と、ＮＰＮトランジスタＱ1のエミッタ端子に一端が接
続され、他端が低電位側電源ＧＮＤに接続されたエミッ
タ抵抗Ｒeと、ＮＰＮトランジスタＱ1のベース端子と圧
電振動子Ｘの中間接続点に一端が接続され、ＮＰＮトラ
ンジスタＱ1のエミッタ端子とエミッタ抵抗Ｒeの中間接
続点に他端が接続された第１発振用コンデンサＣO1と、
ＮＰＮトランジスタＱ1のエミッタ端子とエミッタ抵抗
Ｒeの中間接続点に一端が接続され、他端が低電位側電
源ＧＮＤに接続された第２発振用コンデンサＣO2と、を
備えて構成されている。

【００４７】［１．２．４］メモリメモリ２１は、電気消去タイプのメモリであるＥＥＰＲ
ＯＭ、紫外線消去タイプのメモリであるＥＰＲＯＭ、ヒ
ューズタイプであるヒューズタイプＲＯＭなどに代表さ
れる不揮発性の半導体メモリにより構成することが可能
である。さらにメモリ２１内には、図３に示すように、
第１抵抗回路１５の抵抗値を設定すべくスイッチＳ1-2
〜Ｓ1-nのオン／オフ状態に対応する第１抵抗回路設定
データＤＲ１と、第２抵抗回路の抵抗値を設定すべくス
イッチＳ2-2〜Ｓ2-nのオン／オフ状態に対応する第２抵
抗回路設定データＤＲ２と、周波数調整回路の容量値を
設定すべくスイッチＳ1〜Ｓnのオン／オフ状態に対応す
る周波数調整データＤｆと、が格納されている。

【００４８】第１抵抗回路設定データＤＲ１、第２抵抗
回路設定データＤＲ２及び周波数調整データＤｆは、デ
ータ入出力制御回路２３を介して工場出荷時にメモリ２
１に書き込まれ、電圧制御圧電発振器１０の電源投入時
にスイッチＳ1-2〜Ｓ1-n、スイッチＳ2-2〜Ｓ2-n及びス
イッチＳ1〜Ｓmのオン／オフが設定される。

【００４９】［１．２．５］各スイッチの具体的構成スイッチＳ1-2〜Ｓ1-n、スイッチＳ2-2〜Ｓ2-n及びスイ
ッチＳ1〜Ｓmは、電圧制御型圧電発振回路をＩＣ化する
場合には、使用する半導体製造プロセスにより、例え
ば、以下のような構成が考えられる。半導体製造プロセスとして、バイポーラプロセスを
用いる場合には、スイッチＳ1-2〜Ｓ1-n、スイッチＳ2-
2〜Ｓ2-n及びスイッチＳ1〜Ｓmを、図４（ａ）、（ｂ）
に示すように、バイポーラトランジスタ構成とする。半導体製造プロセスとして、ＣＭＯＳプロセスを用
いる場合には、スイッチＳ1-2〜Ｓ1-n、スイッチＳ2-2
〜Ｓ2-n及びスイッチＳ1〜Ｓmを、図５（ａ）、（ｂ）
に示すように、ＭＯＳトランジスタ構成とする。高周波対応のＩＣの半導体製造プロセスとして盛ん
に使用されているバイポ―ラ＆ＣＭＯＳ混在プロセス
(Ｂｉ−ＣＭＯＳプロセス)を用いる場合には、スイッチ
Ｓ1-2〜Ｓ1-n、スイッチＳ2-2〜Ｓ2-n及びスイッチＳ1
〜Ｓmは、図４（ａ）、（ｂ）に示したバイポーラトラ
ンジスタ構成及び図５（ａ）、（ｂ）示したＭＯＳトラ
ンジスタ構成のいずれをも採用することが可能である。

【００５０】ただし、低消費電流化の観点からはトラン
ジスタをオンするために定常的に電流を流す必要のない
ＭＯＳトランジスタ構成とする方が有利である。なぜな
ら、ＭＯＳトランジスタは電圧制御素子であるので、Ｍ
ＯＳトランジスタがオンするのに十分なレベルの電圧を
ゲート端子に印加すれば良く、ゲート端子から低電位側
電源ＧＮＤに定常的に流れる電流はないからである。こ
れに対し、バイポーラトランジスタ構成とすると、選択
状態におけるトランジスタのオン抵抗を下げるために、
ベース端子−低電位側電源ＧＮＤ間に十分な電流を流し
てやる必要があるからである。

【００５１】［１．３］周波数制御特性の自動調整シ
ステム［１．３．１］周波数制御特性の自動調整システムの
構成図６に電圧制御圧電発振器の周波数制御特性の自動調整
システムの概要構成ブロック図を示す。自動調整システ
ム３０は、周波数制御端子ＶＣに所定の基準中心発振周
波数ｆ0REFに対応する較正した基準制御電圧ＶCREFを可
変させつつ印加する基準電圧印加装置３１と、電圧制御
圧電発振器１０の出力端子OUTに接続され、較正した基
準制御電圧ＶCREFを周波数制御端子ＶＣに印加した状態
で出力端子OUTから出力される発振信号ＳOSCの周波数制
御特性を検出し、予め設定した基準周波数制御特性と比
較することにより、調整用ディジタルデータＤADJを生
成しデータ入出力端子ＴIOを介して電圧制御圧電発振器
１０に対し出力するパーソナルコンピュータなどで構成
された周波数制御特性調整装置３２と、を備えて構成さ
れている。

【００５２】［１．３．２］調整時の動作次に自動調整システム３０を用いた出力端子OUTから出
力される発振信号ＳOSCの周波数制御特性の調整動作を
説明する。図７に電圧制御圧電発振器１０の周波数特性
図を示す。図７中、符号ａは、調整前の電圧制御圧電発
振器１０の周波数制御特性を示している。基準電圧印加
装置３１は、基準制御電圧ＶCREFを変化させ、周波数制
御端子ＶＣに印加する。この基準制御電圧ＶCREFの印加
と並行して、周波数制御特性調整装置３２は、出力端子
OUTから出力される発振信号ＳOSC傾きを検出する。そし
て、周波数制御特性調整装置３２は、調整用ディジタル
データＤADJを生成しデータ入出力端子ＴIOを介して電
圧制御圧電発振器１０に対し出力することにより、制御
電圧変換回路１１の第１抵抗回路１５を構成するスイッ
チＳ1-2〜Ｓ1-n及び第２抵抗回路１６を構成するスイッ
チＳ2-2〜Ｓ2-nを切替えて周波数制御特性の傾きが周波
数制御特性の許容範囲（図７中、斜線部分）に収まる傾
きを有する周波数制御特性（図７中、符号ｂで示す）に
変更する。

【００５３】より具体的には、図８に示すように傾きを
変化させることが可能である。図８中、符号ａは、第１
抵抗回路１５の合成抵抗ＲＳ１＝１００［ｋΩ］、第２
抵抗回路１６の合成抵抗ＲＳ２＝９００［ｋΩ］とし、
あるいは、第１抵抗回路１５の合成抵抗ＲＳ１＝９００
［ｋΩ］に固定し、第２抵抗回路１６の合成抵抗ＲＳ２
＝８１００［ｋΩ］として、変換制御電圧ＶC1＝０．９
ＶCとした場合の周波数制御特性を表している。また、
図８中、符号ｂは、第１抵抗回路１５の合成抵抗ＲＳ１
＝５００［ｋΩ］、第２抵抗回路１６の合成抵抗ＲＳ２
＝５００［ｋΩ］とし、あるいは、第１抵抗回路１５の
合成抵抗ＲＳ１＝９００［ｋΩ］に固定し、第２抵抗回
路１６の合成抵抗ＲＳ２＝９００［ｋΩ］として、変換
制御電圧ＶC1＝０．５ＶCとした場合の周波数制御特性
を表している。

【００５４】さらに図８中、符号ｃは、第１抵抗回路１
５の合成抵抗ＲＳ１＝９００［ｋΩ］、第２抵抗回路１
６の合成抵抗ＲＳ２＝１００［ｋΩ］とし、あるいは、
第１抵抗回路１５の合成抵抗ＲＳ１＝９００［ｋΩ］に
固定し、第２抵抗回路１６の合成抵抗ＲＳ２＝１００
［ｋΩ］として、変換制御電圧ＶC1＝０．１ＶCとした
場合の周波数制御特性を表している。このように第１抵
抗回路１５及び第２抵抗回路の合成抵抗値ＲＳ１、ＲＳ
２を変化させたり，第１抵抗回路１５の合成抵抗値ＲＳ
１または第２抵抗回路１６のいずれか一方の合成抵抗値
（上記例では、第１抵抗回路１５の合成抵抗値ＲＳ１）
を固定し、他方の合成抵抗値（上記例では、第２抵抗回
路１６の合成抵抗値ＲＳ２）を変化させることで周波数
制御特性（特に傾き）を変えることができる。

【００５５】次に基準電圧印加装置３１は、基準制御電
圧ＶCREFを変化させ、周波数制御端子ＶＣに印加する。
この基準制御電圧ＶCREFの印加と並行して、周波数制御
特性調整装置３２は、出力端子OUTから出力される発振
信号ＳOSCの発振周波数ｆOSC（＝中心発振周波数ｆ0に
相当）を検出する。そして、基準制御電圧ＶCREFに対応
する、予め設定した基準中心発振周波数ｆ0REFと比較す
る。

【００５６】発振周波数ｆOSCと基準中心周波数との差
がほぼ零となるように発振回路側の負荷容量を決定し、
周波数調整回路を構成するスイッチのオン／オフを制御
するための調整用ディジタルデータＤADJを生成してデ
ータ入出力端子ＴIOを介して電圧制御圧電発振器１０に
対し出力する。これにより電圧制御発振器１０の制御回
路２２は、データ入出力端子ＴIOから入力される調整用
ディジタルデータＤADJに基づいて周波数調整回路１２
を構成するスイッチＳ1〜Ｓmのオン／オフ制御を行う。

【００５７】これにより再び、周波数制御特性調整装置
３２は、出力端子OUTから出力される発振信号ＳOSCの発
振周波数ｆOSC（＝中心発振周波数ｆ0に相当）を検出
し、基準制御電圧ＶCREFに対応する、予め設定した基準
中心発振周波数ｆ0REFと比較し、発振周波数ｆOSCと基
準中心周波数との差がほぼ零となるまで、同様の処理を
繰り返す。そして発振周波数ｆOSCと基準中心周波数と
の差がほぼ零となると、調整用ディジタルデータＤADJ
を所定期間以上保持する。これにより制御回路２２は、
周波数制御特性の自動調整が終了したことを検知して、
調整終了時の調整用ディジタルデータＤADJに対応する
制御データＤCTLをメモリに２１に格納する。

【００５８】メモリ２１は、制御回路２２により格納さ
れた制御データＤCTLを次に制御データＤCTLが更新され
るまで、保持し続けることとなる。以上の説明において
は、制御回路２２が独自に自動調整が終了したことを検
知して、調整終了時の調整用ディジタルデータＤADJに
対応する制御データＤCTLをメモリに２１に格納する構
成としていたが、発振中心周波数調整装置３２側で、調
整が終了した旨を調整用データＤADJに含めて通知する
ように構成し、この通知がなされた時点で、制御回路２
２が調整用ディジタルデータＤADJに対応する制御デー
タＤCTLをメモリに２１に格納する構成とすることも可
能である。

【００５９】このようにして、圧電振動子Ｘ、可変リア
クタンス素子Ｃv、ＩＣの製造ばらつきにより生じた周
波数制御特性のばらつきを補正し、必要とする周波数制
御特性の許容範囲内に収めることができる。以上の説明
においては、最初に周波数制御特性の傾きを調整し、そ
の後、基準電圧Ｖoにおける周波数を調整する構成とし
ていたが、逆の順序で調整するように構成することも可
能である。

【００６０】［１．４］電圧制御型圧電発振回路の通
常時の動作次に図２を参照して、電圧制御圧電発振器１０の通常時
の動作について説明する。電圧制御圧電発振器１０の制
御回路２２は、電源が投入されると、一旦、周波数調整
回路１２を構成するスイッチＳ1〜Ｓmを全てオン（閉）
状態とする。これは、周波数調整回路１２のインピーダ
ンスを最小にして発振を容易にすることにより、電圧制
御圧電発振器１０の出力端子OUTから出力される発振信
号ＳOSCの発振周波数ｆOSCを迅速に安定状態に向かわせ
るためである。従って、発振周波数ｆOSCを迅速に安定
させる必要がない場合には、電源投入時に周波数調整回
路１２を構成するスイッチＳ1〜Ｓmを全てオン（閉）状
態とする必要はない。

【００６１】そして、予め設定した時間が経過すると制
御回路２２は、メモリ２１から制御データＤCTLを読み
出し、制御データＤCTLに基づいて、第１抵抗回路１５
を構成するスイッチＳ1-xのうち制御データＤCTLに対応
するスイッチ及び第２抵抗回路１６を構成するスイッチ
Ｓ2-Xのうち制御データＤCTLに対応するスイッチ並びに
周波数調整回路１２を構成するスイッチＳYのうち制御
データＤCTLに対応するスイッチのみをオン状態とし
て、他のスイッチはオフ状態とする。この結果、調整動
作により調整された周波数制御特性を有する制御電圧Ｖ
cに対応する発振周波数ｆOSCを有する発振信号ＳOSCが
出力端子OUTから出力されることとなる。

【００６２】［１．４］第１実施形態の効果本第１実施形態によれば、周波数制御特性を容易に調整
し、水晶振動子，可変リアクタンス素子及び発振回路を
構成するＩＣの製造ばらつきにより生じた周波数制御特
性のばらつきを低減させることが可能となる。さらに制
御電圧変換回路及び周波数調整回路はＩＣ化が容易であ
るため、組立コストを低減できるとともに、電圧制御圧
電発振器の小型化、低価格化に有利となる。また、機械
的動作部分を有しないため、経時変化および動作機構的
に安定であり、圧電発振回路の動作を安定化することが
可能となる。

【００６３】さらに、周波数制御特性の調整作業は、周
波数制御特性調整装置３２がデジタルデータである調整
用データＤADJを出力することにより、電気的調整のみ
で行うことが可能であり、機械的調整を行う必要がない
ので、周波数制御特性調整時間の短縮が可能となり、ひ
いては、電圧制御圧電発振器の製造コストを低減するこ
とが可能となる。さらにまた、機械的な調整機構を必要
としないため、製造設備投資を低減することも可能とな
る。

【００６４】［１．５］第１実施形態の変形例上記説明においては、圧電振動子Ｘ及び可変リアクタン
ス素子Ｃvをディスクリート部品として取り扱っていた
が、圧電振動子Ｘと可変リアクタンス素子Ｃvとを直列
接続し、モールド封止、あるいは、一のパッケージに収
納するように構成すれば電圧制御発振器の組立工程を簡
略化することが可能となる。さらに制御電圧変換回路１
１あるいは周波数調整回路１２のみをＩＣとして外付け
するように構成することも可能である。これにより制御
電圧変換回路１１あるいは周波数調整回路１２を新たに
作成するだけで、様々な周波数制御特性を有する電圧制
御圧電発振器を構成することが可能となる。

【００６５】また、以上の説明においては、制御電圧変
換回路１１を構成するスイッチＳ1-2〜Ｓ1-n及びスイッ
チＳ2-2〜Ｓ2-n並びに周波数調整回路１２を構成するス
イッチＳ1〜Ｓmをトランジスタで構成していたが、あま
り高精度を望まないのであれば、これらのスイッチをヒ
ューズ素子で構成し、調整時に確定的にスイッチを切断
してしまう構成とすることも可能である。

【００６６】また、図１０に一例を示すように、第１抵
抗回路１５（または第２抵抗回路１６）を一の抵抗Ｒ1-
1のみで構成し、当該抵抗回路の抵抗値を固定とするよ
うに構成することも可能である。図１０に示す例の場
合、変換制御電圧ＶC1は、第１抵抗回路１５の抵抗値を
ＲＳ１、第２抵抗回路１６の合成抵抗値をＲＳ２とした
場合、ＶC1＝ＲＳ２・ＶC／（ＲＳ１＋ＲＳ２）となる。ここで、図１０における第２抵抗回路１６の合
成抵抗値ＲＳ２は、例えば、全ての抵抗が接続されてい
る場合には、次式で表わすことができる。ＲＳ２＝1／(1/R2-1+1/R2-2+・・・1/R2-n)

【００６７】さらに図１１に一例を示すように、第２抵
抗回路１６の構成として、固定接続される抵抗（Ｒ2-
1）に選択的に接続される抵抗（Ｒ2-2〜Ｒ2-n）を直列
に接続する構成とすることも可能である。ここで、図１
１における第２抵抗回路１６の合成抵抗値ＲＳ２は、例
えば、全ての抵抗が接続されている場合には、次式で表
わすことができる。ＲＳ２＝R2-1＋R2-2＋・・・＋R2-nさ
らにまた、第１抵抗回路１５及び第２抵抗回路１６を図
１１に示した場合と同様に、固定接続される抵抗に選択
的に接続される抵抗を直列に接続した構成とすることも
可能である。

【００６８】［２］第２実施形態図１２に第２実施形態の原理説明図を示す。本第２実施
形態の電圧制御圧電発振器１００Ａによれば、入力抵抗
Ｒｉを第１実施形態（図２参照）における制御電圧変換
回路１１と可変リアクタンス素子Ｃvの間に挿入するこ
とにより、制御電圧変換回路１１の第１抵抗回路１５及
び第２抵抗回路１６の合成抵抗値が小さくなった場合で
も、Ａ点と制御電圧変換回路１１との関係を粗に保つこ
とができ、安定した発振が可能となる。

【００６９】［３］第３実施形態図１３に第３実施形態の電圧制御電発振器の構成図を示
す。電圧制御電発振器１０Ａが、第１実施形態の電圧制
御圧電発振器１０（図２参照）と異なる点は、発振回路
としてＣＭＯＳ構成のインバータＩＮＶを有するＣＭＯ
Ｓ発振回路１３Ａを構成し、このＣＭＯＳ発振回路１３
Ａに第１実施形態と同様の制御電圧変換回路１１及び周
波数調整回路１２を適用した点である。このように、Ｃ
ＭＯＳ発振回路１３Ａに本発明を適用した場合でも、第
１実施形態と同様の効果を得ることが可能となるととも
に、スイッチＳ1-2〜Ｓ1-n、スイッチＳ2-2〜Ｓ2-n及び
スイッチＳ1〜ＳmもＣＭＯＳ構成となるため、より消費
電力を低減することができる。

【００７０】［４］第４実施形態図１４に第４実施形態の電圧制御圧電発振器の構造の一
例を示す斜視図を示す。本第４実施形態は、圧電振動子
Ｘ及び可変リアクタンス素子Ｃvを除く構成部品をワン
チップＩＣ５１として構成し、さらにワンチップＩＣ５
１、圧電振動子Ｘ及び可変リアクタンス素子Ｃvをモー
ルド封止した構成となっている。このような構成が実現
可能となっているのは、制御電圧変換回路１１及び周波
数調整回路１２による周波数制御特性及び発振周波数ｆ
OSCの調整範囲を大きく取ることができるため、ワンチ
ップＩＣ、圧電振動子Ｘ及び可変リアクタンス素子Ｃv
をモールド封止した状態でも、圧電振動子Ｘ及び可変リ
アクタンス素子Ｃvのばらつきを容易に吸収して、所望
の周波数制御特性を得ることができるためである。これ
により、部品点数を削減して、組立工数及び製造コスト
を削減することが可能となる。

【００７１】［５］第５実施形態図１５に第５実施形態の電圧制御圧電発振器の構造の一
例を示す斜視図を示す。上記第４実施形態は、圧電振動
子Ｘ及び可変リアクタンス素子Ｃvを除く構成部品をワ
ンチップＩＣ５１として構成し、さらにワンチップＩＣ
５１、圧電振動子Ｘ及び可変リアクタンス素子Ｃvをモ
ールド封止した構成となっていたが、本５実施形態は、
圧電振動子Ｘを除く構成部品（可変リアクタンス素子Ｃ
vを含む）をワンチップＩＣ５２として構成し、さらに
ワンチップＩＣ５２及び圧電振動子Ｘをモールド封止し
た構成となっている。これにより、より部品点数を削減
して、組立工数及び製造コストを削減することが可能と
なる。

【００７２】

【発明の効果】本発明によれば、周波数制御特性を容易
に調整し、水晶振動子，可変リアクタンス素子及び発振
回路を構成するＩＣ等の構成部品の製造ばらつきにより
生じた周波数制御特性のばらつきを低減させ、良好な周
波数制御特性を有する電圧制御発振器を構成することが
可能となる。また、電圧制御発振器の周波数制御特性を
自動的に迅速に調整することが可能となる。

【図面の簡単な説明】

【図１】第１実施形態の電圧制御圧電発振器の原理説
明図である。

【図２】第１実施形態の電圧制御圧電発振器の具体的
構成図である。

【図３】メモリにおけるデータ格納状態の説明図であ
る。

【図４】スイッチをバイポーラトランジスタにより構
成した場合の説明図である。

【図５】スイッチをＭＯＳトランジスタにより構成し
た場合の説明図である。

【図６】周波数制御特性の自動調整システムの構成図
である。

【図７】周波数制御特性の自動調整の調整動作説明図
である。

【図８】周波数制御特性の傾き調整の説明図である。

【図９】制御電圧変換回路の入力抵抗（入力インピー
ダンス）を一定にする場合の説明図である。

【図１０】制御電圧変換回路の他の構成の説明図（そ
の１）である。

【図１１】制御電圧変換回路の他の構成の説明図（そ
の２）である。

【図１２】第２実施形態の電圧制御電発振器の構成図
である。

【図１３】第３実施形態の電圧制御圧電発振器の構成
図である。

【図１４】第４実施形態の電圧制御圧電発振器の斜視
図である。

【図１５】第５実施形態の電圧制御圧電発振器の斜視
図である。

【図１６】従来例の電圧制御圧電発振器の構成図であ
る。

【図１７】従来例の問題点を説明する図（その１）で
ある。

【図１８】従来例の問題点を説明する図（その２）で
ある。

【符号の説明】

１０、１０Ａ…電圧制御圧電発振器１１…制御電圧変換回路１２…周波数調整回路２１…メモリ２２…制御回路２３…データ入出力制御回路３０…自動調整システム３１…基準電圧印加装置３２…周波数制御特性調整装置Ｃ1〜Ｃm…コンデンサ（選択接続容量素子）Ｃ0…ベースコンデンサ（固定接続容量素子）ＤADJ…調整用データＤCTL…制御用データｆOSC…発振周波数Ｒ1-1…第１ベース抵抗（固定接続抵抗）Ｒ1-2〜Ｒ1-X…抵抗（選択接続抵抗）Ｒ2-1…第２ベース抵抗（固定接続抵抗）Ｒ2-2〜Ｒ2-X…抵抗（選択接続抵抗）Ｓ1-2〜Ｓ1-X、Ｓ2-2〜Ｓ2-X、Ｓ1〜Ｓm…スイッチＳOSC…発振信号ＶＣ…制御電圧入力端子

Claims

【特許請求の範囲】

【請求項１】圧電振動子及び前記圧電振動子に直列
に接続された可変リアクタンス素子を有し、制御電圧端
子に印加された制御電圧に対応する所定の発振周波数を
有する発振信号を出力する電圧制御発振器において、変換制御電圧に基づいて前記発振信号を生成し出力する
電圧制御発振回路と、前記発振信号の発振周波数が前記制御電圧に対応する予
め設定した基準発振周波数となるように、前記制御電圧
を予め設定した前記変換制御電圧に変換する制御電圧変
換回路と、を備えたことを特徴とする電圧制御発振器。
【請求項２】請求項１記載の電圧制御発振器におい
て、前記制御電圧変換回路は、前記制御電圧端子に接続され
た第１抵抗回路と、前記第１の抵抗回路に直列に接続された第２抵抗回路
と、を有し、前記第１抵抗回路の抵抗値及び前記第２抵抗回路の抵抗
値に対応する分圧比で、前記制御電圧を分圧することに
より前記制御電圧を前記変換電圧に変換することを特徴
とする電圧制御発振器。
【請求項３】請求項２記載の電圧制御発振器におい
て、前記第１抵抗回路または前記第２抵抗回路の少なくとも
一方は、複数の抵抗により構成され、前記複数の抵抗は、前記電圧制御端子と前記第１抵抗回
路及び前記第２抵抗回路の中間接続点との間、若しく
は、前記中間接続点と低電位側電源との間に固定的に接
続された固定接続抵抗と、所定の抵抗を有する複数の選
択接続抵抗と、を有し、前記複数の選択接続抵抗のうち、所望の前記選択接続抵
抗を前記固定接続抵抗に並列または直列に接続する抵抗
接続回路を備えたことを特徴とする電圧制御発振器。
【請求項４】請求項１ないし請求項３のいずれかに記
載の電圧制御発振器において、前記圧電振動子及び前記可変リアクタンス素子の中間接
続点と、前記制御電圧変換回路と、の間に入力抵抗を接
続したことを特徴とする電圧制御発振器。
【請求項５】請求項３記載の電圧制御発振器におい
て、前記選択接続抵抗の前記固定接続抵抗に対する接続／非
接続を制御するための抵抗接続制御データを記憶する抵
抗情報メモリと、外部からの調整用制御データに基づいて前記抵抗情報メ
モリに予め前記抵抗接続制御データを記憶させるととも
に、前記調整用制御データあるいは前記抵抗接続制御デ
ータに基づいて前記抵抗接続回路を制御する接続制御回
路と、を備えたことを特徴とする電圧制御発振器。
【請求項６】請求項１ないし請求項５のいずれかに記
載の電圧制御発振器において、所定の静電容量を有し、前記圧電振動子に接続される固
定接続容量素子と、所定の静電容量を有する複数の選択接続容量素子と、前記複数の選択接続容量素子のうち、所望の前記選択接
続容量素子を前記固定接続容量素子に並列に接続する容
量接続回路と、を備えたことを特徴とする電圧制御発振器。
【請求項７】請求項６記載の電圧制御発振器におい
て、前記選択接続容量素子の前記固定接続容量素子に対する
接続／非接続を制御するための容量接続制御データを記
憶する容量情報メモリと、外部からの調整用制御データに基づいて前記容量情報メ
モリに予め前記容量接続制御データを記憶させるととも
に、前記調整用制御データあるいは前記容量接続制御デ
ータに基づいて前記容量接続回路を制御する接続制御回
路と、を備えたことを特徴とする電圧制御発振器。
【請求項８】請求項１ないし請求項７のいずれかに記
載の電圧制御発振器において、前記制御電圧端子から見た入力インピーダンスを一の前
記制御電圧に対して前記変換制御電圧を変化させた場合
でも一定に保持することを特徴とする電圧制御発振器。
【請求項９】請求項２ないし請求項５のいずれかに記
載の電圧制御発振器において、前記制御電圧端子から見た入力インピーダンスが前記第
１抵抗回路の抵抗値及び前記第２抵抗回路の抵抗値にか
かわらず一定であるように前記第１抵抗回路の抵抗値及
び前記第２抵抗回路の抵抗値を設定することを特徴とす
る電圧制御発振器。
【請求項１０】請求項１ないし請求項９のいずれかに
記載の電圧制御発振器において、前記圧電振動子は、水晶振動子であることを特徴とする
電圧制御発振器。
【請求項１１】請求項１ないし請求項１０のいずれか
に記載の電圧制御発振器において、前記圧電振動子及び前記可変リアクタンス素子を除く構
成部品がワンチップＩＣとして構成されていることを特
徴とする電圧制御発振器。
【請求項１２】請求項１１記載の電圧制御発振器にお
いて、前記ワンチップＩＣ、前記圧電振動子及び前記可変リア
クタンス素子が一体としてモールド封止されていること
を特徴とする電圧制御発振器。
【請求項１３】請求項１１記載の電圧制御発振器にお
いて、前記ワンチップＩＣ、前記圧電振動子及び前記可変リア
クタンス素子が一のパッケージに収納されていることを
特徴とする電圧制御発振器。
【請求項１４】請求項１１記載の電圧制御発振器にお
いて、前記圧電振動子及び前記可変リアクタンス素子が一体と
してモールド封止されていることを特徴とする電圧制御
発振器。
【請求項１５】請求項１１記載の電圧制御発振器にお
いて、前記圧電振動子及び前記可変リアクタンス素子が一のパ
ッケージに収納されていることを特徴とする電圧制御発
振器。
【請求項１６】請求項１１記載の電圧制御発振器にお
いて、前記圧電振動子を除く構成部品がワンチップＩＣとして
構成されていることを特徴とする電圧制御発振器。
【請求項１７】請求項１６記載の電圧制御発振器にお
いて、前記ワンチップＩＣ及び前記圧電振動子が一体としてモ
ールド封止されていることを特徴とする電圧制御発振
器。
【請求項１８】請求項１６記載の電圧制御発振器にお
いて、前記ワンチップＩＣ及び前記圧電振動子が一のパッケー
ジに収納されていることを特徴とする電圧制御発振器。
【請求項１９】請求項１ないし請求項１８のいずれか
に記載の電圧制御発振器に対し、前記制御電圧端子に所
定の基準制御電圧を印加した状態で、前記基準制御電圧
に対応する所定の基準発振周波数を有する発振信号を出
力させるための調整を行う周波数制御特性調整システム
において、前記制御電圧端子に所定の基準制御電圧を印加した状態
で前記発振信号の周波数を検出する発振周波数検出手段
と、前記検出した発振信号の周波数と前記基準発振周波数と
を比較し、比較結果に基づいて、前記選択接続抵抗の前
記固定接続抵抗に対する接続／非接続を制御するための
前記調整用制御データを出力するための調整用データ出
力手段と、を備えたことを特徴とする周波数制御特性調整システ
ム。
【請求項２０】請求項６ないし請求項１８のいずれか
に記載の電圧制御発振器に対し、前記制御電圧端子に所
定の基準制御電圧を印加した状態で、前記基準制御電圧
に対応する所定の基準発振周波数を有する発振信号を出
力させるための調整を行う周波数制御特性調整システム
において、前記制御電圧端子に所定の基準制御電圧を印加した状態
で前記発振信号の周波数を検出する発振周波数検出手段
と、前記検出した発振信号の周波数と前記基準発振周波数と
を比較し、比較結果に基づいて、前記選択接続抵抗の前
記固定接続抵抗に対する接続／非接続を制御するための
前記調整用制御データ及び前記選択接続容量素子の前記
固定接続容量素子に対する接続／非接続を制御するため
の前記調整用制御データを出力するための調整用データ
出力手段と、を備えたことを特徴とする周波数制御特性調整システ
ム。
【請求項２１】請求項１ないし請求項１８のいずれか
に記載の電圧制御発振器に対し、前記制御電圧端子に所
定の基準制御電圧を印加した状態で、前記基準制御電圧
に対応する所定の基準発振周波数を有する発振信号を出
力させるための調整を行う周波数制御特性調整方法にお
いて、前記制御電圧端子に所定の基準制御電圧を印加する基準
制御電圧印加工程と、前記基準制御電圧を印加した状態で前記発振信号の周波
数を検出する発振周波数検出工程と、前記検出した発振信号の周波数と前記基準発振周波数と
を比較し、比較結果に基づいて、前記選択接続抵抗の前
記固定接続抵抗に対する接続／非接続を制御するための
前記調整用制御データを出力するための調整用データ出
力工程と、を備えたことを特徴とする周波数制御特性調整方法。
【請求項２２】請求項６ないし請求項１８のいずれか
に記載の電圧制御発振器に対し、前記制御電圧端子に所
定の基準制御電圧を印加した状態で、前記基準制御電圧
に対応する所定の基準発振周波数を有する発振信号を出
力させるための調整を行う周波数制御特性調整方法にお
いて、前記制御電圧端子に所定の基準制御電圧を印加する基準
制御電圧印加工程と、前記基準制御電圧を印加した状態で前記発振信号の周波
数を検出する発振周波数検出工程と、前記検出した発振信号の周波数と前記基準発振周波数と
を比較し、比較結果に基づいて、前記選択接続抵抗の前
記固定接続抵抗に対する接続／非接続を制御するための
前記調整用制御データ及び前記選択接続容量素子の前記
固定接続容量素子に対する接続／非接続を制御するため
の前記調整用制御データを出力するための調整用データ
出力工程と、を備えたことを特徴とする周波数制御特性調整方法。