【発明の詳細な説明】
始動回路を具える発振器
本発明は、第１電源端子及び第２電源端子と、出力端子に結合された第１主電
極、前記第１電源端子に結合された第２主電極及び入力端子に結合された制御電
極が設けられた増幅トランジスタとを有する増幅器と、共振器と、始動回路とを
具える発振器に関するものである。
このような発振器は、ドイツ連邦共和国特許第３１２８３３１号明細書に開示
されており既知である。発振器の出力信号の周波数はしばしば、圧電素子、例え
ば石英結晶を用いることにより規定されている。このような発振器を始動させる
ためには、圧電素子に供給する電力を可成り多くする必要がある。この理由で、
増幅器の利得を高くする必要がある。これを達成するには、増幅器の増幅トラン
ジスタの相互コンダクタンスを比較的大きくする必要がある。通常、増幅トラン
ジスタの制御電極に電流発生手段が結合されている。この手段によると、増幅ト
ランジスタが過負荷状態となって、相互コンダクタンスが突然急激に降下してし
まうおそれがある。このようになると、発振器は始動しえなくなる。この問題を
既知の発振器では、発振器に補助回路を設け、この補助回路により、発振器の出
力端子における電位がある限界値を超えた際のこの発振器の出力端子の電圧を測
定して、電流発生手段が生じる電流を減少させるようにすることにより解決して
いる。この補助回路は実際には帰還制御ループであって測定用トランジスタを有
し、このトランジスタはその入力電極によって発振器の出力端子に結合されてい
る。
この既知の発振器の欠点は、補助回路の制御動作が不安定となるおそれがある
ということである。この問題を、既知の回路では追加のキャパシタを設けること
により解決している。この解決策は、発振器を集積回路に用いる場合に一層不利
益となるものである。その理由は、このようにすると、発振器に必要とするチッ
プ表面積が著しく増大する為である。
既知の回路の他の欠点は、発振器の出力端子における出力信号が到達しうる最
大振幅が補助回路の使用の為に不必要に制限されてしまうということである。
本発明の目的は、上述した欠点を無くした始動回路を有する発振器を提供せん
とするにある。
この目的のために、本発明による発振器は、前記始動回路が、入力端子におけ
る電位を測定することによりこの入力端子における電位を制限するようになって
いることを特徴とする。
本発明は、始動回路を帰還制御ループとしてではなく、増幅トランジスタの制
御電極における電圧を制限する電圧リミッタとして構成すれば、既知の発振器の
欠点を回避しうるという認識を基に成したものである。
本発明の発振器の例は、前記始動回路が、入力端子に結合された第１主電極と
、電流発生手段に結合された第２主電極と、基準端子に結合された制御電極とを
有する第１トランジスタと、第１電源端子に結合された第１主電極と、前記第１
トランジスタの第２主電極に結合された第２主電極と、共通端子に結合された制
御電極とを有する第２トランジスタとより成る差動対を具えていることを特徴と
する。
増幅器の利得を更に高めるためには、増幅器が、出力端子に結合された第１主
電極と、第２電源端子に結合された第２主電極と、他の入力端子に結合された制
御電極とを有する他の増幅トランジスタを具えるようにすることができる。この
場合、増幅器の相互コンダクタンスは、前述した増幅トランジスタの相互コンダ
クタンスとこの他の増幅トランジスタの相互コンダクタンスとの合計に等しくな
る。この他の増幅トランジスタが過負荷状態となって発振器が始動しえなくなる
のを防止するためには、発振器が他の始動回路を有するようにする必要がある。
この他の始動回路は前述した始動回路と同様に構成することができる。
本発明による発振器の他の例は、この発振器が更に、出力端子における発振器
信号の振幅を制御する振幅制御器を具えていることを特徴とする。この振幅制御
器は、第１主電極と、出力端子に結合された第２主電極と、振幅基準端子に結合
された制御電極とを有する第３トランジスタと、この第３トランジスタの第１主
電極に結合された第１主電極と、入力端子に結合された第２主電極と、制御電極
とを有する第４トランジスタと、出力端子と第４トランジスタの制御電極との間
に結合されたバイアスキャパシタと、第４トランジスタの制御電極における電位
を制限する電圧リミッタとを具えるようにすることができる。出力端子における
出力信号の振幅は振幅基準端子に結合された電圧発生手段により制御されるよう
にしうる。更に、発振器に前記他の振幅トランジスタが設けられている場合には
、この発振器が他の振幅制御器を具えるようにしうる。この他の振幅制御器は前
述した振幅制御器と同様に構成することができる。この他の振幅制御器を、他の
振幅基準端子に結合された他の電圧発生手段により制御すれば、出力端子におけ
る出力信号の正及び負ピークを別々に制御することができる。これら他の電圧発
生手段及び他の振幅基準端子は所望に応じ省略することができる。この場合、前
記他の振幅制御器は前述した振幅基準端子に結合する必要がある。この場合、出
力端子における出力信号の正及び負ピークの双方が前述した電圧発生手段により
制御される。
以下に本発明を図面を参照して更に詳細に説明する。図中、
図１は、本発明による始動回路を具える発振器の一実施例を示す回路図であり
、
図２は、本発明による振幅制御器を具える発振器の一実施例を示す回路図であ
る。
これらの図で同じ構成素子には同じ符号を付してある。トランジスタはこの場
合電界効果トランジスタとして構成されており、例えばドレイン、ソース及びゲ
ートがそれぞれ第１主電極、第２主電極及び制御電極に対応する。これらトラン
ジスタはバイポーラトランジスタとすることもできる。又、図示の導電型の代り
に反対の導電型のトランジスタを用いることもできる。また、バイポーラトラン
ジスタと電界効果トランジスタとの組合せも可能である。電圧発生手段又は電流
発生手段の極性は要求されるように定める必要がある。発振器は集積回路中に形
成するか個別の素子として構成することができる。
図１は、本発明による始動回路ＵＰ１を具える発振器の一実施例を示す。この
発振器は、第１及び第２電源端子１，２と、ドレインＤ０が出力端子３に結合さ
れ、ソースＳ０が第１電源端子１に結合され、ゲートＧ０が入力端子Ｋ１に結合
された増幅トランジスタＴ０とを有する増幅器ＡＭＰと；出力端子３と共通端子
ＫＧとの間に接続された共振器Ｑと；入力端子Ｋ１と共通端子ＫＧとの間に接続
された第１キャパシタＣ１と；出力端子３と第１電源端子１との間に接続された
第２キャパシタＣ２と；共通端子ＫＧと第１電源端子１との間に接続された第３
キャパシタＣ３とを具えている。共振器Ｑと第１キャパシタＣ１との直列回路は
帰還通路を構成しており、この帰還通路が増幅器ＡＭＰと相俟って閉ループを構
成している。共振器Ｑはしばしば石英結晶を以って構成されている。第２キャパ
シタＣ２及び第３キャパシタＣ３は移相素子として作用し、その結果発振器の周
波数が共振器の共振周波数にほぼ等しくなるようにしている。共振器Ｑが石英結
晶を以って構成されている場合には、この石英結晶の抵抗損失が、発振器の始動
中に帰還通路が充分に有効とならない程度に高くなるおそれがある。この理由か
ら、抵抗素子Ｒを石英結晶と並列に接続する必要がある。この抵抗素子Ｒは例え
ば抵抗体又はダイオードを以って構成することができる。この抵抗素子Ｒは出力
端子３と入力端子Ｋ１との間に結合することもできる。発振器を始動させるため
に増幅トランジスタＴ０のゲートＧ０に更に電流発生手段すなわち電流源１１が
結合されている。これにもかかわらず、発振器が始動し損うおそれがある。これ
は以下の現象によるものである。電流源Ｉ１は増幅トランジスタＴ０のゲート−
ソース容量を逐次充電する為、ソースＳ０とゲートＧ０との間の電圧差を増大さ
せる。その結果、増幅トランジスタＴ０の導通状態を逐次高めるとともにこれと
同時に増幅トランジスタＴ０の相互コンダクタンスをも逐次増大させる。これと
同時にソースＳ０とドレインＤ０との間の電圧差が逐次減少する。ソースＳ０と
ドレインＤ０との間の電圧差は所定の瞬時に増幅トランジスタＴ０がもはや飽和
状態とならなくなる程度に小さくなる為、増幅トランジスタＴ０の相互コンダク
タンスが急激に降下する。発振器がこの所定の瞬時にまだ始動していなかった場
合には、増幅トランジスタＴ０の相互コンダクタンスが不充分である為に発振器
は始動しえなくなる。
発振器の始動を確実にするために、本発明による発振器には更に始動回路ＵＰ
１が設けられており、この始動回路ＵＰ１が、ドレインＤ１を入力端子Ｋ１に結
合し、ソースＳ１を電流源Ｉ１に結合し、ゲートＧ１を基準端子ＲＥＦ１に結合
した第１トランジスタＴ１と、ドレインＤ２を第１電源端子１に結合し、ソース
Ｓ２を第１トランジスタＴ１のソースＳ１に結合し、ゲートＧ２を共通端子ＫＧ
に結合した第２トランジスタＴ２とを有する差動対Ｔ１，Ｔ２を具えている。更
に、第１トランジスタＴ１のドレインＤ１と直列に電圧レベルシフタＬＥＶ１を
接続することができる。
始動回路ＵＰ１は以下のように動作する。電圧発生手段により電位を基準端子
ＲＥＦ１に供給する。この電位は第１電源端子１の電位の半分に等しくするのが
好ましい。まず最初、電流源Ｉ１によって生ぜしめられる電流ＩＳ１のある部分
が第１トランジスタＴ１を流れる。始動回路ＵＰ１と、増幅器ＡＭＰと、石英結
晶Ｑ及び抵抗素子Ｒの並列回路とが負帰還制御ループを構成する為、第２トラン
ジスタＴ２のゲートＧ２における電位は基準端子ＲＥＦ１における電位にほぼ等
しくなる。従って、電流ＩＳ１の半分が第１トランジスタＴ１を流れる為、増幅
トランジスタＴ０のゲートーソース容量が逐次充電され、この増幅トランジスタ
Ｔ０の導通状態が逐次高まる。第１トランジスタＴ１のドレインＤ１及びソース
Ｓ１間の電圧差は、この第１トランジスタＴ１がもはや飽和状態とならなくなる
まで連続的に減少する。その結果、この第１トランジスタＴ１を流れる電流が連
続的に減少する。その結果、増幅トランジスタＴ０のゲート−ソース容量が全く
或いは殆ど更に充電されなくなる。電圧レベルシフタＬＥＶ１の設計を適切にす
ることにより、増幅トランジスタＴ０が不飽和状態となる前に第１トランジスタ
Ｔ１が飽和状態でなくなる。これにより発振器の始動を確実にする。
発振器が発振している際には、電流ＩＳ１が第１トランジスタＴ１及び第２ト
ランジスタＴ２を交互に流れる。負帰還制御ループＵＰ１，ＡＭＰ，Ｑ，Ｒは共
通端子ＫＧ及び出力端子３における電位の直流電圧成分を基準端子ＲＥＦ１にお
ける電位に等しくする。
発振器に他の増幅トランジスタＴ０Ｖが設けられ、そのドレインＤ０Ｖが出力
端子３に結合され、ソースＳ０Ｖが第２電源端子２に結合され、ゲートＧ０Ｖが
他の入力端子Ｋ２に結合されている場合には、この発振器は更に他の始動回路Ｕ
Ｐ２と、共通端子ＫＧ及び前記他の入力端子Ｋ２間に接続した第４キャパシタＣ
４とを有し、発振器の始動を確実にするようにする必要がある。この他の始動回
路ＵＰ２は始動回路ＵＰ１と同様に構成することができる。
図２は、本発明による発振器に用いうる振幅制御器ＡＭＰＲＥＧの一実施例を
示す。この振幅制御器ＡＭＰＲＥＧは、ソースＳ３が出力端子３に結合され、ゲ
ートＧ３が振幅基準端子ＡＭＰＲＥＦに結合された第３トランジスタＴ３と、ド
レインＤ４が第３トランジスタＴ３のドレインＤ３に結合され、ソースＳ４が入
力端子Ｋ１に結合された第４トランジスタＴ４と、出力端子３及び第４トランジ
スタＴ４のゲートＧ４間に結合されたバイアスキャパシタＣＩと、第１電源端子
１及び第４トランジスタＴ４のゲートＧ４間に結合された電圧リミッタＶＬＩＭ
とを具えている。この振幅制御器ＡＭＰＲＥＧの動作は以下の通りである。一例
として、第１電源端子１における電位が第２電源端子２における電位よりも高く
、増幅トランジスタＴ０及び第３トランジスタＴ３がＰ型電界効果トランジスタ
であり、第４トランジスタＴ４がＮ型電界効果トランジスタであるものと仮定す
る。出力端子３における発振器信号の正の半部の振幅は、振幅基準端子ＡＭＰＲ
ＥＦに電圧を供給する電圧発生手段を用いて振幅制御器ＡＭＰＲＥＧにより制御
しうる。出力端子３における電位が第３トランジスタＴ３のしきい値電圧ＶＴ３
以上に振幅基準端子ＡＭＰＲＥＦにおける電位よりも高くなると、この第３トラ
ンジスタＴ３が導通し、電流が出力端子３から第３トランジスタＴ３及び第４ト
ランジスタＴ４を経て入力端子Ｋ１に流れる。これにより、入力端子Ｋ１におけ
る電位を高め、増幅トランジスタＴ０を流れる電流が減少する。これにより、出
力端子３における電位を、出力端子３と振幅基準端子ＡＭＰＲＥＦとの間の電位
差が第３トランジスタＴ３のしきい値電圧ＶＴ３に等しくなる程度に出力端子３
における電位が低くなるまで減少させる。出力端子３における出力信号が正のピ
ークにある際のみ第３トランジスタＴ３及び第４トランジスタＴ４に小電流が流
れ、従って振幅制御器ＡＭＰＲＥＧは出力信号の正ピーク中に制御を行なう。第
４トランジスタＴ４は出力信号の正ピーク中に導通していなければならない為、
正ピーク中ゲートＧ４における電位をソースＳ４における電位よりも少なくとも
第４トランジスタＴ４のしきい値電圧ＶＴ４だけ高くする必要がある。このこと
は、ゲートＧ４をバイアスキャパシタＣＩを介して出力端子３に結合させること
により達成される。出力端子３における信号は共通端子ＫＧにおける信号と逆相
である為、出力端子３における信号の正ピーク中には第４トランジスタＴ４のゲ
ートＧ４及びソースＳ４間に充分大きな電位差が得られ、その結果第４トランジ
スタ
Ｔ４が導通している。
電圧リミッタＶＬＩＭは第４トランジスタＴ４のゲートＧ４における信号電圧
を制限し、これにより、入力端子Ｋ１から第４トランジスタＴ４及び第３トラン
ジスタＴ３を経て出力端子３に電流を流すようにするおそれを生じる第４トラン
ジスタＴ４のソース及びドレイン機能の交換を防止する。