JP2014033289A - 波形変換器及び発振器 - Google Patents
波形変換器及び発振器 Download PDFInfo
- Publication number
- JP2014033289A JP2014033289A JP2012171600A JP2012171600A JP2014033289A JP 2014033289 A JP2014033289 A JP 2014033289A JP 2012171600 A JP2012171600 A JP 2012171600A JP 2012171600 A JP2012171600 A JP 2012171600A JP 2014033289 A JP2014033289 A JP 2014033289A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- waveform converter
- capacitor
- signal
- feedback resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
【課題】信号のデューティー比を調整する。
【解決手段】入力信号の波形を変換してデューティー比を調整する波形変換器100において、入力信号を反転する反転回路10と、反転回路10が出力した信号から所定の周波数より高い周波数成分を除去するラグリードフィルタ20と、ラグリードフィルタ20が出力する信号を反転回路10の入力部に帰還させる帰還抵抗30とを備える。ラグリードフィルタ20は、例えば、反転回路10の出力部と帰還抵抗30との間に接続された第1抵抗22と、第1抵抗22及び帰還抵抗30に接続されたキャパシタ24と、キャパシタ24とグランドとの間に接続された第2抵抗26とを有する。
【選択図】図2
【解決手段】入力信号の波形を変換してデューティー比を調整する波形変換器100において、入力信号を反転する反転回路10と、反転回路10が出力した信号から所定の周波数より高い周波数成分を除去するラグリードフィルタ20と、ラグリードフィルタ20が出力する信号を反転回路10の入力部に帰還させる帰還抵抗30とを備える。ラグリードフィルタ20は、例えば、反転回路10の出力部と帰還抵抗30との間に接続された第1抵抗22と、第1抵抗22及び帰還抵抗30に接続されたキャパシタ24と、キャパシタ24とグランドとの間に接続された第2抵抗26とを有する。
【選択図】図2
Description
本発明は、波形のデューティーを調整する波形変換器、及び、当該波形変換器を有する発振器に関する。
水晶発振器の出力信号波形には、50%のデューティー比であることが求められる場合が多い。ところが、半導体集積回路に発振回路が内蔵されると、発振回路が有するCMOSインバータを構成するNチャネルトランジスタ及びPチャネルトランジスタの特性ばらつきの影響により、50%のデューティー比を得られないことがある。
そこで、従来、低域通過フィルタ(ラグフィルタ)に発振信号を通して得られた低周波数成分を帰還させることにより、デューティー比を約50%に維持する回路が知られている(例えば、特許文献1及び特許文献2を参照)。
図7は、従来の波形変換器500の構成例を示す。波形変換器500は、反転回路10、ラグフィルタ40及び帰還抵抗30を有する。波形変換器500に入力される発振信号は反転回路10において反転され、反転後の信号がラグフィルタ40に入力される。ラグフィルタ40は、抵抗22及びキャパシタ24を有する低域通過フィルタであり、反転後の信号から直流に近い低周波成分信号を抽出して帰還抵抗30に入力する。ラグフィルタ40によって抽出された低周波成分信号は帰還抵抗30を介して反転回路10の入力段に帰還される。
例えば、ラグフィルタ40に入力される方形波信号のデューティー比が60%である場合には、方形波信号におけるハイレベル期間の割合が60%であり、ロウレベル期間の割合が40%である。ラグフィルタ40は、デューティー比が60%の方形波信号から低周波成分を抽出して、ハイレベルとロウレベルとの中間レベルよりもハイレベルに近い低周波成分信号を出力する。
ラグフィルタ40が出力した低周波成分信号は、反転回路10に入力される発振信号のバイアス信号として機能する。例えば、低周波成分信号のレベルが中間レベルよりもハイレベルに近い場合には、発振信号がハイレベル側にシフトされる。発振信号がハイレベル側にシフトすると、反転回路10の閾値電圧よりも発振信号の電圧が大きい期間が長くなる。
その結果、反転回路10が出力する反転信号においては、ハイレベル期間の割合が短くなるとともにロウレベル期間の割合が長くなるので、60%であったデューティー比が50%に近づく。波形変換器500は、上記の帰還制御を繰り返すことによって、デューティー比を50%に維持することができる。
ところが、位相余裕が十分に大きくないと、電源起動時や外部ノイズが印加された時などにおいて異常発振が発生するという問題が生じる。そこで、ラグフィルタ40により構成される波形変換器500においては、大容量のキャパシタ24を用いることにより十分な位相余裕を確保して異常発振を抑制していた。
しかし、キャパシタ24の容量を大きくするとキャパシタ24のサイズが大きくなるという問題が生じる。特に、波形変換器500を半導体集積回路に内蔵させる場合には、集積回路においてキャパシタ24が占める面積が大きくなるので、集積回路のコストが高くなるという問題が生じていた。
そこで、本発明はこれらの点を鑑みてなされたものであり、デューティー比を調整する波形変換器において十分な位相余裕を確保しつつキャパシタの容量を低減することを目的とする。
上記の課題を解決するために、本発明の第1の態様においては、入力信号を反転する反転回路と、反転回路が出力した信号から所定の周波数より高い周波数成分を除去するラグリードフィルタと、ラグリードフィルタが出力する信号を反転回路の入力部に帰還する帰還抵抗とを備える波形変換器を提供する。
上記のラグリードフィルタは、反転回路の出力部と帰還抵抗との間に接続された第1抵抗と、第1抵抗及び帰還抵抗に接続されたキャパシタと、キャパシタとグランドとの間に接続された第2抵抗とを有する。上記の第1抵抗及び帰還抵抗は、例えば、第2抵抗の抵抗値よりも大きな抵抗値を有する。一例として、第2抵抗の精度は、第1抵抗及び帰還抵抗の精度よりも高い。
本発明の第2の態様においては、水晶振動子と、水晶振動子を発振させる発振回路と、上記の発振回路の出力信号から直流成分を除去するキャパシタと、当該キャパシタによって直流成分が除去された入力信号の波形を変換する波形変換器とを備える発振器を提供する。当該発振器における波形変換器は、入力信号を反転する反転回路と、反転回路が出力した信号から所定の周波数より高い周波数成分を除去するラグリードフィルタと、ラグリードフィルタが出力する信号を反転回路の入力部に帰還させる帰還抵抗とを有する。
本発明に係る波形変換器及び発振器によれば、デューティーを調整する波形変換器において十分な位相余裕を確保しつつキャパシタの容量を低減することができるという効果を奏する。
[波形変換器100を有する発振器400の基本構成]
図1は、本実施形態に係る波形変換器100を含む発振器400の構成例を示す。発振器400は、波形変換器100、発振回路200及び出力回路300を備える。発振回路200は、例えば、水晶振動子210の共振周波数で発振する発振信号を生成するコルピッツ発振回路又はハートレー発振回路である。発振回路200において生成された発振信号は、キャパシタ220を介して波形変換器100に入力される。キャパシタ220は発振信号における直流成分を除去する。
図1は、本実施形態に係る波形変換器100を含む発振器400の構成例を示す。発振器400は、波形変換器100、発振回路200及び出力回路300を備える。発振回路200は、例えば、水晶振動子210の共振周波数で発振する発振信号を生成するコルピッツ発振回路又はハートレー発振回路である。発振回路200において生成された発振信号は、キャパシタ220を介して波形変換器100に入力される。キャパシタ220は発振信号における直流成分を除去する。
波形変換器100は、キャパシタ220を介して入力される発振信号の波形を変換して、デューティー比を約50%に調整する。波形変換器100によりデューティー比が約50%に調整された発振信号は、出力回路300を介して出力される。出力回路300は、例えば、波形変換器100から入力された信号を反転して出力するインバータである。
[波形変換器100の基本構成]
図2は、波形変換器100の構成例を示す。波形変換器100は、反転回路10、ラグリードフィルタ20及び帰還抵抗30を有する。反転回路10は、キャパシタ220を介して入力される発振信号を反転する。例えば、反転回路10は、Pチャネルトランジスタ12及びNチャネルトランジスタ14を有するCMOSインバータであり、入力される発振信号の論理値を反転する。
図2は、波形変換器100の構成例を示す。波形変換器100は、反転回路10、ラグリードフィルタ20及び帰還抵抗30を有する。反転回路10は、キャパシタ220を介して入力される発振信号を反転する。例えば、反転回路10は、Pチャネルトランジスタ12及びNチャネルトランジスタ14を有するCMOSインバータであり、入力される発振信号の論理値を反転する。
反転回路10は、入力される発振信号の電圧が閾値電圧よりも高い期間においてはNチャネルトランジスタ14が導通状態になることにより、ロウレベル電圧(グランド電圧)を出力する。反転回路10は、入力される発振信号の電圧が閾値電圧以下の期間においては、Pチャネルトランジスタ12が導通状態になることにより、ハイレベル電圧(電源電圧)を出力する。反転回路10の出力信号は、ラグリードフィルタ20及び出力回路300に入力される。
ラグリードフィルタ20は、反転回路10が出力した信号から所定の周波数より高い周波数成分を除去する。ラグリードフィルタ20は、第1抵抗として機能する抵抗22、キャパシタ24、及び、第2抵抗として機能する抵抗26を有する。抵抗22は、反転回路10の出力部と帰還抵抗30との間に接続されている。具体的には、抵抗22は、Pチャネルトランジスタ12のドレイン及びNチャネルトランジスタ14のドレインと帰還抵抗30との間に接続されている。
キャパシタ24の1つの端子は、第1抵抗22及び帰還抵抗30と接続されている。キャパシタ24の他方の端子は、抵抗26に接続されている。すなわち、キャパシタ24は、抵抗26と第1抵抗22及び帰還抵抗30との間に接続されている。抵抗26は、キャパシタ24とグランドとの間に接続されている。
反転回路10への入力信号の位相と反転回路10からの出力信号の位相との間の位相差が180度で、波形変換器100における帰還ループ利得が1(0dB)以上あると、異常発振が生じる可能性がある。そこで、ラグリードフィルタ20は、抵抗26を有することにより、図7に示したラグフィルタ40に比べて大きな位相余裕を有することで、異常発振を防ぐことができる。ここで、位相余裕とは、反転回路10への入力信号の位相と反転回路10からの出力信号の位相との間の位相差が180度である状態に対する位相差の値である。波形変換器100は、45度以上の位相余裕を有することが好ましく、50度以上の位相余裕を有することがさらに好ましい。
[位相余裕のシミュレーション特性]
図3は、キャパシタ24の容量と位相余裕との関係の一例を示す。図3における鎖線は、図7に示した従来の波形変換器500におけるキャパシタ24の容量を変化させた時の位相余裕の大きさを示す。図3における実線は、図2に示した波形変換器100におけるキャパシタ24の容量を変化させた時の位相余裕の大きさを示す。ここで、抵抗22及び帰還抵抗30の抵抗値は100kΩであり、抵抗26の抵抗値は5kΩである。
図3は、キャパシタ24の容量と位相余裕との関係の一例を示す。図3における鎖線は、図7に示した従来の波形変換器500におけるキャパシタ24の容量を変化させた時の位相余裕の大きさを示す。図3における実線は、図2に示した波形変換器100におけるキャパシタ24の容量を変化させた時の位相余裕の大きさを示す。ここで、抵抗22及び帰還抵抗30の抵抗値は100kΩであり、抵抗26の抵抗値は5kΩである。
図3に示すように、波形変換器500における位相余裕を45度以上にするためには、キャパシタ24の容量値を400pFよりも大きくしなければならないのに対して、波形変換器100においては、キャパシタ24の容量値が約50pF以上である場合に位相余裕が45度以上になっている。したがって、波形変換器100によれば、キャパシタ24の容量を従来の8分の1にすることができる。
図4Aは、抵抗22の抵抗値を80kΩに固定した状態で帰還抵抗30の抵抗値を変化させた場合の位相余裕の変化特性を示す。図4Bは、帰還抵抗30の抵抗値を80kΩに固定した状態で抵抗22の抵抗値を変化させた場合の位相余裕の変化特性を示す。図4A及び図4Bにおいて、抵抗26の抵抗値は7kΩである。
図4Aにおいては、抵抗22の抵抗値が80kΩであり、帰還抵抗30の抵抗値が約45kΩ以上80kΩ以下の場合に、位相余裕が50度以上である。すなわち、抵抗22の抵抗値に対する帰還抵抗30の抵抗値の比(帰還抵抗30/抵抗22)が0.56以上1以下の範囲において、位相余裕が50度以上であるので好ましい。
図4Bにおいては、帰還抵抗30の抵抗値が80kΩであり、抵抗22の抵抗値が60kΩ以上80kΩ以下の場合に、位相余裕が50度以上である。すなわち、抵抗22の抵抗値に対する帰還抵抗30の抵抗値の比が1以上1.33以下の範囲において、位相余裕が50度以上であるので好ましい。
図4A及び図4Bに示した特性から、抵抗22の抵抗値に対する帰還抵抗30の抵抗値の比が0.56以上1.33以下の範囲であることが好ましく、抵抗22の抵抗値と帰還抵抗30の抵抗値が等しいことがさらに好ましいことがわかる。
図5は、抵抗22及び帰還抵抗30の抵抗値を同時に変化させた場合の位相余裕の変化特性を示す。図5に示すように、抵抗22及び帰還抵抗30の抵抗値が35kΩ以上100kΩ以下において位相余裕が45度以上であり、抵抗22及び帰還抵抗30の抵抗値が60kΩ以上80kΩ以下において位相余裕が50度以上である。したがって、抵抗22及び帰還抵抗30の抵抗値は、35kΩ以上100kΩ以下であることが好ましく、60kΩ以上80kΩ以下であることがさらに好ましい。
図6は、抵抗22及び帰還抵抗30の抵抗値が100kΩ、キャパシタ24の容量値が50pFの状態で抵抗26の抵抗値を変化させた場合の位相余裕の変化特性を示す。図6に示すように、抵抗26の抵抗値が約5.5kΩ以上8.5kΩ以下の場合に位相余裕が45度以上になるので好ましい。
図6によれば、抵抗22及び帰還抵抗30の抵抗値が抵抗26の抵抗値よりも大きいことが好ましいこともわかる。抵抗26の抵抗値は、抵抗22及び帰還抵抗30の抵抗値の5.5%以上8.5%以下であることが特に好ましい。
図5及び図6を比べると、位相余裕が45度以上になるために、抵抗22及び帰還抵抗30の抵抗値は35kΩ以上100kΩ以下であることが好ましく、抵抗26の抵抗値は5.5kΩ以上8.5kΩ以下であることが好ましい。すなわち、抵抗22及び帰還抵抗30の抵抗値は、67.5kΩ±32.5kΩ=67.5kΩ±48%であることが好ましく、抵抗26の抵抗値は、7kΩ±1.5kΩ=7kΩ±21%であることが好ましい。
このことからもわかるように、抵抗26の抵抗値は、抵抗22及び帰還抵抗30の抵抗値に比べて位相余裕の大きさに与える影響が大きい。したがって、抵抗26の抵抗値の精度は、抵抗22及び帰還抵抗30の抵抗値の精度よりも高いことが好ましい。例えば、波形変換器100を集積回路に内蔵する場合に、抵抗26の抵抗値の製造ばらつきは、抵抗22及び帰還抵抗30の抵抗値の製造ばらつきよりも小さいことが好ましい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
10・・・反転回路、12・・・Pチャネルトランジスタ、14・・・Nチャネルトランジスタ、20・・・ラグリードフィルタ、22・・・抵抗、24・・・キャパシタ、26・・・抵抗、30・・・帰還抵抗、40・・・ラグフィルタ、100・・・波形変換器、200・・・発振回路、210・・・水晶振動子、220・・・キャパシタ、300・・・出力回路、400・・・発振器、500・・・波形変換器
Claims (5)
- 入力信号の波形を変換する波形変換器であって、
前記入力信号を反転する反転回路と、
前記反転回路が出力した信号から所定の周波数より高い周波数成分を除去するラグリードフィルタと、
前記ラグリードフィルタが出力する信号を前記反転回路の入力部に帰還させる帰還抵抗と
を備える波形変換器。 - 前記ラグリードフィルタは、
前記反転回路の出力部と前記帰還抵抗との間に接続された第1抵抗と、
前記第1抵抗及び前記帰還抵抗に接続されたキャパシタと、
前記キャパシタとグランドとの間に接続された第2抵抗と
を有する請求項1に記載の波形変換器。 - 前記第1抵抗及び前記帰還抵抗が、前記第2抵抗の抵抗値よりも大きな抵抗値を有する請求項2に記載の波形変換器。
- 前記第2抵抗の精度が、前記第1抵抗及び前記帰還抵抗の精度よりも高い請求項2又は3に記載の波形変換器。
- 水晶振動子と、
前記水晶振動子を発振させる発振回路と、
前記発振回路の出力信号から直流成分を除去するキャパシタと、
前記直流成分が除去された入力信号の波形を変換する波形変換器と
を備え、
前記波形変換器は、
前記入力信号を反転する反転回路と、
前記反転回路が出力した信号から所定の周波数より高い周波数成分を除去するラグリードフィルタと、
前記ラグリードフィルタが出力する信号を前記反転回路の入力部に帰還させる帰還抵抗と
を有する発振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012171600A JP2014033289A (ja) | 2012-08-02 | 2012-08-02 | 波形変換器及び発振器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012171600A JP2014033289A (ja) | 2012-08-02 | 2012-08-02 | 波形変換器及び発振器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014033289A true JP2014033289A (ja) | 2014-02-20 |
Family
ID=50282814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012171600A Pending JP2014033289A (ja) | 2012-08-02 | 2012-08-02 | 波形変換器及び発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014033289A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10581437B2 (en) | 2017-02-27 | 2020-03-03 | Nihon Dempa Kogyo Co., Ltd. | Crystal controlled oscillator and manufacturing method of crystal controlled oscillator |
KR102287916B1 (ko) * | 2020-06-22 | 2021-08-06 | 전병두 | 백투백 커플링 기반의 저주파수 발진기 |
-
2012
- 2012-08-02 JP JP2012171600A patent/JP2014033289A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10581437B2 (en) | 2017-02-27 | 2020-03-03 | Nihon Dempa Kogyo Co., Ltd. | Crystal controlled oscillator and manufacturing method of crystal controlled oscillator |
KR102287916B1 (ko) * | 2020-06-22 | 2021-08-06 | 전병두 | 백투백 커플링 기반의 저주파수 발진기 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9407201B1 (en) | Crystal oscillator circuit | |
JP5876368B2 (ja) | 改良された帯域幅を備える電圧制御発振器を有する位相同期ループ回路 | |
JP2010176276A (ja) | 電子回路 | |
JP2006245774A (ja) | 電圧制御発振器 | |
US11082006B2 (en) | Low power crystal oscillator | |
JP6385208B2 (ja) | 水晶発振回路及び電子時計 | |
JP2014033289A (ja) | 波形変換器及び発振器 | |
US20150137898A1 (en) | Oscillator Buffer and Method for Calibrating the Same | |
US7362190B2 (en) | Oscillator circuit with high pass filter and low pass filter in output stage | |
JP2016144163A (ja) | 電圧制御型発振回路 | |
US8917122B1 (en) | Frequency dividers | |
JP2013150033A (ja) | 電圧制御型発振器 | |
US9054633B2 (en) | Bias current circuit and semiconductor integrated circuit | |
JP2014171201A (ja) | Pll回路 | |
JP2005286821A (ja) | パルスカウント検波回路 | |
JP2014222867A (ja) | 周波数分周回路、pllシンセサイザ回路、および電子機器 | |
US10574181B2 (en) | Circuit with shunt path | |
JP2010056829A (ja) | 発振回路 | |
JP6191952B2 (ja) | パルス信号発生回路およびicチップ | |
JP2012161039A (ja) | クロックバッファ回路及びこれを用いたクロック分配回路 | |
JP2005252984A (ja) | 水晶発振回路 | |
JP2019012944A (ja) | クロック信号生成回路 | |
KR101726973B1 (ko) | 링 발진기 | |
JP2011077724A (ja) | 水晶発振回路 | |
JP2010226556A (ja) | Pll回路及びチャージポンプ回路 |