KR101726973B1 - 링 발진기 - Google Patents

링 발진기 Download PDF

Info

Publication number
KR101726973B1
KR101726973B1 KR1020160020522A KR20160020522A KR101726973B1 KR 101726973 B1 KR101726973 B1 KR 101726973B1 KR 1020160020522 A KR1020160020522 A KR 1020160020522A KR 20160020522 A KR20160020522 A KR 20160020522A KR 101726973 B1 KR101726973 B1 KR 101726973B1
Authority
KR
South Korea
Prior art keywords
transistor
inverter
ring oscillator
terminal
inverters
Prior art date
Application number
KR1020160020522A
Other languages
English (en)
Inventor
문동우
신후영
이미림
박창근
Original Assignee
숭실대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 숭실대학교산학협력단 filed Critical 숭실대학교산학협력단
Priority to KR1020160020522A priority Critical patent/KR101726973B1/ko
Application granted granted Critical
Publication of KR101726973B1 publication Critical patent/KR101726973B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

본 발명은 링 발진기에 대한 것이다.
본 발명에 따른 링 발진기는 제1단이 전원 전압과 연결되는 복수의 제1 트랜지스터가 포함되며 전류를 제어하는 제1 전류제어부; 제1단이 상기 제1 트랜지스터의 제2단에 연결된 제2 트랜지스터와, 제1단이 상기 제2 트랜지스터의 제2단에 연결된 제3 트랜지스터를 포함하는 복수의 인버터를 포함하는 발진부; 및 제1단이 상기 제3 트랜지스터의 제2단에 연결되고 제2단이 접지 전원에 연결되는 복수의 제4 트랜지스터가 포함되며 전류를 제어하는 제2 전류제어부를 포함하고, 상기 복수의 인버터는 홀수 단으로 형성되며, 적어도 하나는 상이한 크기를 가지는 것을 특징으로 한다.
이와 같이 본 발명에 따르면, 링 발진기를 구성하고 있는 복수개의 인버터를 각각 상이한 크기로 직렬 연결하여 홀수 단으로 형성되도록 하되 가장 큰 부하가 걸리는 최종 단의 인버터 크기를 상대적으로 증가시킴으로써, 최종적으로 출력되는 신호의 안정성을 확보함과 동시에 전력 소모가 절감되도록 하는 효과가 있다.

Description

링 발진기{RING OSCILLATOR}
본 발명은 링 발진기에 관한 것으로서, 더욱 상세하게는 링 발진기를 구성하고 있는 복수개의 인버터를 각각 상이한 크기로 직렬 연결함으로써 최종 출력 신호의 안정성을 확보함과 동시에 전력 소모가 절감되도록 하는 링 발진기에 관한 것이다.
디지털 집적회로에서 클럭(Clock)을 발생시키는데 주로 사용하는 링-발진기는 일반적으로 인버터 체인으로 형성된다. 이러한 링 발진기는 홀수 개의 인버터를 직렬로 연결한 후, 출력 신호가 다시 입력 신호로 피드백되는 회로로 구성된다. 이때 각 인버터 사이에 있는 부하 커패시터는 입력 신호와 출력 신호 사이의 위상차를 발생시킨다. 그리고 홀수 개의 인버터를 거친 출력 신호가 다시 입력 신호로 피드백되면서 신호의 위상차가 180°가 되었을 때 발진하게 된다.
발진이 시작되기 위해서는 루프 이득(loop gain)이 1보다 커서 미세한 신호가 시간이 지남에 따라 점차적으로 증가할 수 있어야 한다.
따라서 링 발진기의 발진 주기는 아래의 수학식 1과 같이 나타낼 수 있다.
Figure 112016017174315-pat00001
여기서, tD는 인버터의 지연 시간, N은 인버터의 단 개수, T는 발진 주기를 나타낸다.
즉, 인버터의 지연 시간(tD)과 인버터의 단 개수(N)의 곱은 발진 주기(T)의 절반 값과 같게 된다. 여기서 발진 주파수(fosc)는 발진 주기(T)의 역수이므로 아래와 같은 수학식 2가 성립하게 된다.
Figure 112016017174315-pat00002
즉, 인버터 지연 시간(tD)을 제어 전압으로 조절하면 링 발진기의 발진 주파수(fosc)를 조절하여 VCO(Voltage Controller Oscillator)에 적용할 수 있다.
이와 같은 링 발진기는 넓은 주파수 가변 범위와 작은 크기로의 형성이 가능하다는 장점이 있어 디지털 회로에서 널리 채용되고 있다. 또한, 전자 기기의 지능화 추세로 디지털 집적회로의 수요는 꾸준히 증가할 것으로 보인다.
그러나, 종래의 링 발진기는 인버터의 크기(부피)가 모두 동일하게 구성되었다. 즉, 최종 단에 있는 인버터는 전 단에 있는 인버터들과는 달리 첫 단의 입력과 연결 됨과 동시에 출력부의 버퍼와도 연결이 된다. 따라서, 최종 단에 있는 인버터를 제외한 인버터들은 다음 단에 있는 인버터의 입력부에 의한 부하만 걸리게 되지만, 최종 단에 있는 인버터의 경우에는 첫 단에 있는 인버터의 입력부로 피드백되므로 첫 단에 있는 인버터의 입력부에 의한 부하와 출력부에 있는 버퍼의 입력부에 의한 부하가 모두 걸리게 되어, 결과적으로 최종 단에 있는 인버터에는 큰 부하가 걸리게 되어 최종 출력 신호의 안정성이 저하되는 문제점이 있다.
또한, 인버터들의 크기를 최종 단의 인버터 기준으로 설계한다면 출력 신호가 안정적으로 확보되기는 하나 최종 단의 인버터를 제외한 나머지 인버터들은 필요 이상으로 큰 부피를 가지게 되므로, 결과적으로 불필요한 전력을 소모하게 되는 문제점이 있다.
본 발명의 배경이 되는 기술은 대한민국 등록특허공보 제10-1532729호(2015. 07. 01. 공고)에 개시되어 있다.
본 발명이 이루고자 하는 기술적 과제는 링 발진기를 구성하고 있는 복수개의 인버터를 각각 상이한 크기로 직렬 연결하여 홀수 단으로 형성되도록 함으로써 최종 출력 신호의 안정성을 확보함과 동시에 전력 소모가 절감되도록 하는 링 발진기를 제공하기 위한 것이다.
이러한 기술적 과제를 이루기 위한 본 발명의 실시예에 따른 전류 제어를 통해 주파수를 변경하기 위한 링 발진기는, 제1단이 전원 전압과 연결되는 복수의 제1 트랜지스터가 포함되며 전류를 제어하는 제1 전류제어부; 제1단이 상기 제1 트랜지스터의 제2단에 연결된 제2 트랜지스터와, 제1단이 상기 제2 트랜지스터의 제2단에 연결된 제3 트랜지스터를 포함하는 복수의 인버터를 포함하는 발진부; 및 제1단이 상기 제3 트랜지스터의 제2단에 연결되고 제2단이 접지 전원에 연결되는 복수의 제4 트랜지스터가 포함되며 전류를 제어하는 제2 전류제어부를 포함하고, 상기 복수의 인버터는 홀수 단으로 형성되며, 적어도 하나는 상이한 크기를 가질 수 있다.
상기 복수의 인버터는 첫번째 단에서 최종 단으로 갈수록 크기가 증가하며, 최종 단에 형성된 인버터의 크기가 가장 크게 형성될 수 있다.
상기 인버터가 3단으로 형성된 경우, 상기 인버터의 크기는 첫번째 단에 형성된 인버터부터 순차적으로 1:2:3의 크기 비를 가지도록 형성될 수 있다.
상기 인버터가 5단으로 형성된 경우, 상기 인버터의 크기는 첫번째 단에 형성된 인버터부터 순차적으로 1:2:2:2:3의 크기 비를 가지도록 형성될 수 있다.
상기 인버터의 크기 비는 상기 인버터를 구성하는 게이트 전극의 개수 및 상기 인버터를 구성하는 전극들의 폭 중에서 적어도 하나에 의해 결정될 수 있다.
제1단이 상기 제1 트랜지스터의 제2단에 연결되고 제2단이 상기 제4 트랜지스터의 제1단에 연결되며, 전류 제어 신호가 입력되는 제5 트랜지스터를 포함하며 입력 주파수를 제어하는 입력단; 및 상기 최종 단에 형성된 인버터의 출력부에 연결되는 버퍼를 더 포함할 수 있다.
상기 제1 트랜지스터 및 제2 트랜지스터는 동일 극성을 가지는 트랜지스터이고, 상기 제3 트랜지스터 및 제4 트랜지스터는 상기 제1 트랜지스터 및 제2 트랜지스터와 반대 극성을 가지는 트랜지스터일 수 있다.
이와 같이 본 발명에 따르면, 링 발진기를 구성하고 있는 복수개의 인버터를 각각 상이한 크기로 직렬 연결하여 홀수 단으로 형성되도록 하되 가장 큰 부하가 걸리는 최종 단의 인버터 크기를 상대적으로 증가시킴으로써, 최종적으로 출력되는 신호의 안정성을 확보함과 동시에 전력 소모가 절감되도록 하는 효과가 있다.
도 1은 본 발명의 실시예에 따른 링 발진기의 내부 회로도이다.
도 2는 본 발명의 실시예에 따른 링 발진기에서 발진부의 블록다이어그램이다.
도 3 및 도 4는 본 발명의 실시예에 따른 링 발진기에 포함된 복수의 인버터의 크기 차이를 설명하기 위한 도면이다.
도 5는 본 발명의 실시예에 따른 링 발진기에서 복수의 인버터 크기 비에 따른 소비 전류와 출력 전력을 비교한 그래프이다.
도 6은 본 발명의 실시예에 따른 링 발진기에서 5.08GHz의 출력 신호를 발생시킬 때의 주파수 스펙트럼을 측정한 결과이다.
도 7은 본 발명의 실시예에 따른 링 발진기에서 5.08GHz의 출력 신호를 발생시킬 때의 위상 잡음을 측정한 결과이다.
도 8은 본 발명의 다른 실시예에 따른 링 발진기의 내부 회로도이다.
도 9는 본 발명의 다른 실시예에 따른 링 발진기에서 복수의 인버터 크기 비에 따른 소비 전류와 출력 전력을 비교한 그래프이다.
이하 첨부된 도면을 참조하여 본 발명의 실시예에 따른 링 발진기를 설명한다. 이 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다.
또한 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서, 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 실시예에 따른 링 발진기의 내부 회로도이다.
도 1에서와 같이 본 발명의 실시예에 따른 링 발진기(100)는, 제1 전류제어부(110), 발진부(120), 제2 전류제어부(130), 입력단(140) 및 버퍼(150)를 포함한다.
링 발진기(100)는 전류 제어를 통해 주파수를 변경하기 위한 것으로서, 먼저 제1 전류제어부(110)는 소스(Source, 이하 S)가 전원 전압(VDD)과 연결되고 드레인(Drain, 이하 D)이 제2 트랜지스터(TR2)의 소스(S)와 연결되며 게이트(Gate, 이하 G)는 드레인(D)과 제5 트랜지스터(TR5)의 드레인(D)과 연결되는 복수의 제1 트랜지스터(TR1)가 포함되어 전류를 제어한다. 이때 복수의 제1 트랜지스터(TR1)는 게이트(G)와 소스(S)의 입력 전류를 변환시켜 드레인(D)의 전류량을 제어한다.
도 2는 본 발명의 실시예에 따른 링 발진기에서 발진부의 블록다이어그램이다.
도 2에서와 같이 발진부(120)는 인버터(121, 122, 123)를 직렬로 연결한 후, 출력 신호가 다시 입력 신호로 피드백되도록 구성된다. 이때, 인버터(121, 122, 123) 사이에 있는 부하 커패시터(CP)는 입력 신호와 출력 신호 사이에 위상차를 발생시키고, 인버터(121, 122, 123)를 거친 출력 신호가 입력 신호로 피드백되면서 신호의 위상차가 180°가 되었을 때 발진하게 된다. 즉, 인버터(121, 122, 123)는 도 2에서와 같이 홀수 단으로 구성되어야만 입력 신호와 피드백된 신호의 위상차가 생겨 발진하게 된다.
이때, 발진부(120)는 소스(S)가 제1 트랜지스터(TR1)의 드레인(D)과 연결되고 드레인(D)이 제3 트랜지스터(TR3)의 드레인(D)과 연결되는 제2 트랜지스터(TR2)와, 소스(S)가 제4 트랜지스터(TR4)의 드레인(D)에 연결되는 제3 트랜지스터(TR3)를 포함하되, 제2 트랜지스터(TR2)와 제3 트랜지스터(TR3)의 게이트(G)는 서로 연결되는 복수의 인버터(121, 122, 123)를 포함한다.
자세히는, 발진부(120)는 한 쌍의 제2 트랜지스터(TR2)와 제3 트랜지스터(TR3)로부터 출력된 신호가 다음 단에 형성된 한 쌍의 제2 트랜지스터(TR2)와 제3 트랜지스터(TR3)의 입력 신호가 되도록 복수의 인버터(121, 122, 123)를 직렬로 연결하여 구성되며, 최종 단에 형성된 인버터(123)로부터 출력된 신호가 첫번째 단에 형성된 인버터(121)의 입력 신호로 피드백되도록 구성된다.
또한, 복수의 인버터(121, 122, 123)는 첫번째 단에 형성된 인버터(121)에서 최종 단에 형성된 인버터(123)로 갈수록 크기가 증가하여, 최종 단에 형성된 인버터(123)의 크기가 가장 크게 형성되는 것이 바람직하다.
도 1 및 도 2에 도시된 바와 같이 인버터가 3단(121, 122, 123)으로 형성된 경우, 인버터(121, 122, 123)의 크기는 첫번째 단에 형성된 인버터(121)부터 순차적으로 1:2:3의 크기 비를 가지도록 형성될 수 있다.
제2 전류제어부(130)는 드레인(D)이 제3 트랜지스터(TR3)의 소스(S)에 연결되고 소스(S)가 접지 전원에 연결되며, 게이트(G)가 드레인(D)과 제5 트랜지스터(TR5)의 소스(S)와 연결되는 복수의 제4 트랜지스터(TR4)를 포함되어 전류를 제어한다. 이때 복수의 제4 트랜지스터(TR4)는 게이트(G)와 드레인(D)에 전압을 인가하여 소스(S)의 전류량을 제어한다.
입력단(140)은 드레인(D)이 제1 트랜지스터(TR1)의 드레인(D)에 연결되고 소스(S)가 제4 트랜지스터(TR4)의 드레인(D)에 연결되며, 전류 제어 신호가 입력되는 제5 트랜지스터(TR5)를 포함하며 제어 전압(Vctrl)으로 입력 주파수를 제어한다.
버퍼(150)는 발진부(120)의 최종 단에 형성된 인버터(123)의 출력부에 연결되어 최종 단의 인버터(123)로부터 출력되는 최종 신호가 안정적으로 출력되도록 한다.
여기서, 제1 트랜지스터(TR1) 및 제2 트랜지스터(TR2)는 동일 극성을 가지는 트랜지스터(PMOS로 형성될 수 있음)이고, 제3 트랜지스터(TR3), 제4 트랜지스터(TR4) 및 제5 트랜지스터(TR5)는 제1 트랜지스터(TR1) 및 제2 트랜지스터(TR2)와 반대 극성을 가지는 트랜지스터(NMOS로 형성될 수 있음)일 수 있다.
즉, 본 발명의 실시예에 따른 링 발진기(100)는 발진부(120)의 위 아래 양단에 반대 극성을 가지는 제1 전류제어부(110) 및 제2 전류제어부(130)에 의해 안정적으로 전류를 제어하고, 입력단(140)의 제어 전압(Vctrl)으로 주파수를 조절할 수 있다.
또한, 링 발진기(100)의 소모 전력은 인버터(121, 122, 123)의 상승 및 하강 시간을 짧게 할수록 과도 단락 전류에 의한 전력 소모가 작아지므로 제2 트랜지스터(TR2) 및 제3 트랜지스터(TR3)의 길이(Length)는 고정 값으로, 폭(Width)은 첫번째 단에서 최종 단으로 갈수록 증가시킴으로써 링 발진기(100)의 전력 소모를 줄일 수도 있다.
도 3 및 도 4는 본 발명의 실시예에 따른 링 발진기에 포함된 복수의 인버터의 크기 차이를 설명하기 위한 도면이다.
인버터(121, 122, 123)의 크기 비는 도 3의 (a)에 도시된 바와 같이 첫번째 단에 형성된 인버터(121)의 게이트(G) 전극의 개수는 한 개로 구성되고, 도 3의 (b)에 도시된 바와 같이 두번째 단에 형성된 인버터(122)의 게이트(G) 전극의 개수는 두 개로 구성되며, 도 3의 (c)에 도시된 바와 같이 최종 단에 형성된 인버터(123)의 게이트(G) 전극의 개수는 세 개로 구성됨으로써 1:2:3의 크기 비를 가지도록 형성될 수 있다.
또한, 인버터(121, 122, 123)의 크기 비는 도 4의 (a)에 도시된 바와 같이 첫번째 단에 형성된 인버터(121)의 전극(D,G,S)들의 폭이 1이라 가정했을 때, 도 4의 (b)에 도시된 바와 같이 두번째 단에 형성된 인버터(122)의 전극(D,G,S)들의 폭은 2가 되도록 구성되고, 도 4의 (c)에 도시된 바와 같이 최종 단에 형성된 인버터(123)의 전극(D,G,S)들의 폭은 3이 되도록 구성됨으로써 1:2:3의 크기 비를 가지도록 형성될 수도 있다.
즉, 발진부(120)에 형성된 인버터(121, 122, 123) 크기가 순차적으로 1:2:3의 크기 비가 되도록 제2 트랜지스터(TR2) 및 제3 트랜지스터(TR3)의 크기를 조정하면, 인버터(121, 122, 123) 크기가 동일한 경우의 출력 전력보다 적은 전류로 동일한 출력 전력을 낼 수 있다. 따라서 본 발명의 실시예에 따른 링 발진기(100)는 발진부(120)에 형성된 인버터(121, 122, 123)의 크기를 조정하여 소모 전력을 낮출 수 있다.
도 5는 본 발명의 실시예에 따른 링 발진기에서 복수의 인버터 크기 비에 따른 소비 전류와 출력 전력을 비교한 그래프이다.
도 5의 a 그래프는 인버터(121, 122, 123)의 크기 비에 따른 소비 전류(Current Consumption)를 나타낸 그래프이고, 도 5의 b 그래프는 인버터(121, 122, 123)의 크기 비에 따른 출력 전력(Output Power)을 나타낸 그래프이다.
도 5의 a 그래프에 도시된 바와 같이 인버터(121, 122, 123)의 크기 비가 1:1:3인 경우가 1:2:3인 경우 보다 소비 전류가 낮아 전력 소모 효율성에서는 더 우수하나, 도 5의 b 그래프에 도시된 바와 같이 1:1:3인 경우와 유사한 소비 전류를 가지는 경우에서 1:2:3인 경우의 출력 전력이 월등히 높으므로 1:2:3인 경우가 최적의 크기 비를 가지는 것을 알 수 있다.
하지만, 인버터(121, 122, 123)들 사이의 크기 비를 1:3:5의 경우와 같이 지나치게 크게 하거나, 최종 단의 크기를 1:2:5의 경우와 같이 크게 한다면(예를 들면 1:1:3 의 경우) 소비 전류가 매우 커지는 것을 알 수 있다. 이를 통해 인버터(121, 122, 123)의 크기 비는 1:2:3으로 하였을 때, 가장 낮은 소비 전류와 가장 높은 출력 전력이 나옴을 알 수 있다.
도 6은 본 발명의 실시예에 따른 링 발진기에서 5.08GHz의 출력 신호를 발생시킬 때의 주파수 스펙트럼을 측정한 결과이다.
도 6에서와 같이 본 발명의 실시예에 따른 링 발진기(100)의 측정 결과 중심주파수 5.08GHz에서 65.5%(1.88 GHz 내지 5.45 GHz)의 동작범위와 -0.30dBm의 출력 전력을 확인할 수 있다. 즉, 링 발진기의 전체 소비 전류는 공급 전압이 각각 1.8V 일 때 80 mW, 100 mW로 측정된 것에 비해, 본 발명의 링 발진기(100)는 공급 전압이 2.4V일 때, 전체 소비 전류가 31.2 mW로 낮게 측정되어 기존의 링 발진기(100) 대비 우수한 성능을 갖는 것을 확인할 수 있다.
도 7은 본 발명의 실시예에 따른 링 발진기에서 5.08GHz의 출력 신호를 발생시킬 때의 위상 잡음을 측정한 결과이다.
위상 잡음은 링 발진기(100)의 신호 품질 성능 지표로 전압 제어 발진기(Voltage Controller Oscillator, VCO)에서 중요한 성능지표를 나타내는데, 도 7에서와 같이 본 발명의 실시예에 따른 링 발진기(100)의 위상 잡음을 측정한 결과 1MHz 오프셋에서 -87.50dBC/Hz로 측정되어 본 발명의 실시예에 따른 링 발진기(100)의 신호 품질 성능이 매우 우수한 것을 알 수 있다.
도 8은 본 발명의 다른 실시예에 따른 링 발진기의 내부 회로도이다.
도 8에 나타낸 바와 같이, 본 발명의 다른 실시예에 따른 링 발진기(200)는 도 1에 나타낸 본 발명의 실시예에 따른 링 발진기(100)와 인버터의 개수를 제외하고 다른 구성요소들은 모두 동일한 바, 중복되는 설명은 생략한다.
즉, 본 발명의 다른 실시예에 따르면, 도 8에 도시된 바와 같이 발진부(220)에 포함되는 인버터가 5단(221, 222, 223, 224, 225)으로 형성될 수 있으며, 첫번째 단에 형성된 인버터(221)부터 순차적으로 1:2:2:2:3의 크기 비를 가지도록 형성될 수 있다.
도 9는 본 발명의 다른 실시예에 따른 링 발진기에서 복수의 인버터 크기 비에 따른 소비 전류와 출력 전력을 비교한 그래프이다.
도 9는 링 발진기(200)의 전압(Vctrl)을 고정했을 때 복수의 인버터 크기 비에 따른 전류와 출력 전력을 비교한 결과로서, 도 9의 a 그래프는 인버터(221, 222, 223, 224, 225)의 크기 비에 따른 소비 전류를 나타낸 그래프이고, 도 9의 b 그래프는 인버터(221, 222, 223, 224, 225)의 크기 비에 따른 출력 전력을 나타낸 그래프이다.
도 9의 a 그래프에서 나타난 바와 같이 인버터(221, 222, 223, 224, 225)의 크기 비가 5:5:5:5:5인 경우가 1:2:2:2:3인 경우 보다 소비 전류가 낮아 전력 소모 효율성에서는 더 우수하나, 도 9의 b 그래프에서 나타난 바와 같이 5:5:5:5:5인 경우와 유사한 소비 전류를 가지는 경우에서 1:2:2:2:3인 경우의 출력 전력이 월등히 높으므로 1:2:2:2:3인 경우가 최적의 크기 비를 가지는 것을 알 수 있다.
상술한 바와 같이, 본 발명의 실시예에 따른 링 발진기는 링 발진기를 구성하고 있는 복수개의 인버터를 각각 상이한 크기로 직렬 연결하여 홀수 단으로 형성되도록 하되 가장 큰 부하가 걸리는 최종 단의 인버터 크기를 상대적으로 증가시킴으로써, 최종적으로 출력되는 신호의 안정성을 확보함과 동시에 전력 소모가 절감되도록 하는 효과가 있다.
본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다.
100, 200 : 링 발진기 110, 210 : 제1 전류제어부
120, 220 : 발진부 121, 221 : 제1 인버터
122, 222 : 제2 인버터 123, 223 : 제3 인버터
224 : 제4 인버터 225 : 제5 인버터
130, 230 : 제2 전류제어부 140, 240 : 입력단
150, 250 : 버퍼

Claims (7)

  1. 전류 제어를 통해 주파수를 변경하기 위한 링 발진기에 있어서,
    제1단이 전원 전압과 연결되는 복수의 제1 트랜지스터가 포함되며 전류를 제어하는 제1 전류제어부;
    제1단이 상기 제1 트랜지스터의 제2단에 연결된 제2 트랜지스터와, 제1단이 상기 제2 트랜지스터의 제2단에 연결된 제3 트랜지스터를 포함하는 복수의 인버터를 포함하는 발진부;
    제1단이 상기 제3 트랜지스터의 제2단에 연결되고 제2단이 접지 전원에 연결되는 복수의 제4 트랜지스터가 포함되며 전류를 제어하는 제2 전류제어부;
    제1단이 상기 제1 트랜지스터의 제2단에 연결되고 제2단이 상기 제4 트랜지스터의 제1단에 연결되며, 전류 제어 신호가 입력되는 제5 트랜지스터를 포함하며 입력 주파수를 제어하는 입력단; 및
    최종 단에 형성된 인버터의 출력부에 연결되는 버퍼를 포함하고,
    상기 복수의 인버터는 홀수 단으로 형성되며, 첫번째 단에서 최종 단으로 갈수록 크기가 증가하되, 상기 인버터가 3단으로 형성된 경우, 상기 인버터의 크기는 첫번째 단에 형성된 인버터부터 순차적으로 1:2:3의 크기 비를 가지도록 형성되고, 상기 인버터가 5단으로 형성된 경우, 상기 인버터의 크기는 첫번째 단에 형성된 인버터부터 순차적으로 1:2:2:2:3의 크기 비를 가지도록 형성되는 링 발진기.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 인버터의 크기 비는 상기 인버터를 구성하는 게이트 전극의 개수 및 상기 인버터를 구성하는 전극들의 폭 중에서 적어도 하나에 의해 결정되는 링 발진기.
  6. 삭제
  7. 제1항에 있어서,
    상기 제1 트랜지스터 및 제2 트랜지스터는 동일 극성을 가지는 트랜지스터이고,
    상기 제3 트랜지스터 및 제4 트랜지스터는 상기 제1 트랜지스터 및 제2 트랜지스터와 반대 극성을 가지는 트랜지스터인 링 발진기.
KR1020160020522A 2016-02-22 2016-02-22 링 발진기 KR101726973B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160020522A KR101726973B1 (ko) 2016-02-22 2016-02-22 링 발진기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160020522A KR101726973B1 (ko) 2016-02-22 2016-02-22 링 발진기

Publications (1)

Publication Number Publication Date
KR101726973B1 true KR101726973B1 (ko) 2017-04-13

Family

ID=58579864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160020522A KR101726973B1 (ko) 2016-02-22 2016-02-22 링 발진기

Country Status (1)

Country Link
KR (1) KR101726973B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990037924A (ko) * 1999-02-23 1999-05-25 허남욱 카드형성형물제조용합성수지사출노즐
JP2008054282A (ja) * 2006-08-24 2008-03-06 Sony Computer Entertainment Inc 多段インバータのデューティサイクル歪みの低減する装置および方法
KR20100000638A (ko) * 2008-06-25 2010-01-06 주식회사 하이닉스반도체 상이한 크기를 갖는 복수의 인버터를 포함하는 지연 회로구조

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990037924A (ko) * 1999-02-23 1999-05-25 허남욱 카드형성형물제조용합성수지사출노즐
JP2008054282A (ja) * 2006-08-24 2008-03-06 Sony Computer Entertainment Inc 多段インバータのデューティサイクル歪みの低減する装置および方法
KR20100000638A (ko) * 2008-06-25 2010-01-06 주식회사 하이닉스반도체 상이한 크기를 갖는 복수의 인버터를 포함하는 지연 회로구조

Similar Documents

Publication Publication Date Title
JP4204210B2 (ja) Ｐｌｌ回路
US8040191B2 (en) PLL circuit with VCO gain control
US7705686B2 (en) Injection-locked frequency divider
US7589583B2 (en) Charge pump circuit
US20100007427A1 (en) Switching capacitor generation circuit
US7342462B1 (en) Quadrature LC voltage controlled oscillator with opposed bias and coupling control stages
US20070188256A1 (en) High gain, high frequency CMOS oscillator circuit and method
JP2008135835A (ja) Ｐｌｌ回路
US10707882B1 (en) Voltage-controlled oscillator circuit and phase-locked loop circuit
US20100007393A1 (en) Method and Apparatus for Achieving 50% Duty Cycle on the Output VCO of a Phased Locked Loop
US7679465B2 (en) Oscillator circuit
US20080164954A1 (en) Voltage controlled oscillator for controlling phase noise and method using the same
US20150137898A1 (en) Oscillator Buffer and Method for Calibrating the Same
TWI713300B (zh) 壓控振盪器
KR101726973B1 (ko) 링 발진기
US6714087B2 (en) Voltage controlled oscillation circuit having easily controllable oscillation characteristic and capable of generating high frequency and low frequency internal clocks
JP3853285B2 (ja) 電圧制御発振器及びこれを備えた集積回路装置
JP2016144163A (ja) 電圧制御型発振回路
JP2003163579A (ja) 周波数可変発振回路
US7277519B2 (en) Frequency and phase correction in a phase-locked loop (PLL)
JP2006033238A (ja) 電圧制御型発振器
KR102242635B1 (ko) 부가 기반 전류원을 이용한 링 발진기
US7969219B2 (en) Wide range delay cell
JP2016163061A (ja) 電圧制御発振器
WO2017126241A1 (ja) 可変容量回路、発振回路、および、可変容量回路の制御方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant