JP2013021388A - Cmosインバータ - Google Patents
Cmosインバータ Download PDFInfo
- Publication number
- JP2013021388A JP2013021388A JP2011150729A JP2011150729A JP2013021388A JP 2013021388 A JP2013021388 A JP 2013021388A JP 2011150729 A JP2011150729 A JP 2011150729A JP 2011150729 A JP2011150729 A JP 2011150729A JP 2013021388 A JP2013021388 A JP 2013021388A
- Authority
- JP
- Japan
- Prior art keywords
- input
- switch
- output
- signal
- cmos inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Pulse Circuits (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
【解決手段】 PMOSトランジスタP1と、NMOSトランジスタN1と、入力端子NGと、出力端子NDとを具備し、前記PMOSトランジスタ側もしくは前記NMOSトランジスタ側に接続されたスイッチを有している。前記スイッチがPMOSスイッチP2の場合には前記PMOSトランジスタ側に接続され、前記スイッチがNMOSスイッチの場合には前記NMOSトランジスタ側に接続される。入力端子NGに入力信号を入力した後に、前記スイッチに設けられた制御端子G1に制御信号を前記入力信号とずらして入力することによって前記入力信号の電圧を保持させ出力信号のデューティ補正を行う。
【選択図】 図1
Description
図8は、従来のCMOSインバータを示し、図9及び図10は、その入出力波形を示している。このCMOSインバータは、PMOSトランジスタP1及びNMOSトランジスタN1からなり、PMOSトランジスタP1のソースは電源に接続され、ドレインはNMOSトランジスタN1のドレインに接続され、NMOSトランジスタN1のソースは、接地されている。入力端子NGは、PMOSトランジスタP1及びNMOSトランジスタN1のゲートに接続され、出力端子NDは、PMOSトランジスタP1及びNMOSトランジスタN1のドレインに接続されている。ここで説明したインバータは、例えば、図7に記載した発振回路のインバータ107に適用される。
従来、CMOSで構成されるインバータのデューティを50%に補正するには通常CMOSトランジスタとNMOSトランジスタで決まる反転電位を変えることによって行っている。反転電位は、PMOS及びNMOSトランジスタの大きさで決まるものである。この例では、入力波形のデューティが低い(42%)場合であり、出力波形のデューティは58%である。
この出力波形のデューティを50%に補正するために、デューティ42%で反転電位が図9(a)の入力信号より小さく設定された入力信号を入力端子に入力する(図9(c))。この時の出力端子NDにはデューティ50%の信号が出力され、正しく補正されたことが分かる(図9(d))。
本発明は、このような事情によりなされたもので、入力波形が急峻な場合、反転電位を用いずにデューティを補正することができるCMOSインバータを提供する。
図1は、この実施例のCMOSインバータを示し、図2は、その入出力波形を示している。このCMOSインバータは、PMOSトランジスタP1及びNMOSトランジスタN1からなり、PMOSトランジスタP1のドレインはNMOSトランジスタN1のドレインに接続され、NMOSトランジスタN1のソースは、接地されている。入力端子NGは、PMOSトランジスタP1及びNMOSトランジスタN1のゲートに接続され、出力端子NDは、PMOSトランジスタP1及びNMOSトランジスタN1のドレインに接続されている。
この実施例は、PMOSトランジスタ側に設けられ、デューティ調整を行うスイッチに特徴がある。このスイッチは、PMOSスイッチP2であり、ソースは電源に接続され、ドレインはPMOSトランジスタP1のドレインに接続されている。
図2(a)に示すように、入力端子NGに入力波形の立ち上がり、立ち下がりが早い(急峻な)波形の入力信号が入る(図2(a))。ついで、この入力信号に遅れて、この信号の電圧を保持するように制御端子G1に制御信号を入力する(図2(b))。制御端子G1の制御信号によって出力端子NDから出力する出力信号をハイインピーダンス(Hi−Z)状態とし、電圧を保持させることによってデューティ調整を行う(図2(c))。その際に、反転電位を変えることはない。
この実施例で説明したCMOSインバータは、反転電位を変化させずに、入力波形の立ち上がり・立ち下がり時間が急峻であっても出力波形のデューティ補正を容易に行うことができるものである。
図3は、この実施例のCMOSインバータを示し、図4は、その入出力波形を示している。このCMOSインバータは、PMOSトランジスタP1及びNMOSトランジスタN1からなり、PMOSトランジスタP1のドレインはNMOSトランジスタN1のドレインに接続され、NMOSトランジスタN1のソースは、接地されている。入力端子NGは、PMOSトランジスタP1及びNMOSトランジスタN1のゲートに接続され、出力端子NDは、PMOSトランジスタP1及びNMOSトランジスタN1のドレインに接続されている。
このインバータは、PMOSスイッチを付加するものであって、このスイッチのゲートに制御信号を入力することによって、デューティ補正を行う。インバータの入力信号が急峻な波形であってもこの補正は正しく行われる。
以上、この実施例で説明したCMOSインバータは、反転電位を変化させずに、入力波形の立ち上がり・立ち下がり時間が急峻であっても出力波形のデューティ補正を容易に行うことができる。
図5は、この実施例のCMOSインバータを示し、図6は、その入出力波形を示している。このCMOSインバータは、基本的なインバータ構成が実施例1及び実施例2と同じであるのでこの部分は説明を略する。
この実施例は、NMOSトランジスタ側に設けられ、デューティ調整を行うスイッチ及びこれに付随する抵抗に特徴がある。このスイッチは、NMOSスイッチN2であり、ソースは接地(VSS)され、ドレインはNMOSトランジスタN1のソースに接続されている。また、入力端子NGとNMOSスイッチN2の入力端子(インバータの制御端子G2)との間に抵抗R2が接続されている。
このインバータは、NMOSスイッチを付加するものであって、このスイッチのゲートに制御信号を入力することによって、デューティ補正を行う。インバータの入力信号が急峻な波形であってもこの補正は正しく行われる。
ここでは、抵抗R2は、遅延回路として働き、入力信号につづいて、ずれて制御端子G2に制御信号が入力する。この制御信号によって出力端子NDから出力する出力信号をハイインピーダンス(Hi−Z)状態とし、電圧を保持させることによってデューティ調整を行うことができる。その際に、反転電位を変えることはない。
N1・・・NMOSトランジスタ
N2・・・NMOSスイッチ
ND、OUT・・・出力端子
NG・・・入力端子
P1・・・PMOSトランジスタ
P2・・・PMOSスイッチ
R1、R2・・・抵抗
101・・・CMOSインバータ
102・・・帰還抵抗
103・・・水晶振動子
104・・・負荷容量
105・・・発振バッファ用インバータ
106・・・デューティ調節用インバータ
107・・・出力バッファ用インバータ
Claims (2)
- PMOSトランジスタと、NMOSトランジスタと、入力端子と、出力端子とを具備し、前記PMOSトランジスタ側もしくは前記NMOSトランジスタ側に接続されたスイッチを有し、前記スイッチがPMOSスイッチの場合には前記PMOSトランジスタ側に接続され、前記スイッチがNMOSスイッチの場合には前記NMOSトランジスタ側に接続され、前記入力端子に入力信号を入力した後に、前記スイッチに設けられた制御端子に制御信号を前記入力信号とずらして入力することによって前記入力信号の電圧を保持させ出力信号のデューティ補正を行うことを特徴とするCMOSインバータ。
- 前記PMOSスイッチ及び前記NMOSスイッチのゲートは、それぞれ前記PMOSトランジスタ及び前記NMOSトランジスタのゲートに接続されていることを特徴とする請求項1に記載のCMOSインバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011150729A JP2013021388A (ja) | 2011-07-07 | 2011-07-07 | Cmosインバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011150729A JP2013021388A (ja) | 2011-07-07 | 2011-07-07 | Cmosインバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013021388A true JP2013021388A (ja) | 2013-01-31 |
Family
ID=47692424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011150729A Pending JP2013021388A (ja) | 2011-07-07 | 2011-07-07 | Cmosインバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013021388A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11990869B2 (en) | 2020-12-28 | 2024-05-21 | Seiko Epson Corporation | Circuit device and oscillator |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0541642A (ja) * | 1991-08-05 | 1993-02-19 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
JPH0983314A (ja) * | 1995-09-01 | 1997-03-28 | Lg Semicon Co Ltd | パルス伸長回路 |
JPH0983313A (ja) * | 1995-09-14 | 1997-03-28 | Sony Corp | パルス幅調整回路 |
JPH09139659A (ja) * | 1995-11-13 | 1997-05-27 | Fujitsu Ltd | クロックのデューティ比調整回路 |
JPH10200384A (ja) * | 1997-01-07 | 1998-07-31 | Mitsubishi Electric Corp | 遅延回路 |
JPH10303709A (ja) * | 1997-04-25 | 1998-11-13 | Advantest Corp | パルス幅整形回路 |
JP2005033089A (ja) * | 2003-07-10 | 2005-02-03 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
2011
- 2011-07-07 JP JP2011150729A patent/JP2013021388A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0541642A (ja) * | 1991-08-05 | 1993-02-19 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
JPH0983314A (ja) * | 1995-09-01 | 1997-03-28 | Lg Semicon Co Ltd | パルス伸長回路 |
JPH0983313A (ja) * | 1995-09-14 | 1997-03-28 | Sony Corp | パルス幅調整回路 |
JPH09139659A (ja) * | 1995-11-13 | 1997-05-27 | Fujitsu Ltd | クロックのデューティ比調整回路 |
JPH10200384A (ja) * | 1997-01-07 | 1998-07-31 | Mitsubishi Electric Corp | 遅延回路 |
JPH10303709A (ja) * | 1997-04-25 | 1998-11-13 | Advantest Corp | パルス幅整形回路 |
JP2005033089A (ja) * | 2003-07-10 | 2005-02-03 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11990869B2 (en) | 2020-12-28 | 2024-05-21 | Seiko Epson Corporation | Circuit device and oscillator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4015937B2 (ja) | デューティ比補正回路 | |
US7944262B2 (en) | Duty correction circuit | |
US20140327486A1 (en) | RC Oscillator | |
KR101120047B1 (ko) | 단일 신호-차동 신호 변환기 및 변환 방법 | |
US8436661B2 (en) | Input buffer capable of expanding an input level range | |
JP2007043661A (ja) | 遅延回路 | |
US7652506B2 (en) | Complementary signal generating circuit | |
JP6102620B2 (ja) | デューティサイクル補正回路 | |
JP2007067819A (ja) | 遅延調整回路及び該回路を備えた同期型半導体装置 | |
JP2013021388A (ja) | Cmosインバータ | |
US8742822B2 (en) | Level shift circuit | |
JP2011166461A (ja) | レベルシフト回路及びそれを用いた発振器 | |
JP2008187475A (ja) | パワーオンリセット回路 | |
JP2010035106A (ja) | 可変遅延回路 | |
JP6874837B2 (ja) | レベルシフト回路及び集積回路 | |
US8344782B2 (en) | Method and apparatus to limit circuit delay dependence on voltage for single phase transition | |
US20140300423A1 (en) | Clock generating circuit having parasitic oscillation suppressing unit and method of suppressing parasitic oscillation using the same | |
JP2009194560A (ja) | 分周回路 | |
US20160164459A1 (en) | Oscillator and semiconductor device including the same | |
US20160191030A1 (en) | Voltage controlled delay circuit and voltage controlled oscillator including the same | |
US20140132322A1 (en) | Input circuit | |
JP5582060B2 (ja) | 出力回路 | |
JP6320048B2 (ja) | 発振回路 | |
US8253460B2 (en) | Oscillation circuit, timing device, and electronic system utilizing the same | |
JP2017050777A (ja) | 出力バッファ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140705 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140705 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150623 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150820 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160223 |