KR910002236B1

KR910002236B1 - 반도체집적회로장치

Info

Publication number: KR910002236B1
Application number: KR1019870008021A
Authority: KR
Inventors: 이찌로오 도미오까; 도시아끼 하니부찌; 사도루 기시다; 가즈히로 사까시다; 다까히고 아라가와
Original assignee: 미쓰비시 뎅기 가부시끼가이샤; 시기모리야
Priority date: 1986-08-04
Filing date: 1987-07-23
Publication date: 1991-04-08
Also published as: US4870345A; DE3725823A1; DE3725823C2; KR880014475A

Abstract

내용 없음.

Description

반도체집적회로장치

제1a도 내지 제1c도는 본 발명의 일실시예에 의한 반도체집적회로장치의 회로도.

제2a 내지 제2c도는 본 발명의 장치에 있어 테스트동작을 설명하기 위한 타이밍도.

제3도는 종래의 반도체직접회로장치의 회로도.

제4도는 제3도에 표시한 장치에 있어 스캔레지스터회로의 구체적인 일예의 예시도.

제5도는 제3도에 표시한 장치에 있어 선택회로의 구체적인 일예의 예시도.

제6도는 제1도의 장치에 있어 스캔레지스터회로의 구성예의 표시도.

제7a도, 제7b도는 본 발명의 기본원리를 적용하여 구성된 반도체집적회로장치의 구성도.

제8a도, 제8b도는 제1도의 장치에 있어 스캔레지스터회로의 다른 일구성에 표시도.

* 도면의 주요부분에 대한 부호의 설명

1 : 테스트모드선택단자 2 : 스캔인단자

6 : 스캔클럭입력단자 7 : 노멀모드입력단자

8∼16 : 스캔레지스터 35 : 조합회로의 블록

36,37 : 순서회로를 포함한 비동기회로블록 38 : 스캔아우트단자

70,72 : 2입력앤드 게이트 71,73,74 : 2입력 오어게이트

75,76 : 래치회로 77,78,79 : 인버터

80,90,91 : 게이트제어입력

81,82 : 래치제어입력, 더우기 도면중 동일부호는 동일 또는 상당부분을 표시함.

본 발명은 반도체집적회로장치에 관한 것으로 더욱 구체적으로는 스캔패스를 이용한 반도체직접회로장치의 테스트회로에 관한 것이다.

미세가공기술의 진보에 의하여 반도체집적회로의 집적도는 비약적으로 향상되어 왔고 금후도 더욱 증대할 경향이 있다.

이와 같은 집적도(게이트수)의 증대와 함께 반도체집적회로장치의 시험의 난이도는 지수함수적으로 증대한다.

여기에서 반도체직접회로 어느 장치의 테스트용이도는 각 단자의 고장을 관측하는 용이성(관측가능성)과 각 단자를 소망의 논리값에 설정하는 용이성(제어가능성)의 두가지 점으로 결정되며 일반적으로 대규모 논리회로망의 심층단자는 관측가능성, 제어가능성이 공히 나빠진다.

반도체집적회로장치의 테스트방식으로서 스캔테스트방식이 있지만, 이 스캔테스트방식은 시프트레지스터기능을 가진 레지스터회로를 논리회로망의 적당한 부분에 삽팁하고, 이들의 레지스터회로를 1개의 시프트레지스터 패스로 연결하고 테스트동작시에는 칩외부에서 테스트패턴을 시리얼로 입력하여 각 레시지스터에 소정데이터를 적재하고 이들 레지스터의 데이터출력단자에 접속되어 있는 논리회로에 소망의 논리신호를 인가하여 그 논리회로를 동작시켜 그 결과를 이들 레지스터의 패러럴입력단자에서 상기 레지스터내에 패러럴로 입력하고 그후 그들을 시리얼로 칩외부로 출력하여 관축하는 것에 의하여 대규모인 논리회로망의 심층단자의 관측가능성 제어가능성을 향상하고자하는 것이다.

레벨 센시티브한 동기회로(level sensitive sychroniger circuit)에 관한 스캔테스트방식의 기본적인 아이디어는 일본국 특개소 52-28614호 공보에 개지되어 있다.

여기에서는 대상으로하는 회로는 비동기 순차회로를 포함하므로 종래 예로서 일본국 특개소 56-74668호 공보를 참조로 스캔테스트 시스템을 설명한다.

제3도에 비동기 순차회로를 대상으로한 종래의 스캔패스방식의 테스트회로예를 표시한다.

도면에 있어서 참조번호 35는 조합회로의 블록, 참조번호 36,37은 순차회로를 포함한 비동기회로블록, 참조번호 8∼16은 각 회로블록간에 설치된 스캔레지스터, 참조번호 26∼34는 대응하는 회로블록의 출력과 스캔레지스터의 출력중에서 어느 것인가를 선택하여 출력하는 데이터셀렉터이다.

상기 스캔레지스터의 데이터입력단자(D)에는 및 데이터셀렉터의 데이터입력단자(D)에는 각 회로블록의 출력신호가 직집입력되고도 데이터셀렉터의 테스트데이터입력단자(TD)에는 대응하는 스캔레지스터의 출력단자(Q)가 접속되었다.

또한 1은 테스트모드선택단자이고, 당해 단자(1)는 스캔레지스터와 데이터셀렉터의 각 모드선택단자(MS)에 접속되어 있다.

2는 스캔인 단자(scan-in terminal), 38은 스캔아우트단자(scan-out terminal)이다.

스캔인단자(2)는 스캔레지스터(8)의 스캔인단자(S1)에 접속되고 스캔레지스터(8)의 출력단자(Q)는 스캔레지스터(9)의 스탠인단자(S1)에 접속되어 있고 이와 같이 각 스탠레지스터의 출력단자(Q)는 마음의 스캔레지스터의 스캔인단자(S1)에 순차 접속되며, 결과적으로 스캔인단자(2)와 스캔아우트단자(38)의 사이에서 시프트레지스터패스(shift register pass)가 형성되어 있다.

3∼5는 통상의 데이터입력단자, 6은 스캔클럭입력단자이고 당해단자(6)는 스캔레지스터의 클럭입력단자(T)에 접속되었다. 제4도는 제3도에 표시한 스캔레지스터의 일예이고, MS 모드선택단자, D는 데이터입력단자, S1는 스캔인단자 T는 클럭입력단자이다.

또한 51은 인버터, 52,53은 2입력앤드게이트, 54는 2입력오어게이트, 55는 에지트리거방식 D타입 플립플롭(이하, D-FF라고 한다.), 그리고 Q는 데이터출력단자이다.

제5도는 상기 제3도에서 도시한 데이터셀렉터의 일예이고 MS는 모드선택단자, TD는 테스트데이터입력단자, D는 데이터입력단자, 60은 인버터, 61,62는 2입력엔드게이트 63은 2입력오어게이트, 그리고 Y는 출력단자이다.

다음은 동작에 대하여 설명한다.

우선 통상 동작시에 대하여 설명하면 이 경우는 레스트모드선택단자(1)(MS)에 "H"가 인가되고 스캔클럭단자(6)(TS 또는 T)는 "L"에 고정된다.

결과로서 각 데이터셀렉터를 통하여 대응하는 회로블록간의 입출력단자가 집적 접속되는 것이 된다.

이것을 제5도에 의하여 설명하면 데이터셀렉터는 모드선택단자(MS)에 "H"가 부여되면 데이터입력단자(D)에서의 데이터를 엔드게이트(62) 및 오어게이트(63)을 통하여 출력단자(Y)에 출력한다.

회로블록의 출력은 이 테이터셀렉터의 데이터입력단자(D)에 직접접속되는 것이 있으므로 대응하는 각 회로블록간의 입출력단자가 직접 접속되는 것이 된다.

한편, 테스트동작시에는 다음과 같이 스캔모드와 테스트모드를 순차 반복하여 실행하고 각 회로블록의 테스트를 실시한다.

1. 스캔모드

ⓐ 레스트모드선택단자(1)에 "H"를 인가하여 스캔모드로 한다. 이것에 의하여 스탠레지스터에는 스캔인단자(S1)에서의 입력데이터가 선택되고 데이터셀렉터에서는 데이터입력단자(D)에서의 입력데이터가 유효하게 된다.

ⓑ 더우기 스캔인단자(2)에서 각 스캔레지스터에 설정하는 테스트데이터를 스캔클럭단자(6)에 인가하는 클럭에 동기시켜서 순차 스캔인시킨다.

이 동작을 제4도 및 제5도에 의하여 설명하면 우선 스캔레지스터에 있어서도 모드선택단자(MS)에 "H"가 부여되면 스캔인단자(S1)에서의 데이터가 앤드게이트(53), 오어게이트(54)를 통하여 클럭단자(T)에 인가되는 클럭에 동기하여 D-FF(55)에 유지되고 또한 이것과 동시에 유지되어 있던 데이터가 출력단자(Q)에서 출력된다.

더우기 이때 데이터셀렉터의 모드선택단자(MS)에도 "H"가 부여되어 있고 따라서, 출력단자(Y)에는 데이터 입력단자(D)에서의 데이터가 출력된다.

2. 테스트모드

ⓐ 소망의 데이터가 각 스캔레지스터에 설정된 다음 테스트모드선택단자(1)에 "L"를 인가하여 테스트모드로 한다.

ⓑ 이것에 의하여 스캔레지스터의 출력데이터가 데이터셀렉터의 테스트입력단자(TD)를 경유하여 각 회로블록에 인가된다.

ⓓ 다음에 회로블록의 동작이 완료된 시점에서 스캔클럭입력단자(6)에 클럭을 인가한다.

이에 의하여 각 회로블록의 출력신호가 대응하는 스캔레지스터의 데이터 입력단자(D)를 통하여 스캔레지스터내의 D-FF에 유지된다.

이들의 동작을 제4도 및 제5도에 의하여 설명하면 우선 스캔레지스터에서는 모드선택단자(MS)에 "L"가 부여되면 데이터입력단자(D)에서의 데이터가 앤드게이트(52), 오어게이트(54)를 통하여 클럭입력단자(T)에 인가되는 클럭에 동기하여 D-FF(55)에서 유지된다, 또한 이때 데이터셀렉터의 모드선택단자(MS)에도 "L"가 부여되므로 그 출력단자(Y)에는 테스트데이터입력단자(TD)에서의 데이터가 앤드게이트(61),오어게이트(63)를 통하여 출력된다.

이와 같이하여 각 회로블록(35)∼(37)의 테스트를 실행할 수 있지만, 본 회로에서는 스캔의 동작중에 있어서는 데이터셀렉터가 각 회로블록의 출력데이터를 선택하고 있고 이것에 의하여 스캔동작중에 스캔레지스터의 출력값이 순차로 변하여도 순서회로를 포함한 회로블록(36)의 상태가 변화하지 않게 되어 있다.

따라서 이예에서와 같이 스캔패스에 포위된 회로블록이 비동기순차회로라 할지라도 스캔테스트가 가능하게 되었다.

종래의 장치는 상기와 같이 구성되어 있으므로 비동기 순서회로를 포함한 블록에 대하여서도 스캔테스트를 할 수가 있다.

그러나 일반적으로는 테스트모드에서 스캔모드로 전환할때에 순서회로에 부여되는 데이터는 시리얼로 입력된 신호값에 인접하는 회로블록의 출력신호값으로 변화되어 버린다.

이 때문에 대상으로하는 비동기순차회로의 상태가 변화하지 않게 입력을 설정하는 것이 곤란하여 많은 경우 스캔테스트를 유효하게 실시할 수가 없다는 문제가 있었다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창안된 것으로서 비동기 순차회로를 포함한 회로블록을 포함하여 적은 제어신호입력핀으로 용이하게 스캔테스트가 가능한 반도체집적회로장치를 얻고자하는 것이다.

본 발명에 의한 반도체집적회로장치는 피(被)테스트회로 블록의 사이에서 통상의 동작시는 입출력단자 사이를 도통(through) 상태로하여 입력데이터를 그대로 출력하고, 테스트동작시는 입력데이터를 유지출력하기 위해 테스트되는 회로블럭들 사이에 제공된 스캔레지스터와 이 스캔레지스터의 출력단자에 접속되며, 통상 동작시 및 테스트모드에서의 테스트 동작시 게이트제어의 입력으로 테스트데이타의 출력을 위한 소정의 고정값을 출력하는 게이트회로를 포함한다.

테스트모드에 있어서는 상기 스캔레지스터의 출력데이타를 출력하고 그리고 테스트 동작시의 스캔모드에 있어서는 각각 제1의 고정데이터(당해 제1의 고정데이타라고 함은 반대논리값의 제2의 고정데이터 또는 전주기의 스캔레지스터의 출력데이터이다)를 출력하는 제1, 제2의 게이트회로 및 래치회로와 상기 제1 또는 제2의 게이트회로의 제어입력에 접속된 부정회로를 설치하여 적어도 동일단의 상기 제1 또는 제2의 게이트회로의 제어입력과 부정회로의 입력과를 동일의 제어신호에 접속한다.

상기 테스트 동작시의 스캔모드에 있어서는 소정의 고정치를 출력하는 게이트회로를 설정하여 테스트데이터의 출력을 게이트제어입력에 의하여 콘트롤할 수 있게 하고 또한 소정의 고정치를 출력하는 게이트회로 및 스캔 동작전의 스캔레지스터의 출력데이터를 출력하는 래치회로를 설정하여 테스트데이터의 출력을 제어입력에 의하여 콘트롤할 수 있게 한 것이다.

이 발명에 있어서는 스캔레지스터의 출력에 삽입된 게이트회로에 의하여 피 테스트회로블록에 대해 따른 회로블록의 출력에 관계없이 스캔시에는 소정의 고정치를 그리고 테스트시는 소정의 타이밍으로서의 데이터를 인가하는 것이 가능하게 되어서 테스트동작시의 모드전환하는데 있어 피 테스트회로블록에 주어지는 데이터가 변경되는 것이 방지된다.

또, 스캔모드에 있어서 피 테스트회로블록의 입력을 스캔레지스터의 출력에 삽입한 게이트회로에 의하여 소정의 값을 고정할 수 있고, 또 래치회로에 의하여 전주기의 테스트데이터로 유지된다.

이 때문에 피 테스트회로블록의 입력신호가 스캔중에 변환하는 것을 방지할 수가 있다.

또, 테스트시에 양의 클럭신호와 그와 동일한 타이밍의 음의 신호를 한개의 제어로서 콘트롤할 수 있으며 또한 테스트모드로부터 스캔모드로의 전환시에 테스트데이터가 변화하는 일이 없으므로 적은 핀수로서 비동기순서회로를 포함하는 회로블록을 용이하게 스캔테스트할 수 있다.

이하, 본 발명의 실시예를 도면에 의하여 설명한다.

제1a도에 있어서 제3도와 동일부호는 동일 또는 상당부분을 표시하고 35∼37은 피 테스트회로블록이고 이들의 접속부분에 본 발명의 일실시예에 의한 테스트회로가 연결되어 있다.

8a~16a는 스캔레지스터이고 상세한 설명은 후술한다.

75,76는 각각 스캔레지스터(10a,11a)의 출력단자에 접속되어 도통(through)기능을 가진 래치이고, 이 래치(75),(76)은 단자(3)입력이 "H"라면 단자(D)입력데이터를 그대로 출력단자(Q)에 전달하고, "L"가 되면 래치한 내용을 출력단자(Q)에 유지출력하는 것이다.

70,72는 스캔레지스터와 회로블록사이에 설치된 앤드게이트 71,73,74는 동일하게 스캔레지스터와 회로블록사이에 설치된 오어게이트, 77,78,79는 오아게이트의 제어입력에 접속된 인버터이다.

또한, 81,82는 래치제어입력단자, 80,90,91은 게이트제어입력단자, 36a∼36c, 37a∼37c는 이 테스트회로블록의 입력이다.

여기에서 본 실시예에 의한 회로블록(36),(37)에 있어서 그 입력(36a),(37a)는 액티브(H)의 입력, 입력(36b),(37c)는 액티브(L)의 입력이고, 또한 입력(36c)(37c)는 입력 데이터가 H→L, L→H의 어느 방향으로 변화하여 내부상태가 변화하도록되는 입력으로 되어 있다.

또한 7은 변화하도록 되는 입력으로 되어 있다. 또한 7은 통상 동작과 테스트동작을 전환하기 위한 노멀모드입력단자이다.

또 입력(36c),(37c)는 다읍 입력에 비액티브상태의 신호가 입력되어 있으면 해당 입력(36a),(37a)에의 신호가 변화하여도 피 테스트 회로블록의 상태를 변화시키지 않는 입력으로 되어 있다.

또 본 실시예에 있어서, 스캔레지스터는 종래와는 상이하고 제6도에 도시한 바와 같이 구성되어 있다.

즉, 제6도에 있어서 56은 인버터, 57,58은 앤드게이트 59는 오어게이트이며 다른 구성은 제4도에 표시된 것과 동일하다.

이와 같이 구성된 스캔레지스터는 노멀모드신호(NM)가 "H"라면 입력단자(D)의 데이터를 출력단자(Q)에 그대로 전달하고 역으로 "L"이면 제4도의 종래의 레지스터와 동일기능이 되는 것이다.

다음은 동작에 대하여 설명한다.

우선 통상 동작시에 대하여 설명한다.

통상 동작시에는 노멀모드입력(7)에 "H", 래치제어입력(81),(82)에 "H", 게이트제어입력(80),(90),(91)에 "H"를 오어게이트에 접속되어 있는 제어입력에 "L"를 인가한다. 이것에 의하여 모든 스캔레지스터는 D입력에서 Q출력까지 신호가 그대로 전달됨과 동시에 래치(75),(76) 및 게이트(70)∼(74)는 입력을 그대로 출력까지 전달한다.

그 때문에 회로블록간의 데이터는 테스트회로에 영향을 미치지 않고 그대로 전달되어 소망의 통상동작을 할 수가 있다.

다음에서 테스트동작 즉 노멀모드입력(7)을 "L"로 한 경우에 대하여 기술한다.

이 경우에 있어서 테스트모드선택단자(1)의 신호에 의하여 스캔모드와 테스트모드의 전환을 한다.

그리고 이 2개의 모드를 반복하므로서 피테스트회로의 테스트를 한다.

1. 스캔모드

테스트모드선택단자(1)을 "H"로 하므로서, 스캔모드가 된다.

이 모드에서는 스캔클럭입력단자(6)에 클럭을 부여하므로서 스캔패스를 구성하는 스캔레지스터에 테스트데이터를 스캔인(scan in), 스캔아우트(scan out)할 수가 있다.

이 동작의 예를 제2a도에 표시한다.

도면에 있어서 입력(1)을 "H"로 한 경우가 스캔모드이다.

본 실시예에 있어서는 스캔동작시에 스캔레지스터의 출력단자(Q)에 스캔데이터가 출력되기 때문에 이 데이터에 사용한 신호의 변화가 생긴다.

그러나, 스캔모드에 있어서 래치제어입력(81),(82)를 "L"로 하여두면 피테스트회로로의 입력(36c),(37a)는 스캔동작전의 데이터를 취할 수 있다.

또한 게이트제어입력(80),(90)를 전부 "L"로 하여두면 입력(36a),(37b)는 "L", 입력(36b),(37c)는 "H"로 고정된다.

이와 같이 스캔모드시에 있어서 피테스트회로블록의 입력을 고정할 수 있기 때문에 회로블록의 상태를 유지할 수 있다.

제2b도에서는 신호변화를 표시하기 위하여 70a∼73a는 스캔중의 부정치를 취하고 또한 스캔클럭에 동기하여 변화할 수 있음을 표시하고 있다.

그러나, 스캔모드에 있어서 게이트제어입력 (80),(90),(91)을 각각 "L", "H", "H"로 하여두고 각 게이트(70)∼(74)에 의하여 스캔레지스터이 출력변화는 피 테스트회로블록의 입력에는 전달되지 않고 소정의 값으로 고정된다.

즉, 피 테스트회로블록의 입력(36a),(36b),(37b),(37c)은 각가 "L", "H", "L", "H"로 고정하고, 이 값은 각 입력에 대하여 비 액티브한 값이므로 회로블록을 유지상태로 유지할 수가 있다.

더우기 전술한 바와 같이 입력(36c),(37a)은 타입력에 비 액티브한 값이 입력되어 있는한 입력되는 데이터의 값에 불구하고 피 테스트회로블록의 상태를 유지하게하는 액티브값이 입력되어 있으므로 회로블록을 유지상태로 유지할 수가 있다.

2. 테스트모드

테스트모드시는 테스트모드 선택단자(1)를 "L"로 한다.

이 모드에서는 스캔레지스터의 내용을 이 테스트회로 블록에 입력하고 그후 피 테스트회로블록의 출력을 스캔레지스터로 입력하는 동작을 한다.

이 동작의 예를 제2a도에 표시한다.

동 도면에 있어서 입력(1)를 "L"로 한 경우가 테스트모드이다. 여기서 이 테스트모드에 있어서 제2a도에 표시한 바와 같이 입력(36a),(36b),(36b)에는 펄스가 출력되고 입력(37c)에는 출력되지 않는다고 하면 스캔레지스터(8a),(9a),(12a),(13a)의 출력데이터는 각각 "H", "L", "H", "H"이다.

또 스캔레지스터(10a), (11a)는 각각"H","L"를 출력하고 있는 것으로 한다.

이들 테스트데이터는 래치회로(75),(76) 및 게이트(70)∼(73)을 스루상태로 하는 것에 의하여 테스트회로블록에 부여할 수가 있다.

제2도에 있어서 래치(75),(76)의 출력은 각각 래치제어신호(81e),(82e)의 상승에 동기하여 출력되며, 각각 신호(36ce),(36ae)와 같이 변화하고 이들 데이터가 각 래치(75),(76)에 유지된다.

또한 게이트(70)∼(73)의 출력은 각각 펄스(90p), (90p), (80p), (80p)의 기간에만 출력되므로 각각 파형(36ap), (36bp), (37bp), (37ce)과 같이 된다.

이와 같이하여 피 테스트회로블록에 테스트데이터를 부여한후에 회로블록에서 출력되는 테스트결과를 스캔클럭입력단자(6)에 펄스(6p)를 부여하여 스캔레지스터로 입력한다.

테스트결과 데이터는 다음의 스캔동작시에 순차 스캔아우트 된다.

이와 같은 본 실시예에서는 스캔레지스터의 출력에 래치 내지 앤드게이트 또는 오어게이트를 접속하였으므로 그 제어입력을 콘트롤하는 것에 의하여 스캔모드에 있어서 피 테스트회로의 동작을 정지할 수 있고 더욱이 임의의 타이밍의 "H"또는 "L"이 테스트펄스를 피 테스트회로에 인가할 수가 있다.

또한 각 회로블록의 테스트데이터는 스캔데이터에서만 부여할 수가 있기 때문에 타의 회로블록의 출력데이터의 값을 고려하지 않고 테스트데이터를 생성할 수 있어 용이하게 스캔테스트를 실시할 수 있다.

또한 통상 앤드(AND)회로와 오어(OR)회로를 설정했을 경우 그 제어입력에서는 각각 별도의 제어신호가 접속되는 것이지만 본 실시예에서는 오어회로의 제어입력단자에 인버터를 접속하고 있으므로 양의 신호와 그것과 동일타이밍의 음의 신호를 한개의 제어입력으로 콘트롤할 수가 있어 집적회로의 핀수를 감소할 수가있다.

더욱이 상기 실시예에서는 오어게이트의 제어입력단자에 인버터를 설치한 경우에 대하여 설명하였지만 앤드게이트(70),(72)의 제어입력단자와 인버터를 설치하여도 되고 상기 실시예와 동일한 효과를 발휘한다.

또한 상기 실시예에서는 동일단의 앤드회로와 오어회로의 제어입력을 접속한 경우에 대하여 설명하였지만, 가령 회로블록(36),(37)의 입력타이밍이 동일하다면 각 게이트회로(70)∼(73)의 제어입력 모두를 동일제어신호에 접속하는 것도 가능하다.

또한 이 동작의 예를 제2b도에 표시한다.

동 도면에 있어서 입력(1)을 "L"로 한 경우가 테스트모드이다.

이 경우는 게이트제어입력(80)이 "H"인 경우는 게이트제어입력(80)을 "H", 90.91을 "L"로 하므로서 스캔레지스트내의 테스트데이터를 각 게이트회로를 통하여 또는 직접으로 피 테스트회로블록에 입력할 수가 있다.

제2b도에 표시한 바와 같이 테스트모드에서는 앤드게이트(70)이 스캔레지스터(8a)에서 "H"가 입력되어 있으므로 제어입력(80)에 "H"펄스(80p)가 부여되면 당해 80p와 동일파형의 "H"p펄스(36ap)를 출력한다. 또 동일하게 오어게이트(71)는 그 한편 입력(71a)(스캔레지스터(9a)의 출력)에 "L"가 입력되어 있기 때문에 제어입력(90)에 "L"펄스(90p)가 부여되면 당해 펄스(90bp)와 동일파형의 "L"펄스(36p)를 출력한다.

한편 앤드게이트(72) 및 오어게이트(73)에는 제2b도에 표시한 바와 같이 스캔레지스터에서 각각 "L", "H"가 부여되고 있기 때문에 스캔모드시와 동일하게 되어 게이트제어입력이 각각 펄스(80p), (90p)와 같은 신호를 입력하여도 상기와 같은 펄스파형이 출력되는 것은 아니다.

이와 같이하여 피 테스트회로블록에 테스트데이터를 부여하여 출력되는 테스트결과를 클럭입력단자(6)에 펄스(sp)를 부여하여 스캔레지스터에 조입하여 1주기분의 테스트를 한다.

상기와 같은 구성으로서는 게이트회로를 통하여 출력되는 테스트데이터는 스캔레지스터의 값에 의하여 출력값이 결정되며 게이트제어입력에 의하여 타이밍이 결정되어 있다고 해석된다.

이 때문에 동일 타이밍으로 테스트펄스를 발생하는 게이트회로(70), (72), (73), (74)는 게이트제어단자를 공통으로 접촉할 수 있다.

이와 같은 본 실시예에서는 스캔레지스터의 출력에 앤드게이트 또는 오어게이트를 접속하였으므로 그 제어입력을 콘트롤하므로서 스캔모드에 있어서 피 테스트회로의 동작을 정지할 수가 있고 더우기 임의의 타이밍의 "H" 또는 "L"의 테스트펄스데이터를 피 테스트회로에 인가할 수가 있다.

또한 각 회로블록의 테스트데이터는 스캔데이터에서만 부여되기 때문에 타 회로블록에 영향되지 않고 테스트데이터를 생성할 수 있고 용이하게 스캔테스트를 실시할 수 있다.

더우기 상기 실시예에서는 스캔레지스터를 제6도에 표시한 구성으로 하였지만 이 스캔레지스터의 구성은 이것에 한정되는 것은 아니고 예를 들면 제8a도에 도시한 구성으로 하여도 된다.

제8a도에 있어서 제6도와 동일부호 또는 동일부분을 표시하고 151,152는 E입력을 "H"로 하면 입력(D)에서 출력(Q) 데이타가 그대로 전달하고, E입력이 "L"가 되면 입력(D)를 래치하고 출력(Q)에 유지데이터를 출력하는 래치이다.

이 스캔레지스터를 사용한 테스트방법을 설명하면 우선 통상 동작시는 단자(MS)를 "L", 단자(T1), (T2)를 "H"로 한다.

스캔모드에서는 단자(MS)에 "H"를 단자(T1),(T2)를 2상 클럭을 인가하고 테스트모드에서는 단자(MS)에 "L"를 단자(T2)에 "L"를 인가한다.

더우기 게이트신호는 상기에서 표시한 바와 같이 된다.

상기 설명에서 명백한 바와 같이 본 발명의 스캔레지스터는 다음의 기능을 가지고 있으면 되는 것이다.

1. 데이터입력을 그대로 전파하는 통상 동작기능.

2. 스캔인단자에서 스캔아우트단자까지 스캔레지스터를 직렬접속하여 스캔패스를 구성하고 데이터를 스캔동작시키는 스캔기능, 이경우 스캔레지스터의 출력은 변화하여도 되고 하지 않아도 된다.

3. 스캔인된 데이터를 유지하고 출려단자에 유지데이터를 출력하는 기능.

4. 3의 기능과 동시에 피 테스트회로블록에서의 출력을 조입하는 기능.

더우기 본 발명의 기본원리를 종래회로에 적용하여 제7a도에 표시한 바와 같은 회로장치를 구성할 수가 있다.

즉, 제7a도는 종래에의 테스트회로의 출력측에 게이트회로를 첨가한 것이다.

이 제7a도에 표시한 회로의 동작에 대하여 설명하면 우선 통상 동작시는 모드선택단자(1) 제어입력(8)을 "H", 제어입력(90),(91)을 "L"로 하고 스캔모드에서는 선택단자(1), 제어입력(90),(91)를 "H"제어입력(80)을 "L"로 하고 테스트모드에서는 선택단자(1)을 "L", 제어입력(80),(90),(91)에 각각 소망의 타이밍의 "H"펄스 "L"펄스를 인가한다.

이러한 구성이 되는 회로장치에 있어서도 상기 실시예와 동일한 효과를 나타낸다.

여기에서 제2c도에 도시한 테스트모드에서는 스캔레지스터(8a), (9a), (10a), (11a), (12a), (13a)는 각기 "H", "L", "H", "H", "L", "H"를 출력하고 있다고 한다.

이들의 테스트데이터는 래치(76),(76) 및 게이트(70)∼(73)을 스루상태로 하는 것에 의하여 피 테스트회로블록에 부여할 수가 있다.

제2c도에 있어서 래치(75),(76)의 출력은 각기 래치제어신호(81a), (82e)의 상승에 동기하여 출력되고 각기 신호(36ce), (36ae)와 같이 변화하고 이 데이터가 당해 래치(75),(76)에 유지된다.

또한 게이트(70)∼(73)의 출력은 각기 펄스(80p), (90p), (80p), (91p)의 기간만큼 출력되므로 각기 파형(36ap), (36bp), (37bp), (37cp)와 같이 된다.

이와 같이 하여 피 테스트회로블록에 테스트데이터를 부여한 후에, 회로블록에서 출력되는 테스트 결과를 스캔클럭입력단자(6)에 펄스(6p)를 부여하여 스캔레지스터로 입력한다. 이 테스트 결과 데이터는 다음 스캔 동작시에 순차 스캔아우트 된다.

상기한 바와 같은 구성에서는 래치 내지 게이트회로를 통하여 출력되는 테스트데이터는 스캔레지스터의 값에 의하여 출력치가 결정되고 게이트제어입력에 의하여 동일 타이밍으로 테스트펄스를 발생하는 게이트회로(70), (72), (73), (74)는 게이트제어단자를 공통으로 접속할 수 있다.

또 게이트출력신호펄스의 개시타이밍과 래치출력신호의 변화타이밍이 동일하고 게이트회로와 래치회로의 스루기능이 동일한 제어방법이라면 이들을 공통으로 접속할 수 있다.

이와 같은 본 실시예에서는 스캔레지스터의 출력에 래치 내지 앤드게이트 또는 오어게이트를 접속하였으므로 그 제어입력을 콘트롤하는 것에 의하여 스캔모드에 있어서 테스트회로의 동작을 정지할 수가 있고 더우기 테스트시에 임의의 지연을 가진 테스트데이터 또는 임의의 지연과 폭을 가진 테스트펄스를 인가할 수가 있다.

또, 각 회로블록의 테스트데이터는 스캔데이터에서만 부여되기 때문에 타 회로블록에 영향되지 않고 테스트데이터를 생성할 수 있어 용이하게 스캔테스트를 실시할 수 있다. 더우기 상기 실시예에서는 스캔레지스터를 제6도에 표시한 구성으로 하였지만 이 스캔레지스터의 구성은 이것에 한정되는 것은 아니고 예를 들면 제8b도에 표시한 구성으로 하여도 된다. 제8b도에 있어서 100은 n-MOS의 트랜스퍼게이트 101∼104는 인버터이고 그중 인버터(102), (104)는 드리이브 능력이 매우 작은 것이다.

이와 같이 구성된 스캔레지스터는 각 모드에 의하여 다음과 같이 동작한다.

1. 통상모드

입력 TP. TS2를 "H", TS1을 "L"로 한다. 그러면 입력(D)에서 출력(Q)까지 데이터가 그대로 전달한다.

2. 스캔모드

입력 TP를 "L"로 하고, TS1, TS2에 2상 클럭을 입력한다. 그러면 스캔인단자(S1)을 입력, 출력단자(Q)를 출력으로 하는 시프트레지스터의 1단이 형성된다.

3. 테스트모드

입력(TP), (TS1), (TS2)를 "L"로 한다. 스캔인된 테스트데이터는 인버터된(103),(104)로 된 래치에 유지되고 출력단자(Q)에 출력된다. 이후 스캔레지스터에 접속된 래치 또는 게이트에 소망의 펄스를 부여하므로서 피 테스트회로블록에 테스트데이터를 부여한다. 다시 이후에 입력(TP)에 "H"를 부여하여 테스트 결과를 인버터(101),(102)로된 래치로 입력된다.

상기 설명에서 명백한 바와 같이 본 발명의 스캔레지스터는 다음 기능을 가지고 있으면 된다.

1. 데이터 입력을 그대로 전파하는 통상 동작기능.

2. 스캔인단자에서 스캔아우트단자까지 스캔레지스터를 직렬로 접속하여 스캔패스를 구성하고 데이터를 스캔동작시키는 스캔기능, 이 경우 스캔레지스터의 출력은 변화하여도 되고 하지 않아도 된다.

3. 스캔인된 데이터를 유지하고 출력단자에 유지 데이터를 출력하는 기능.

또한 본 발명에 의하여 피 테스트회로블록에 부여되는 테스트데이터는 다음과 같이 된다.

1. 래치출력

스캔시는 전회의 테스트데이터의 유지, 테스트시는 래치제어의 타이밍에 의하여 임의의 지연을 카진 테스트데이터.

2. 앤드게이트출력

스캔시에는 "L"출력, 테스트시는 게이트제어펄스에 의해 임의 지연과 폭을 가진"H"의 테스트펄스.

또한 스캔인된 테스트데이터를 "L"에 의하면 테스트펄스는 출력되지 않는다.

3. 오아게이트출력

스캔시는 "H"클럭, 테스트시는 게이트제어펄스에 의하여 임의의 지연과 폭을 가진 "L"의 테스트펄스 또한 스캔인된 테스트데이터를 "H"로 하면 테스트펄스는 출력되지 아니한다.

따라서 피 테스트회로블록의 테스트패턴에 상응하여 상기 3종류의 출력을 선정하면 비동기식 순서회로를 포함한 블록의 테스트를 용이하게 설시할 수가 있다.

또한 스캔시에 입력이 변화하여도 지장이 없는 신호는 래치를 통하지 않고 스캔레지스터출력을 그대로 접속하여도 된다.

더우기 본 발명의 기본원리를 종래회로에 적용하여 제7b도에 표시한 바와 같은 회로장치를 구성할 수 있다.

즉 이 제7b도는 종래에의 테스트회로의 출력에 래치 내지는 게이트회로를 첨가한 것이다.

이 제7b도의 실시예에 있어 동작을 다음에서 설명한다.

1.통상모드

입력 (1), (80), (81), (82)를 "H", 90, 91를 "L"로 한다. 이것에 의하여 회로블록간의 신호는 테스트회로에 영향되지 않고 그대로 전달한다.

2.스캔모드

입력(1), (90), (91)을 "H",80,81,82를 "L"로 하고 단자(6)에 스캔클럭을 스캔인단자(2)에 소망의 스캔데이터를 입력한다. 이 경우 스캔레지스터 사이에서 스캔동작을 하고 스캔아우트단자(38)에 스캔데이터가 출력됨과 동시에 회로블록은 래치출력이면 전회의 테스트데이터, 앤드게이트출력이면 "L", 오아게이트 출력이면 "H"가 부여된다.

3. 입력(1)을 "L"로 하고 80,81,82에 소망의 "H"펄스, 90,91에 소망의 "L"펄스를 부여한다.

이것에 의하여 래치출력은 펄스의 최초의 에지로 데이터를 출력하고 게이트출력은 펄스의 출력기간에 데이터를 출력한다. 이후 단자(6)에 펄스를 입력하므로서 데스트 결과를 스캔레지스터로 입력한다.

이러한 구성으로된 회로장치에 있어서도 상기 실시예와 동일한 효과를 나타낸다.

상기한 바와 같이 본 발명에 의하면 피 테스트회로블록간의 스캔레지스터의 출력에 통상 동작시 및 테스트 동작시의 테스트모드에 있어서는 상기 스캔레지스터의 출력데이터를, 테스트동작시의 스캔모드에 있어서는 각각 제1의 고정데이터, 당해 제1의 고정데이터와 반대논리값의 제2의 고정데이터, 또는 스캔동작전의 스캔레지스터의 출력데이터를 유지 출력하는 제1, 제2의 게이트회로 및 래치회로를 설정하고 테스트데이터의 출력을 제어입력에 의하여 콘트롤할 수 있게 하였으므로 스캔동작시에 피 테스트회로의 동작을 정지할 수가 있고 각 회로블록의 테스트데이터는 스캔데이터에서만 부여할 수 있기 때문에 따른 회로블록의 출력데이터값을 고려하지 않고 테스트데이터를 생성할 수 있고 용이하게 스캔테스트를 실시할 수 있다.

더우기 임의의 타이밍의 테스프펄스를 피 테스트회로에 인가할 수가 있다.

그위에 상기 제1, 제2의 게이트회로의 제어입력단자에 동일의 제어신호를 접속하고 양의 신호와 그것과 동일한 타이밍의 음의 신호를 한개의 제어입력으로 콘트롤할 수 있게 하였으므로 집적회로의 핀수를 감소할수 있는 효과와, 소정의 고정치 또는 스캔동작전의 스캔레지스터의 출력데이터를 유지출력하는 게이트회로 및 래치회로를 설정하고 테스트데이터의 출력을 제어입력에 의하여 콘트롤할 수 있게 하였으므로 스캔동작시에 피 테스트회로의 동작을 중지할 수가 있고 더우기 테스트시에 임의의 지연을 가진 테스트데이터 또는 임의의 지연과 폭을 가진 테스트펄스를 인가할 수가 있다.

또한 각 회로블록의 테스트데이터는 스캔데이터에서만 부여되기 때문에 타 회로블록에 영향되지 않고 테스트데이터를 생성하며 용이하게 스캔테스트가 실시되는 효과가 있다.

Claims

적어도 그중의 하나는 순서회로를 포함하고 복수개의 회로블록(35,36,37)사이에서 데이터전송을 행함과 아울러 상기 각 회로블록(35,36,37)을 스캔테스트 방식으로 테스트가능하게 한 반도체직접회로로서 상기복수개의 회로블록(35,36,37)간의 각각에 전달되는 데이터의 비트수에 대응하여 설치되어, 통상 동작시에는 전단 회로블록(35,36,37)의 출력데이터를 그대로 출력하고 그리고 테스트동작시는 전단 회로블록(35,36,37)의 출력데이터 또는 스캔테스트용의 테스트데이터를 외부클럭에 동기유지하여 출력하며 아울러 전체로서 한개의 시프트레지스터기능을 갖도록 각 회로상호간이 시프트레지스터패스로서 접속되어서 이룬 복수의 스캔레지스터(8a, 9a, 10a, 11a, 12a, 13a, 14a, 15a, 16a)와, 그 데이터입력단자가 소정의 상기 스캔레지스터(8a~16a)의 출력단자(Q)에 그 출력단자가 소정의 회로블록(36,37)의 소정의 입력단자(36a,36b,37b,37c)에 접속되어 설치되며 통상 동작시 및 테스트동작시의 테스트모드에 있어서는 대응하는 스캔레지스터(8a,16a)의 출력데이터를 그대로 차단의 회로블록(36,37)에 출력하고 테스트동작시의 스캔모드에 있어서는 소정의 값으로 유지된 데이터를 차단의 회로블록(36,37)에 출력하는 제어회로(70,71,72,73,74,75,76)와, 상기 스캔레지스터(8a∼16a)의 각각에 장치외부로부터 테스트용의 시리얼데이터를 설정하기 위한 테스트데이터설정수단(2)과, 상기 각 스캔레지스터(8a,16a)의 데이터를 시리얼데이터로 하여 장치외부에 순차로 출력하기 위한테스트 결과 출력수단(38)과, 통상 동작과 테스트동작의 전환, 스캔모드와 테스트모드의 전환을 행하는 동작전환수단(1)과를 비치한 것을 특정으로 하는 반도체집적회로장치.
제1항에 있어서, 상기 제어회로와 2입력앤드회로(70,72)이며, 스캔모드에 있어서 출력되는 소정의 값은 "L"레벨인 것을 특징으로 하는 반도체직접회로장치.
제1항에 있어서, 상기 제어회로는 2입력오어회로(71,73,74)로서 스캔모드에 있어서 출력되는 소정의 값은 "H"레벨인 것을 특징으로 하는 반도체집적회로장치.
제1항에 있어서, 상기 제어회로는 스루래치(75,76)로서 스캔모드에 있어서 출력되는 소정의 값은 스캔모드에 입력되기 직전의 출력데이터인 것을 특징으로 하는 반도체집적회로장치.
제1항에 있어서, 상기 제어회로는 제어입력단자에 부정회로를 접속한 2입력앤드회로인 것을 특징으로 하는 반도체직접회로장치.
제1항에 있어서, 상기 제어회로는 제어입력단자에 부정회로(77,78,79)를 접속한 2입력오어회로(71,73,74)인 것을 특정으로 하는 반도체집적회로장치.
제2항에 있어서, 2입력앤드회로(71,72)는 복수개 설정되어 있어 그중 적어도 2개의 앤드회로의 제어입력단자는 공통으로 접속되어 있음을 특징으로 하는 반도체직접회로장치.
제3항에 있어서, 2입력오어(71,73,74)는 복수개 설치되어 있어 그중 적어도 2개의 오어회로의 제어입력단자는 공통으로 접속되어 있는 것을 특징으로 하는 반도체집적회로장치.
제4항에 있어서, 스루래치(75,76)의 제어입력단자는 게이트회로의 제어입력단자와 공통으로 접속되어 있는 것을 특징으로 하는 반도체직접회로장치.
제2항 또는 제3항에 있어서, 2입력앤드회로(70,72) 또는 2입력오어회로(71,73,74)의 제어입력단자와 부정회로의 입력단자와는 동일한 제어신호입력단자에 접속되어 있는 것을 특징으로 하는 반도체집적회로장치.