KR970049664A - 직렬 인터페이스 회로 - Google Patents
직렬 인터페이스 회로 Download PDFInfo
- Publication number
- KR970049664A KR970049664A KR1019950047580A KR19950047580A KR970049664A KR 970049664 A KR970049664 A KR 970049664A KR 1019950047580 A KR1019950047580 A KR 1019950047580A KR 19950047580 A KR19950047580 A KR 19950047580A KR 970049664 A KR970049664 A KR 970049664A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- registers
- storing
- response
- shifted
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/08—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations, the intermediate ones not being accessible for either enqueue or dequeue operations, e.g. using a shift register
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
본 발명은 직렬 인터페이스 회로를 공개한다. 그 회로는 복수개의 제1데이타를 저장하기 위한 복수개의 제1레지스터들, 인에이블신호에 응답하여 상기 복수개의 제1레지스터들로부터의 데이터들을 입력하고 직렬로 쉬프트하여 출력하기 위한 복수개의 제1쉬프트 레지스터들, 클럭신호에 응답하여 상기 복수개의 제1쉬프트 레지스터들로부터 병렬로 쉬프트되는 데이터들을 저장하기 위한 복수개의 제2레지스터들, 복수개의 제2데이타를 저장하기 위한 복수개의 제3레지스터들, 상기 인에이블 신호에 응답하여 상기 복수개의 제2레지스터들로부터의 데이터들을 입력하고 직렬로 쉬프트하여 출력되는 직렬 데이터를 제1라인을 통하여 상기 제1쉬프트 레지스터에 저장하고, 상기 복수개의 제1쉬프트 레지스터들로부터 쉬프트되어 출력되는 직렬 데이터를 제2라인을 통하여 저장하기 위한 복수개의 제2쉬프트 레지스터들, 및 상기 클럭신호에 응답하여 상기 복수개의 제2쉬프트 레지스터들로부터 병렬로 쉬프트되는 데이터를 저장하기 위한 복수개의 제4레지스터들로 구성되어 있다. 따라서, 직렬로 송수신하고자 하는 데이터가 많더라도 하드웨어의 크기를 증가함이 없이 데이터를 전송할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 직렬 인터페이스 회로를 나타내는 것이다.
Claims (1)
- 복수개의 제1데이타를 저장하기 위한 복수개의 제1레지스터들; 인에이블신호에 응답하여 상기 복수개의 제1레지스터들로부터의 데이터들을 입력하고 직렬로 쉬프트하여 출력하기 위한 복수개의 제1쉬프트 레지스터들; 클럭신호에 응답하여 상기 복수개의 제1쉬프트 레지스터들로부터 병렬로 쉬프트되는 데이터들을 저장하기 위한 복수개의 제2레지스터들; 복수개의 제2데이타를 저장하기 위한 복수개의 제3레지스터들; 상기 인에이블 신호에 응답하여 상기 복수개의 제2레지스터들로부터의 데이터들을 입력하고 직렬로 쉬프트하여 출력되는 직렬 데이터를 제1라인을 통하여 상기 제1쉬프트 레지스터에 저장하고, 상기 복수개의 제1쉬프트 레지스터들로부터 쉬프트되어 출력되는 직렬 데이터를 제2라인을 통하여 저장하기위한 복수개의 제2쉬프트 레지스터들; 및 상기 클럭신호에 응답하여 상기 복수개의 제2쉬프트 레지스터들로부터 병렬로 쉬프트되는 데이터를 저장하기 위한 복수개의 제4레지스터들을 구비한 것을 특징으로 하는 직렬 인터페이스 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950047580A KR0159220B1 (ko) | 1995-12-07 | 1995-12-07 | 직렬 인터페이스 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950047580A KR0159220B1 (ko) | 1995-12-07 | 1995-12-07 | 직렬 인터페이스 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970049664A true KR970049664A (ko) | 1997-07-29 |
| KR0159220B1 KR0159220B1 (ko) | 1999-02-18 |
Family
ID=19438383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950047580A KR0159220B1 (ko) | 1995-12-07 | 1995-12-07 | 직렬 인터페이스 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0159220B1 (ko) |
-
1995
- 1995-12-07 KR KR1019950047580A patent/KR0159220B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0159220B1 (ko) | 1999-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890006003A (ko) | 데이타 입출력 회로 | |
| KR940007649A (ko) | 디지탈 신호 처리장치 | |
| KR970016939A (ko) | 무작위 수 발생기로부터 판독되는 수의 무작위성을 향상시키는 대기 제어 회로를 지니는 무작위 수 발생기 | |
| KR970049664A (ko) | 직렬 인터페이스 회로 | |
| KR970016987A (ko) | 직렬 인터페이스 회로 | |
| KR920001830A (ko) | 입력가중형 트랜스 버셜필터 | |
| KR880014737A (ko) | 다중입력 디지탈 필터 | |
| KR920007187A (ko) | 반도체 기억장치 | |
| KR960032930A (ko) | 데이터 전송 회로 | |
| KR970051398A (ko) | 메모리 장치의 테스트 회로 | |
| KR970002653A (ko) | 랜덤 억세서블 fifo | |
| KR950028316A (ko) | 레지스터를 이용한 난수 생성용 조합회로 | |
| KR880014576A (ko) | 전하 결합 소자 | |
| KR970022679A (ko) | 마이크로컴퓨터의 입출력포트 확장 방법 및 회로 | |
| KR980004015A (ko) | 파이프라인 스테이지를 이용한 고속 승산기 | |
| KR970004648A (ko) | 클럭신호 선택 출력회로 | |
| KR970055594A (ko) | Ppm 통신방식에서의 로직 디코딩 회로 | |
| KR970056034A (ko) | 개인통신 시스템용 역인터리빙장치 | |
| KR960025080A (ko) | 선입선출기능을 가진 직렬인터페이스 입출력장치 | |
| KR960001978A (ko) | 배럴 쉬프터 회로 | |
| KR950024065A (ko) | 파이프라인(pipeline) 레지스터 | |
| KR970012125A (ko) | 쉬프트 레지스터와 가산기를 이용한 고정 승산기회로 | |
| KR960027376A (ko) | 런 길이 복호화(rld)에서의 런처리 회로 | |
| KR970056019A (ko) | 개인통신 시스템용 역인터리빙장치 | |
| KR950009405A (ko) | 직렬통신을 이용한 외부데이타 입력장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060728 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |