KR910019337A - 다기능 스캔 플립플롭 - Google Patents
다기능 스캔 플립플롭 Download PDFInfo
- Publication number
- KR910019337A KR910019337A KR1019910006306A KR910006306A KR910019337A KR 910019337 A KR910019337 A KR 910019337A KR 1019910006306 A KR1019910006306 A KR 1019910006306A KR 910006306 A KR910006306 A KR 910006306A KR 910019337 A KR910019337 A KR 910019337A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- clock
- latch
- scan
- multifunction
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 제 1A도 및 제 1B는 본 발명의 각각 다른 실시예의 개략을 도시한 블럭도, 제 2 도는 제 1 도(제 1A)의 구체예를 도시한 회로도, 제 3 도는 제 2 도의 회로 동작을 설명하기 위한 타이밍 챠트, 제 6 도는 일반적인 순서회로의 블럭도.
Claims (6)
- 데이타가 가해지는 데이타 입력단, 클럭이 가해지는 클럭 입력단, 통상 기능시에 사용되는 통상 기능용 제 1 래치, 스캔 기능시에 사용되는 스캔 기능용 제 2 래치, 및 상기 데이타 및 클럭 중 어느 하나를 다른 것보다 상대적으로 지연시키는 제어수단을 포함하는 것을 특징으로 하는 다기능 스캔 플립플롭.
- 제 1 항에 있어서, 상기 제 1 및 제 2 래치 중 어느 하나에 테스트 데이타를 기입하는 데이타 기입 수단을 포함하고, 상기 제어수단이 데이타 기입 수단에 의해 제 1 또는 제 2 래치에 기입된 상기 테스트 데이타에 따라 동작하는 것을 특징으로 하는 다기능 스캔 플립플로.
- 제 1 또는 제 2 항에 있어서, 상기 제어 수단이 상기 클럭을 상기 데이타보다 지연시키는 것을 특징으로 하는 다기능 스캔 플립플롭.
- 제 1 또는 제 2 항에 있어서, 상기 제어 수단이 상기 데이타를 상기 클럭보다 지연시키는 것을 특징으로 하는 다기능 스캔 플립플롭.
- 복수의 데이타가 가해지는 복수의 입력단, 클럭이 가해지는 클럭 입력단, 통상 기능시에 사용되는 통상 기능용 제1래치 스캔 기능시에 사용되는 스캔 기능용 제2 래치, 상기 제1 및 제2 래치 중 어느 하나에 변환 데이타를기입하는 데이타 기입 수단, 및 상기 데이타 기입 수단에 변환 데이타에 따라 상기 데이타 입력단에 가해지는 상기 복수의 데이타 중 하나를 선택하는 입력 선택 수단을 포함하는 것을 특징으로 하는 다기능 스캔 플립플롭.
- 데이타가 가해지는 데이타 입력단, 클럭이 가해지는 클럭 입력단, 통상 기능시에 사용되는 통상 기능용 제 1 래치, 스캔 기능시에 사용되는 스캔 기능용 제 2 래치, 상기 제 1 및 제 2 래치 중 어느 하나에 변환 데이타를 기입하는 데이타 기입 수단, 및 상기 데이타 기입 수단에 기입된 변환 데이타에 따라 출력단에서 출력되는 Q출력 및 Q출력을 변환하는 출력 변환 수단을 포함하는 것을 특징으로 하는 다기능 스캔 플립플롭.※ 참고사항 : 최초출원내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2104520A JP2614345B2 (ja) | 1990-04-20 | 1990-04-20 | スキャンフリップフロップ |
JP02-104520 | 1990-04-20 | ||
JP2-104520 | 1990-04-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910019337A true KR910019337A (ko) | 1991-11-30 |
KR940003082B1 KR940003082B1 (ko) | 1994-04-13 |
Family
ID=14382769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910006306A KR940003082B1 (ko) | 1990-04-20 | 1991-04-19 | 다기능 스캔 플립플롭 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5175447A (ko) |
JP (1) | JP2614345B2 (ko) |
KR (1) | KR940003082B1 (ko) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0785101B2 (ja) * | 1991-03-20 | 1995-09-13 | 株式会社東芝 | 論理信号検査方法及び検査装置 |
JPH05199080A (ja) * | 1992-01-17 | 1993-08-06 | Sony Corp | 相補型論理回路 |
US5384494A (en) * | 1993-04-13 | 1995-01-24 | Hughes Aircraft Company | Programmable hold-off for integrated circuit I/O pins |
US5463338A (en) * | 1993-06-07 | 1995-10-31 | Vlsi Technology, Inc. | Dual latch clocked LSSD and method |
US5416362A (en) * | 1993-09-10 | 1995-05-16 | Unisys Corporation | Transparent flip-flop |
JPH07131298A (ja) * | 1993-11-04 | 1995-05-19 | Nec Corp | 半導体集積回路装置 |
JP2882272B2 (ja) * | 1994-02-17 | 1999-04-12 | 日本電気株式会社 | ラッチ回路 |
US5444404A (en) * | 1994-03-03 | 1995-08-22 | Vlsi Technology, Inc. | Scan flip-flop with power saving feature |
GB2288666B (en) * | 1994-04-12 | 1997-06-25 | Advanced Risc Mach Ltd | Integrated circuit control |
US5552737A (en) * | 1994-07-11 | 1996-09-03 | International Business Machines Corporation | Scannable master slave latch actuated by single phase clock |
TW418329B (en) * | 1994-08-24 | 2001-01-11 | Ibm | Integrated circuit clocking technique and circuit therefor |
US5469079A (en) * | 1994-09-13 | 1995-11-21 | Texas Instruments Incorporated | Flip-flop for use in LSSD gate arrays |
JP2734394B2 (ja) * | 1995-01-27 | 1998-03-30 | 日本電気株式会社 | 半導体集積回路装置 |
US5493240A (en) * | 1995-03-01 | 1996-02-20 | International Business Machines Corporation | Static combinatorial logic circuits for reversible computation |
US5867409A (en) * | 1995-03-09 | 1999-02-02 | Kabushiki Kaisha Toshiba | Linear feedback shift register |
US5880595A (en) * | 1995-04-28 | 1999-03-09 | Texas Instruments Incorporated | IC having memoried terminals and zero-delay boundary scan |
US5633606A (en) * | 1995-05-25 | 1997-05-27 | National Semiconductor Corporation | Scan flip-flop that holds state during shifting |
US5854565A (en) * | 1995-10-06 | 1998-12-29 | Qualcomm Incorporated | Low power latch requiring reduced circuit area |
US5783960A (en) * | 1995-11-28 | 1998-07-21 | International Business Machines Corporation | Integrated circuit device with improved clock signal control |
US5640114A (en) * | 1995-12-27 | 1997-06-17 | Vlsi Technology, Inc. | Versatile select and hold scan flip-flop |
JP3478033B2 (ja) * | 1996-12-30 | 2003-12-10 | ソニー株式会社 | フリップフロップ回路 |
JPH10242809A (ja) * | 1997-02-26 | 1998-09-11 | Nec Corp | スキャン用フリップフロップ回路 |
US6023767A (en) * | 1997-05-05 | 2000-02-08 | Intel Corporation | Method for verifying hold time in integrated circuit design |
US5878055A (en) * | 1997-12-09 | 1999-03-02 | International Business Machines Corporation | Method and apparatus for verifying a single phase clocking system including testing for latch early mode |
US6405335B1 (en) | 1998-02-25 | 2002-06-11 | Texas Instruments Incorporated | Position independent testing of circuits |
KR100348303B1 (ko) * | 1999-11-09 | 2002-08-10 | 주식회사 하이닉스반도체 | 다양한 클럭신호에 의한 클럭신호간 딜레이보상방법 |
US6728915B2 (en) | 2000-01-10 | 2004-04-27 | Texas Instruments Incorporated | IC with shared scan cells selectively connected in scan path |
US6606720B1 (en) * | 2000-02-22 | 2003-08-12 | Hewlett-Packard Development Company | Scan structure for CMOS storage elements |
US6769080B2 (en) | 2000-03-09 | 2004-07-27 | Texas Instruments Incorporated | Scan circuit low power adapter with counter |
US6501236B1 (en) | 2000-09-28 | 2002-12-31 | Tim Simon, Inc. | Variable switch with reduced noise interference |
JP2003068855A (ja) * | 2001-08-24 | 2003-03-07 | Fujitsu Ltd | 半導体集積回路のレイアウト方法 |
KR100604852B1 (ko) * | 2004-05-15 | 2006-07-31 | 삼성전자주식회사 | 제어신호 발생기, 스캔 기능을 수행하는 래치회로, 및상기 펄스 발생기와 상기 래치를 구비하는 플립플롭 |
JP4906030B2 (ja) * | 2004-10-15 | 2012-03-28 | 川崎マイクロエレクトロニクス株式会社 | テスト回路およびテスト方法 |
US7496809B2 (en) * | 2005-06-10 | 2009-02-24 | Stmicroelectronics Pvt. Ltd. | Integrated scannable interface for testing memory |
US20070208979A1 (en) * | 2006-01-13 | 2007-09-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Split clock scan flip-flop |
JP2009222558A (ja) * | 2008-03-17 | 2009-10-01 | Nec Computertechno Ltd | スキャン用フリップフロップ回路 |
JP2010019662A (ja) * | 2008-07-10 | 2010-01-28 | Nec Electronics Corp | テスト方法及び半導体集積回路 |
US8516316B2 (en) * | 2009-03-26 | 2013-08-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for diagnosing an integrated circuit |
US8803581B2 (en) * | 2009-04-15 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fast flip-flop structure with reduced set-up time |
US8866527B1 (en) | 2010-04-02 | 2014-10-21 | Altera Corporation | Integrated circuits with hold time avoidance circuitry |
KR20120100385A (ko) * | 2011-03-04 | 2012-09-12 | 삼성전자주식회사 | 플립-플롭 및 이를 포함하는 반도체 장치 |
US8970274B2 (en) * | 2012-06-08 | 2015-03-03 | Mediatek Singapore Pte. Ltd. | Pulse latches |
US9188640B1 (en) | 2014-05-19 | 2015-11-17 | Freescale Semiconductor, Inc. | Scan flip-flop circuit with LOS scan enable signal |
CN105306017B (zh) | 2015-12-04 | 2018-09-14 | 上海兆芯集成电路有限公司 | 信号产生电路以及工作周期调整电路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4540903A (en) * | 1983-10-17 | 1985-09-10 | Storage Technology Partners | Scannable asynchronous/synchronous CMOS latch |
JPH0782071B2 (ja) * | 1984-12-24 | 1995-09-06 | 株式会社日立製作所 | 故障診断機能を有する論理回路 |
JPH0648779B2 (ja) * | 1985-07-18 | 1994-06-22 | 富士通株式会社 | フリップフロップ回路 |
JPS63280514A (ja) * | 1987-05-12 | 1988-11-17 | Mitsubishi Electric Corp | 論理集積回路 |
US4961013A (en) * | 1989-10-18 | 1990-10-02 | Hewlett-Packard Company | Apparatus for generation of scan control signals for initialization and diagnosis of circuitry in a computer |
US5003204A (en) * | 1989-12-19 | 1991-03-26 | Bull Hn Information Systems Inc. | Edge triggered D-type flip-flop scan latch cell with recirculation capability |
-
1990
- 1990-04-20 JP JP2104520A patent/JP2614345B2/ja not_active Expired - Fee Related
-
1991
- 1991-04-19 US US07/687,616 patent/US5175447A/en not_active Expired - Fee Related
- 1991-04-19 KR KR1019910006306A patent/KR940003082B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2614345B2 (ja) | 1997-05-28 |
KR940003082B1 (ko) | 1994-04-13 |
US5175447A (en) | 1992-12-29 |
JPH042977A (ja) | 1992-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910019337A (ko) | 다기능 스캔 플립플롭 | |
KR950012663A (ko) | 경계주사 테스트 회로를 가진 반도체 장치 | |
KR920001850A (ko) | 스캔패스기능이 부가된 플립플롭 | |
KR910002119A (ko) | 신호발생기 | |
KR890006003A (ko) | 데이타 입출력 회로 | |
KR960018901A (ko) | 피이드백 래치 및 피이드백 래치의 피이드백 동작 형성 방법 | |
KR880008539A (ko) | 논리 집적 회로 | |
KR910020732A (ko) | 의사 스태틱 ram의 제어회로 | |
KR910006986A (ko) | 기능선택회로 | |
KR920005531A (ko) | 고속도신호 다중화장치 | |
KR920007187A (ko) | 반도체 기억장치 | |
KR860009550A (ko) | 테스트 데이타 부하기능을 갖춘 논리회로 | |
KR0140966B1 (ko) | 스캔 변환장치 | |
KR900002573A (ko) | 비트수 변환회로 | |
KR970055398A (ko) | 래치와 플립-플롭 겸용 회로 | |
KR930006067Y1 (ko) | 전자오르간의 자동반주 신호 발생회로 | |
KR900008781A (ko) | 플립플롭회로를 이용한 업-다운 계수기 | |
JPH0664665B2 (ja) | 警報の待ち受け回路 | |
KR910010716A (ko) | 반도체집적회로 | |
KR950024056A (ko) | 하프 픽셀 처리 회로 | |
KR890008721A (ko) | 레이저 프린터의 이미지 발생장치 | |
KR940012863A (ko) | 배럴 시프터용 신장기 | |
KR910014716A (ko) | 레이다 동작상태 체크회로 | |
KR920013102A (ko) | 동기 및 비동기 혼용방식의 메모리 액세스에서 대기상태 처리회로 | |
KR920010447A (ko) | 이중포트 ram을 이용한 cpu간 데이터손실 방지회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030401 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |