KR100348303B1

KR100348303B1 - 다양한 클럭신호에 의한 클럭신호간 딜레이보상방법

Info

Publication number: KR100348303B1
Application number: KR1019990049556A
Authority: KR
Inventors: 민준규
Original assignee: 주식회사 하이닉스반도체
Priority date: 1999-11-09
Filing date: 1999-11-09
Publication date: 2002-08-10
Also published as: KR20010045998A; US6813723B1

Abstract

본 발명은 서로 다른 클럭신호에 의해 구동되는 플립플롭 사이에 데이터 전달이 이루어지는 부분만 찾아서 그 부분에만 딜레이 소자를 추가하는 것에 의해 적은 수의 딜레이 소자를 이용하여 클럭신호의 불균일성을 해결하는데 적당한 다양한 클럭신호에 의한 딜레이 보상방법을 제공하기 위한 것으로, 서로 다른 클럭신호가 인가되는 두 개의 플립플롭을 찾는 스텝, 앞단의 플립플롭과 뒷단의 플립플롭 사이에 생기는 딜레이값을 계산하는 스텝, 상기 앞단의 플립플롭에 인가되는 클럭신호의 딜레이값에서 뒷단의 플립플롭에 인가되는 클럭신호의 딜레이값을 뺀 값을 계산하는 스텝, 상기 앞단의 플립플롭과 뒷단의 플립플롭 사이에 생기는 딜레이값에서 상기 앞단의 플립플롭에 인가되는 클럭신호의 딜레이 값에서 뒷단의 플립플롭에 인가되는 클럭신호의 딜레이값을 뺀 값을 빼주어 그 결과 값을 계산하는 스텝, 상기 결과 값이 원하는 값보다 크면 추가해야 할 딜레이 소자의 갯수를 결정하는 스텝, 상기 결정된 딜레이 소자의 갯수만큼으로 딜레이 소자의 종류를 네트리스트에 추가하는 스텝을 포함하여 이루어지는 것을 특징으로 한다.

Description

다양한 클럭신호에 의한 클럭신호간 딜레이보상방법{METHOD FOR COMPENSATING DELAY BETWEEN A CLOCK SIGNAL AND OTHER CLOCK SIGNAL ACCORDING TO USING MULTI CLOCK SIGNAL}

본 발명은 집적회로 설계방법에 관한 것으로 특히, 집적회로에서 다양한 클럭주파수를 사용할 경우, 클럭간 딜레이 차이에 의해 발생하는 부적절한 데이터 전달을 방지하는데 적당한 다양한 클럭주파수에 따라 발생하는 딜레이 보상방법에 관한 것이다.

일반적으로 집적회로에서는 서로 다른 클럭신호를 이용하는 멀티 클럭 시스템을 채용하고 있다.

따라서, 서로 다른 클럭신호에 따라 발생하는 문제점이 다양한 형태로 나타날 수 있는데, 그 중 하나가 클럭간 딜레이 차이로 인해 데이터가 부적절하게 전달되는 경우이다.

이하, 첨부된 도면을 참조하여 종래 기술에 따른 다양한 클럭신호에 의한 딜레이 보상방법을 설명하기로 한다.

도 1은 종래 기술에 따른 다양한 클럭신호에 의한 딜레이 보상방법을 설명하기 위한 개념적인 블록 다이아그램으로써, 하나의 클럭신호를 사용하는 경우를 도시하였다.

도 1에 도시된 바와 같이, 스캔어블 플립플롭(11,11a)들과, 조합회로부(13) 그리고 딜레이 소자부(15)로 구성된다.

즉, 클럭신호(clk)에 따라 데이터를 입력하는 제 1 스캔어블 플립플롭(11)과, 상기 제 1 스캔어블 플립플롭(11)의 출력단에 연결된 조합회로부(13)와, 클럭신호간의 딜레이 시간을 보상하기 위해 상기 클럭신호를 일정시간 딜레이시키는 딜레이 소자부(15)와, 상기 딜레이 소자부(15)로부터 출력되는 신호를 클럭신호로 사용하여 상기 조합회로부(13)의 출력신호를 입력하는 제 2 스캔어블 플립플롭(11a)으로 구성된다.

여기서, 상기 딜레이 소자부(15)에 의해 발생하는 클럭 불일치로 인해 부적절한 데이터 전달이 이루어지는 현상이 발생한다.

이를 보상하기 위해 플립플롭간의 딜레이 시간이 상기 딜레이 소자부(15)에 의한 딜레이 시간보다 작은 모든 플립플롭 사이에 적절한 수의 딜레이소자를 추가로 구성하게 된다.

상기와 같은 종래 딜레이 보상방법을 설명하면 다음과 같다.

도 2는 종래 기술에 따른 딜레이 보상방법을 설명하기 위한 플로우 챠트이 다.

도 2에 도시한 바와 같이, 먼저 스캔어블 플립플롭간의 딜레이값(a)을 계산한다(S201).

이후, 플립플롭간의 딜레이값(a)에서 목표로하는 플립플롭간 딜레이 값(b)를 감산하여 그 결과 값(c)을 얻어낸다(S202).

그리고 상기 결과 값(c)을 0과 비교하여(S203), 결과 값(c)이 크면, 딜레이 소자부를 구성할 딜레이 소자의 갯수(d)를 결정한다(S204).

이때, 딜레이 소자의 갯수(d)는 딜레이 소자의 종류(e)와 딜레이 소자당 딜레이 시간(f)을 이용하여 결정한다.

다시말해서, 플립플롭간의 딜레이값이 딜레이 소자부에 의해서 딜레이되는 값보다 적은 경우에는 상기 적은 딜레이값을 갖는 플립플롭 사이에 적절한 수의 딜레이 소자를 구성한다.

상기와 같이 결정된 딜레이 소자의 갯수(d)만큼의 딜레이 소자를 넷리스트에 추가하여(S205), 도 1에 도시된 딜레이 소자부(15)를 구성한다.

즉, 플립플롭간의 딜레이값(a)을 계산해서 그 값이 목표로 하는 값보다 작은 모든 플립플롭 사이에 딜레이 버퍼를 추가한다.

이와 같이 각 스캔어블 플립플롭에 인가되는 클럭신호를 구분하지 않고 모든 플립플롭간의 딜레이 시간을 계산하여 그 값이 원하는 값보다 작으면 플립플롭 사이에 딜레이소자를 추가하는 기술을 서로 다른 클럭신호를 사용하는 집적회로 설계에 적용할 경우 스캔 테스트를 위해서는 많은 딜레이 소자가 필요하게 된다.

그러나 상기와 같은 종래 다양한 클럭신호를 갖는 집적회로 설계방법은 다음과 같은 문제점이 있었다.

첫째, 노말(Normal) 상태에서 멀티 클럭이 사용되는 경우에는 클럭간 딜레이를 고려하지 않기 때문에 스캔 테스트시 상기 클럭간 딜레이로 인해가 테스트 클럭신호가 불균일해지는 현상이 나타난다.

이와 같은 테스트 클럭신호의 불균일 현상은 데이터의 정확한 전달을 방해하는 요소로 작용한다.

둘째, 서로 다른 클럭신호를 사용하는 경우에는 클럭간 딜레이값이 커지므로 스캔 테스트를 위해서는 더 많은 딜레이 소자를 구성하여야 하는 부담이 생기게된다.

즉, 많은 딜레이 소자를 구성함에 따라 집적회로의 사이즈가 커지게 되는 문제를 야기시킨다.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 서로다른 클럭신호에 의해 구동되는 플립플롭 사이에 데이터 전달이 이루어지는 부분만 찾아서 그 부분에만 딜레이 소자를 추가하는 것에 의해 적은 수의 딜레이 소자를 이용하여 클럭신호의 불균일성을 해결하는데 적당한 다양한 클럭신호에 의한 딜레이 보상방법을 제공하는데 그 목적이 있다.

도 1은 종래 클럭신호간 딜레이 보상방법을 설명하기 위한 개념적인 블록 다이아그램

도 2는 종래 클럭신호가 딜레이 보상방법을 설명하기 위한 플로우 챠트

도 3은 본 발명의 다양한 클럭신호에 의한 클럭신호가 딜레이 보상방법을 설명하기 위한 플로우 챠트

도면의 주요부분에 대한 부호의 설명

11,11a : 제 1, 제 2 스캔어블 플립플롭 13 : 조합회로부

15 : 딜레이 소자부

상기의 목적을 달성하기 위한 본 발명의 다양한 클럭신호에 의한 클럭신호간의 딜레이 보상방법은 서로 다른 클럭신호가 인가되는 두 개의 플립플롭을 찾는 스텝, 앞단의 플립플롭과 뒷단의 플립플롭 사이에 생기는 딜레이값을 계산하는 스텝, 상기 앞단의 플립플롭에 인가되는 클럭신호의 딜레이값에서 뒷단의 플립플롭에 인가되는 클럭신호의 딜레이값을 뺀 값을 계산하는 스텝, 상기 앞단의 플립플롭과 뒷단의 플립플롭 사이에 생기는 딜레이값에서 상기 앞단의 플립플롭에 인가되는 클럭신호의 딜레이 값에서 뒷단의 플립플롭에 인가되는 클럭신호의 딜레이값을 뺀 값을 빼주어 그 결과 값을 계산하는 스텝, 상기 결과 값이 원하는 값보다 크면 추가해야 할 딜레이 소자의 갯수를 결정하는 스텝, 상기 결정된 딜레이 소자의 갯수만큼으로 딜레이 소자의 종류를 네트리스트에 추가하는 스텝을 포함하여 이루어짐을 특징으로 한다.

이하, 본 발명의 다양한 클럭신호에 의한 클럭신호간 딜레이 보상방법을 첨부된 도면을 참조하여 설명하기로 한다.

먼저, 본 발명은 플립플롭마다 딜레이 소자를 추가하지 않고, 데이터 패스가 이루어지는 한 쌍의 플립플롭만을 찾아 그 사이에만 딜레이 소자를 추가하는 방법을 이용한다.

이와 같이, 필요한 부분에만 딜레이 소자를 추가하면 되므로 적은 수의 딜레이 소자를 사용할 수 있고, 그로 인해 집적회로의 사이즈를 최소화할 수가 있다.

도 3은 본 발명에 따른 다양한 클럭신호에 의한 클럭신호간 딜레이 보상방법을 설명하기 위한 플로우 챠트이다.

도 3에 도시한 바와 같이, 먼저, 서로 다른 클럭신호가 인가되는 두 개의 스캔어블 플립플롭을 찾는다(S301).

이어서, 앞단의 스캔어블 플립플롭과 뒷단의 스캔어블 플립플롭 사이에 생기는 딜레이값(k)을 계산한다(S302).

이후, 앞단의 스캔어블 플립플롭에 인가되는 클럭신호의 딜레이값(n)에서 뒷단의 스캔어블 플립플롭에 인가되는 클럭신호의 딜레이값(p)을 뺀 값(m)에서 상기 앞단의 플립플롭과 뒷단의 플립플롭 사이에 생기는 딜레이값(k)을 빼주어 그 결과 값(q)을 얻어낸다(S303).

그리고 상기 결과 값(q)을 0과 비교하여(S304), 결과 값(q)이 더 크면 딜레이 소자의 갯수(r)를 결정한다(S305).

즉, 플립플롭간에 생기는 딜레이값(k)이 더 크므로 딜레이 소자의 갯수(r)를 조정하여 적어도 상기 플립플롭간에 생기는 딜레이값(k)이 더 커지지 않도록 한다.

이때, 딜레이 소자의 갯수(r)는 딜레이 소자의 종류(s)와 딜레이 소자당 딜레이 시간(t)을 이용하여 결정한다.

즉, 상기 결과 값(q)을 상기 딜레이 소자당 딜레이값(t)으로 나눈 값이 딜레이 소자의 갯수(r)가 된다.

이와 같이, 딜레이 소자의 갯수(r)를 결정한 후, 두 개의 플립플롭 사이에 상기 결정된 딜레이 소자의 갯수(r)만큼으로 딜레이 소자의 종류(s)를 네트리스트에 추가하면 된다(S306).

상기와 같은 본 발명은 클럭신호를 소오스(source)별로 구분하고, 서로 다른 클럭신호 사용하여 데이터의 전달이 이루어지는 패스(path)를 찾아 그 부분에만 딜레이 소자를 추가한다.

이상 상술한 바와 같이 본 발명의 다양한 클럭신호를 갖는 집적회로 설계방법은 다음과 같은 효과가 있다.

서로 다른 클럭신호에 의해 구분되는 플립플롭 사이에 데이터 전달이 이루어지는 패스만을 찾아서 딜레이 소자를 추가하므로써, 적은 수의 딜레이 소자를 이용하여 클럭신호의 불균일성에 따른 문제를 해결할 수 있다.

Claims

삭제
삭제
삭제
서로 다른 클럭신호가 인가되는 두 개의 플립플롭을 찾는 스텝,

앞단의 플립플롭과 뒷단의 플립플롭 사이에 생기는 딜레이값을 계산하는 스텝,

상기 앞단의 플립플롭에 인가되는 클럭신호의 딜레이값에서 뒷단의 플립플롭에 인가되는 클럭신호의 딜레이값을 뺀 값을 계산하는 스텝,

상기 앞단의 플립플롭과 뒷단의 플립플롭 사이에 생기는 딜레이값에서 상기 앞단의 플립플롭에 인가되는 클럭신호의 딜레이 값에서 뒷단의 플립플롭에 인가되는 클럭신호의 딜레이값을 뺀 값을 빼주어 그 결과 값을 계산하는 스텝,

상기 결과 값이 원하는 값보다 크면 추가해야 할 딜레이 소자의 갯수를 결정하는 스텝,

상기 결정된 딜레이 소자의 갯수만큼으로 딜레이 소자의 종류를 네트리스트에 추가하는 스텝을 포함하여 이루어짐을 특징으로 하는 다양한 클럭신호에 의한 클럭신호간 딜레이 보상방법.
제 4 항에 있어서, 상기 딜레이 소자의 갯수는 딜레이 소자의 종류와 딜레이 소자당 딜레이 시간을 이용하여 결정하는 것을 특징으로 하는 다양한 클럭신호에 의한 클럭신호간 딜레이 보상방법.
제 5 항에 있어서, 상기 딜레이 소자의 갯수는 상기 결과 값을 상기 딜레이 소자당 딜레이값으로 나눈 값으로 결정하는 것을 특징으로 하는 다양한 클럭신호에 의한 클럭신호간 딜레이 보상방법.
삭제