KR0140966B1

KR0140966B1 - 스캔 변환장치

Info

Publication number: KR0140966B1
Application number: KR1019940036269A
Authority: KR
Inventors: 이창표
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 1994-12-23
Filing date: 1994-12-23
Publication date: 1998-07-01
Also published as: KR960024868A

Abstract

본 발명은 디지탈 스캔 변환장치에 관한 것으로서, 종래 지그재그 스캔을 라스터 스캔으로 변환하거나 매크로 블럭 순서의 데이타를 슬라이스 라인 순서의 데이타로 변환하는 데이타 스캔 변환장치는 읽기와 쓰기 어드레스를 충돌을 피하기 위해 같은 크기의 메모리를 두개 설치하여 이미 쓰여진 데이타가 읽혀지기도 전에 다시 쓰여지는(Over Write) 경우가 발생하는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 종래 문제점을 해결하기 위해 어떠한 입력데이타에 대해서도 변환 가능하게 하면서 클럭 한주기 동안에 메모리 읽기/쓰기를 반복하기 때문에 2배의 빠른 메모리를 사용하고 읽는 시점을 1/2되는 곳에서 시작하므로서, 사용되는 메모리의 크기를 반으로 줄이고, 클럭의 주기도 1/2로 하여 지그재그 스캔을 라스터 스캔으로 변환하거나 매크로 블럭 단위의 데이타를 슬라이스 라인 단위로 스캔 순서를 변환 가능하도록 한 스캔 변환장치의 메모리 변환 방법이다.

Description

스캔 변환장치

제1도의 (a)는 일반적인 지그재그 입력신호를 나타낸 신호 파형

(b)는 일반적인 라스터 스캔 출력신호를 나타낸 신호 파형

제2도는 종래 스캔 변환기의 구성을 보인 블럭도

제3도의 (a)-(c)는 종래 스캔 변환기의 각부 신호 타이밍도

제4도는 본 발명 스캔 변환기의 구성을 보인 블럭도

제5도의 (a)-(e)는 본 발명 스캔 변환기의 각부 신호 타이밍도

*도면의 주요부분에 대한 부호의 설명

11:단방향 트라이-스테이트 버퍼부12:쓰기 어드레스 카운터부

13:읽기 어드레스 카운터부14:신호지연부

15:멀티플렉서부16:메모리부

17:데이타 래치부

본 발명은 디지탈 스캔 변환장치에 관한 것으로서, 특히 어떠한 입력데이타에 대해 변환가능하게 하면서 2배의 빠른 메모리를 사용하고 읽는 시점을 1/2되는 곳에서 시작하므로서 사용되는 메모리의 크기를 반으로 줄이고, 클럭(CLK)의 주기도 1/2로 하여 지그재그 스캔(Zig-Zag Scan)을 라스터 스캔(Raster Scan)으로 변환하거나 매크로 블럭(Macro Block) 단위의 데이타를 슬라이스 라인(Slice Line)단위로 스캔 순서를 변환할때 적용가능하도록 한 것이다.

종래 디지탈 스캔 변환장치의 구성 및 동작에 대하여 도면 제2도를 참조하여 설명하면 다음과 같다.

먼저, MB 클럭신호로 입력받아 회로의 각부에 64클럭의 배수인 페이지(PAGE,)신호를 입력하는 디플립플롭부(D flip-flop)(1)와, 제1메모리부(6)에 저장된 데이타의 쓰기(Write)를 하는 쓰기 어드레스부(2)와, 제2메모리부(7)에 저장된 데이타의 읽기(Read)를 하는 읽기 어드레스부(3)와, 상기 디플립플롭부(1)에서 보내는 페이지(PAGE) 신호가 입력되어 쓰기 어드레스부(2)의 어드레스를 선택하는 제1멀티플렉서부(4)와, 상기 디플립플롭부(1)에서 보내는 페이지()신호가 입력되어 읽기 어드레스부(3)의 어드레스를 선택하는 제2멀티플렉서부(5)와, 상기 디플립플롭부(1)의 페이지(PAGE)신호를 입력받아 제1멀티플렉서부(4)에서 선택된 쓰기 어드레스 데이타를 저장하는 제1메모리부(6)와, 상기 디플립플롭부(1)의 페이지()신호를 입력받아 제2멀티플렉서부(5)에서 선택된 읽기 어드레스 데이타를 저장하는 제2메모리부(7)와, 상기 제1메모리부(6)에서 출력되는 데이타의 역류를 방지하기 위해 입력 및 출력단자와 제어 입력으로 구성되어 디플립플롭부(1)의 페이지(PAGE)신호를 입력받는 제1트라이-스테이트 버퍼부(Tri-State Buffer)(8)와, 상기 제2메모리부(7)에서 출력되는 데이타의 역류를 방지하기 위해 입력 및 출력단자와 제어 입력으로 구성되어 디플립플롭부(1)의 페이지()신호를 입력받는 제2트라이-스테이트 버퍼부(9)와, 상기 제1 및 제2메모리부(6)(7)에 저장된 쓰기 및 읽기 어드레스 데이타를 입력받아 페이지(PAGE) 신호의 입력에 의해 선택된 쓰기 및 읽기 데이타를 출력시키는 제3멀티플렉서부(10)로 구성된 것이다.

이와 같이 구성된 종래 스캔 변환장치의 동작에 대하여 도면 제1도 및 제2도를 참고로 도면 제3도를 설명하면 다음과 같다.

도면 제1도의 (a)와 같이 지그재그 스캔(Zig-Zag Scan)순서로 데이타가 입력되면 디플립플롭부(1)의 64클럭의 배수인 페이지(PAGE,)신호가 도면 제3도의 (a)와 같이 MB 클럭이 제1 및 제2트라이-스테이트 버퍼부(8)(9)에 들어오면서 상기 제1 및 제2트라이-스테이트 버퍼부(8)(9)에 의해 신호를 출력한다.

이때, 쓰기 및 읽기 어드레스부(2)(3)에서 보내는 데이타와, 상기 디플립플롭부(1)에서 보내는 페이지(PAGE,)에 의해 제1 및 제2멀티플렉서부(4)(5)에서 쓰기 및 읽기 어드레스 데이타를 도면 제3도의 (b)와 같이 선택하여 제1메모리부(6)에는 페이지(PAGE)신호가 입력되면서 쓰기 및 읽기 어드레스 데이타가 교대로 저장되고, 제2메모리부(7)에는 도면 제3도의 (c)와 같이 페이지()신호가 입력되면서 쓰기 및 읽기 어드레스 데이타가 제1메모리부(6)보다 한 클럭 뒤에서 저장된다.

한편, 상기 제1 및 제2메모리부(6)(7)에서 저장된 쓰기 및 읽기 어드레스 데이타는 출력되면서 제1 및 제2트라이-스테이트 버퍼부(8)(9)에 의해 역류가 방지되어 제3멀티플렉서부(10)에 입력되면서, 상기 디플립플롭부(1)의 페이지(PAGE)신호에 의해 선택된 쓰기 및 읽기 어드레스 데이타를 도면 제1도의 (b)와 같은 라스터 스캔으로 출력시키는 것이다.

그러나, 종래 지그재그 스캔을 라스터 스캔으로 변환하거나 매크로 블럭(Macro Block)순서의 데이타를 슬라이스 라인(Slice Line) 순서의 데이타로 변환하는 데이타 스캔 변환장치는 읽기와 쓰기 어드레스의 충돌을 피하기 위해 같은 크기의 제1 및 제2메모리부(6)(7)를 설치하여야 하며 그렇지 않을 경우 이미 쓰여진 데이타가 읽혀지기도 전에 다시 쓰여지는(Over Write) 경우가 발생하는 문제점이 있었다.

따라서, 본 발명은 이와 같은 종래 문제점을 해결하기 위해 어떤 입력데이타에 대해서도 변환 가능하게 하면서 클럭 한주기 동안에 메모리 읽기/쓰기를 반복하기 때문에 2배의 빠른 메모리를 사용하고 읽는 시점을 1/2되는 곳에서 시작하므로서, 사용되는 메모리의 크기를 반으로 줄이고, 클럭의 주기도 1/2로 하여 지그재그 스캔을 라스터 스캔으로 변환하거나 매크로 블럭 단위의 데이타를 슬라이스 라인 단위로 스캔 순서를 변환할때 적용이 가능하도록 한 것이다.

상기 목적달성을 위한 본 발명 스캔 변환장치의 메모리 변환 방법의 구성 및 동작에 대하여 첨부된 도면 제4도를 참조하여 설명하면 다음과 같다.

먼저, 한 블럭분의 데이타를 저장하는 멀티플렉서부(16)와, 입력 및 출력단자와 제어 입력으로 구성되어 클럭()신호가 입력되면서 상기 멀티플렉서부(16)의 데이타 역류를 방지하기 위한 단방향 트라이-스테이트 버퍼부(11)와, 상기 멀티플렉서부(16)에 저장된 한 블럭분의 데이타에 읽기 및 쓰기 어드레스를 보내는 쓰기 및 읽기 어드레스 카운터부(12)(13)와, 상기 쓰기 및 읽기 어드레스 카운터시 읽기 어드레스 카운터(13) 시점을 지연시키기 위한 인에이블(enable)신호 지연부(14)와, 상기 쓰기 및 읽기 어드레스 카운터부(12)(13)의 어드레스 데이타를 선택하는 멀티플렉서부(15)와, 상기 멀티플렉서부(15)의 데이타를 안정하게 유지시키기 위한 데이타 래치부(17)로 구성된 것이다.

이와 같이 구성된 본 발명 스캔 변환장치의 메모리 변환 방법에 대하여 도면 제1도 및 제4도를 참고로 도면 제5도에 대하여 설명하면 다음과 같다.

도면 제1도의 (a)와 같이 지그재그 스캔 순서로 단방향 트라이-스테이트 버퍼부(11)에 데이터가 입력되면서 도면 제5도의 (a)와 같이 64의 클럭()신호도 동시에 입력된다.

이때 인에이블 신호(Enable signal)가 신호 지연부(14)에 인가되면 도면 제5도의 (b)(c)와 같이 쓰기 및 읽기 어드레스 카운터부(12)(13)의 데이타 어드레스를 지연시키면서 상기 쓰기 어드레스 카운터부(12)는 0,1,2,3,4,5…와 같이 차례로 증가되어 64클럭을 기준으로 절반을 쓰면서 읽기 어드레스 카운터부(13)가 동작된다.

그리고, 상기 읽기 어드레스 카운터부(13)의 출력은 0,1,5,6,14,15,27,…순서가 되면서 지그재그 스캔 순서를 라스터 스캔으로 변환된 어드레스로 되어 도면 제5도의 (d)와 같은 클럭(CLK) 신호를 입력받은 멀티플렉서부(15)의 선택에 의해 데이타 어드레스는 클럭()신호 및 인에이블 신호가 인가된 메모리부(16)에 도면 제5도의 (e)에 도시된 바와 같이 클럭의 1/2주기 단위로 교대하면서 쓰기 및 읽기 어드레스 데이타가 입력되어 저장되면서 클럭()이 하이(High) 순간에 데이타 쓰기를 하고 로우(Low)순간에 데이타를 읽는 것이다.

한편, 상기 쓰기 및 읽기 데이타 어드레스는 반주기 동안만 존재하므로 클럭(CLK)신호가 입력된 데이타 래치부(17)에 의해 데이타가 안정되면서 클럭(CLK) 주기로 데이타가 안정되어 도면 제1도의 (b)와 같이 라스터 스캔으로 출력되는 것이다.

이상에서 설명한 바와 같이 본 발명은 어떠한 입력데이타에 대해서도 변환 가능하게 하면서 클럭 한주기 동안에 메모리의 읽기/쓰기를 반복하기 때문에 2배의 빠른 메모리를 사용하고 읽는 시점을 1/2되는 곳에서 시작하므로서, 사용되는 메모리의 크기를 반으로 줄이고, 클럭의 주기도 1/2로 하여 지그재그 스캔을 라스터 스캔으로 변환하거나 매크로 블럭 단위의 데이타를 슬라이스 라인 단위로 스캔 순서를 변환 가능하도록 하는 효과가 있는 것이다.

Claims

한 블럭분의 데이타를 저장하는 멀티플렉서부(16)와, 입력 및 출력단자와 제어 입력으로 구성되어 클럭()신호가 입력되면서 상기 멀티플렉서부(16)의 데이타 역류를 방지하기 위한 단방향 트라이-스테이트 버퍼부(11)와, 상기 메모리부(16)에 저장된 한 블럭분의 데이타에 읽기 및 쓰기 어드레스를 보내는 쓰기 및 읽기 어드레스 카운터부(12)(13)와, 상기 쓰기 및 읽기 어드레스 카운터시 읽기 어드레스 카운터(13) 시점을 지연시키기 위한 인에이블(enable) 신호 지연부(14)와, 상기 쓰기 및 읽기 어드레스 카운터부(12)(13)의 어드레스 데이타를 선택하는 멀티플렉서부(15)와, 상기 멀티플렉서부(16)의 데이타를 안정하게 유지시키기 위한 데이타 래치부(17)로 구성된 것을 특징으로 하는 스캔 변화장치.