KR960011762A - 영상 처리 전용 소자의 제어 회로 - Google Patents

Abstract

본 발명은 영상 처리 전용 소자의 제어 회로에 관한 것으로, 종래에는 리스크(RISC) 콘트롤러를 이용한 영상 처리 제어 방식의 경우 일반적으로 개발과 수정의 용이성은 보장되나 영상 처리에 많은 시간이 소요되어 영상 처리 전용 소자의 동작 주파수에 훨씬 못미치는 속도로 동작하므로 고속 영상 처리 및 압출 시스템에 적용하지 못하는 문제점이 있고, 제어 신호 발생용 전용 로직을 적용한 방식의 경우 처리 속도는 향상시킬 수 있으나 개발에 어려움이 있을 뿐아니라 알고리즘의 개선시에 회로 수정에 많은 어려움이 따르는 문제점이 있었다. 이러한 점을 개선하기 위하여 본 발명은 비트-슬라이스 콘트롤러에 제어 신호 발생을 위한 회로를 접속하고 상기 비트-슬라이스 콘트롤러의 어드레스에 해당하는 영역의 데이타를 데이타 래치를 통해 영상 처리 전용 소자에 입력시키므로써 고속 처리가 가능하도록 구성한 것으로, 본 발명은 메모리의 데이타를 데이타 래치를 통해 직접 영상 처리 전용 소자에 입력시키므로 고속 또는 제한적인 실시간에 영상 부호화 및 영상 처리를 수행할 수 있고 영상 처리 전용 소자의 입력 포트에 따라 데이타 래치의 갯수를 결정할 수 있으크로 사양 변경에도 쉽게 대처할 수 있다.

Description

영상 처리 전용 소자의 제어 회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제3도는 본 발명 영상 처리 전용 소자의 제어 회로의 블럭도.

제4도는 제3도에 있어서, 데이타 래치의 상세 블럭도.

제5도는 제3도에 있어서, 제어 신호 발생부의 블럭도.

Claims (4)

1. 클럭(CLK)에 동기되어 어드레스(ADDR) 및 제어 신호(OCn)를 발생시키는 비트-슬라이스 콘트롤러와, 이 비트-슬라이스 콘트롤러에 의해 제어되어 클럭(CLK)에 따라 제어 신호(CTL-MEM)(CTL-LATCH)(CTL-FS)를 발생시키는 제어 신호 발생 수단과, 이 제어 신호 발생 수단의 제어 신호(CTL-MEM)에 따라 상기 비트-슬라이스 콘트롤러의 어드레스(ADDR)가 지정한 영역의 데이타를 출력하는 메모리와, 이 메모리의 출력을 상기 제어 신호 발생 수단의 제어 신호(CTL-LATCH)에 따라 래치시키는 데이타 래치 수단과, 이 데이타 래치 수단의 출력을 입력받아 상기 제어 신호 발생 수단의 제어에 따라 영상 처리를 수행하는 영상 처리 전용 소자로 구성한 것을 특징으로 하는 영상 처리 전용 소자의 제어 회로.
2. 제1항에 있어서, 데이타 래치 수단은 제어 신호 발생 수단의 제어 신호(CTL-LATCH)에 따라 메모리의 출력 데이타를 저장하는 N개의 데이타 저장 블럭으로 구성한 것을 특징으로 하는 영상 처리 전용 소자의 제어 회로.
3. 제2항에 있어서, 데이타 저장 블럭은 상위 4비트 데이타를 저장하는 레지스터와, 하위 4비트 데이타를 저장하는 레지스터로 각기 구성한 것을 특징으로 하는 영상 처리 전용 소자의 제어 회로.
4. 제1항에 있어서, 제어 신호 발생 수단은 클럭(CLK)을 체배하는 주파수 체배기(5-1)와, 비트-슬라이스 콘트롤러의 제어에 따라 상기 주파수 체배기(5-1)의 출력을 연산 처리하여 메모리, 데이타 래치 수단 및 영상 처리 전용 소자에 각각의 제어 신호(CTL-MEM)(CTL-LATCH)(CTL-FS)를 발생시키는 연산제어기(5-2)로 구성한 것을 특징으로 하는 영상 처리 전용 소자의 제어 회로.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.