KR930018953A - 클럭위상 조정 및 동작모드 판별을 위한 패턴 삽입회로 - Google Patents
클럭위상 조정 및 동작모드 판별을 위한 패턴 삽입회로 Download PDFInfo
- Publication number
- KR930018953A KR930018953A KR1019920003381A KR920003381A KR930018953A KR 930018953 A KR930018953 A KR 930018953A KR 1019920003381 A KR1019920003381 A KR 1019920003381A KR 920003381 A KR920003381 A KR 920003381A KR 930018953 A KR930018953 A KR 930018953A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- pattern
- signal
- counter
- gate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Abstract
이 발명은 정확한 샘플링 포인트가 요구되는 주파수 폴딩기법을 응용한 영상신호 처리 시스템에서 정확한 신호 처리가 이루어질 수 있도록 한 것으로서, 영상신호의 디지탈 신호 처리를 위하여 아날로그 신호를 디지탈 신호로 변환시킬때 정확한포인트에서 데이타를 샘플링할 수 있게 하며, 어느 특정한 방식으로의 신호처리가 요구되어질때 미리 영상신호에 삽입되어진 특정 패턴을 검출하여 그에 따른 신호처리로의 전환이 가능케 함으로써, 잘못된 클럭위상을 조정하고 특별한 신호 처리방식에 대한 신호처리가 되도록 하여 시스템의 정확한 신호처리가 가능토록 한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명에 따른 클럭위상 조정 및 동작모드 판별을 위한 패턴 삽입회로도.
제2도는 이 발명에 사용한 패턴예이다.
Claims (5)
- 입력되는 클럭을 4분주하는 4진 카운터(CN1)와, 상기 4진 카운터(CN1)에 연결되어 상기 4진 카운터(CN1)의 클럭출력에 따라 일정 패턴을 반복하여 발생하는 패턴발생부(10)와, 상기 패턴발생부(10)에 연결되어 패턴발생부(10)의 패턴 출력을 디코딩하는 제1디코딩부(20)와, 상기 제1디코딩(20)에 연결되어 상기 제1디코딩부(20)의 출력에 따라 클럭을 카운팅하는 16진 카운터(CN2)와, 상기 16진 카운터(CN2)에 연결되어 16진 카운터 출력을 일정값으로 디코딩하는 제2디코딩부(30)와, 신호처리 모드에 대한 정보(NONST) 및 일정 필드 주기로 그 주기내의 일정필드에서 발생하는 신호 (F10)를 논리곱하는 앤드게이트(AND4)와, 상기 제2디코딩부(30) 및 엔드게이트(AND4)에 연결되어 상기 제2디코딩부(30)및 엔드게이트(AND4)의 출력에 따라 상기 패턴발생부(10) 및 제2코딩부(30)의 신호를 멀티플렉싱하는 다수의 멀티플렉서 (MUX1) ~ (MUX3)와, 상기 멜티플렉서(MUX2),(MUX3)에 연결되어 멀티플렉서 (MUX2), (MUX3)외 출력을 논리합하여 반복되는 패턴의 출력을 방지하는 오아게이트(OR1)와, 상기 오아게이트(OR1)에 연결되어 오아게이트(OR1)의 출력 및 매 필드의 영상신호가 없는 수평라인상에 실린 신호(L21)에 따라 영상처리된 디지탈 신호(IN)또는 내부발생 패턴을 출력하는 패턴출력부(40)로 구부되는 클럭위상 조정 및 동작모드 판별을 위한 패턴 삽입회로.
- 제1항에 있어서, 상기 패턴발생부(10)는, 상기 4진 카운터(CN1)에 직렬로 다수의 쉬프트 레지스터(SR1)~ (SR3)와, 상기 쉬프트 레지스터(SR2),(SR3)에 연결되어 쉬프트 레지스터(SR2),(SR3)의 출력을 익스클루시브오아시켜 일정 패턴이 출력되게 하는 익스클루시브 오아게이트(EX-OR1)로 구성되는 클럭위상 조정 및 동작모드 판별을 위한 패턴 삽입회로.
- 제1항에 있어서, 상기 제1디코딩부(20)는 상기 쉬프트 레지스터(SR1)~(SR3)의 출력을 논리곱하는 앤드게이트(AND1)와, 상기 앤드게이트(AND1) 및 멀티플렉서 (MUX2)에 연결된 인버터(INV1)에 연결되어 상기 앤드게이트(AND1) 및 인버터(INV1) 의 출력을 논리곱하여 상기 멀티플렉서(MUX2)의 출력값이 상기 16진 카운터(CN2)의 카운터 출력값과 동일할 경우 상기 16진 카운터(CN2)의 카운팅을 중지시키는 앤드게이트(AND2)로 구성되는 클럭위상 조정 및 동작모드 판별을 위한 패턴 삽입회로.
- 제1항에 있어서, 상기 제2디코딩부(30)는, 상기 16진 카운터(CN2)의 출력을 일정값으로 디코딩하는 노아게이트(NOR1),(NOR2) 및 앤드게이트(AND3)로 구성되는 클럭위상 조정 및 동작모드 판별을 위한 패턴 삽입회로.
- 제1항에 있어서, 상기 패턴출력부(40)는, 상기 오아게이트(OR1)의 출력에 따라 양 및 음의 임의값(128~-128)을 출력하는 멀티플렉서(MUX4)와, 상기 멀티플렉서(MUX4)에 연결되어 매 필드의 영상신호가 없는 수평라인에 실린 신호(L21)에 따라 매 필드의 영상신호가 없는 수평라인에 내부 발생패턴이 실리도록 하는 멀티플렉서(MUX5)로 구성되는 클럭위상 조정 및 동작모드 판별을 위한 패턴 삽입회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920003381A KR950003025B1 (ko) | 1992-02-29 | 1992-02-29 | 클럭위상 조정 및 동작모드 판별을 위한 패턴 삽입회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920003381A KR950003025B1 (ko) | 1992-02-29 | 1992-02-29 | 클럭위상 조정 및 동작모드 판별을 위한 패턴 삽입회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930018953A true KR930018953A (ko) | 1993-09-22 |
| KR950003025B1 KR950003025B1 (ko) | 1995-03-29 |
Family
ID=19329834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920003381A KR950003025B1 (ko) | 1992-02-29 | 1992-02-29 | 클럭위상 조정 및 동작모드 판별을 위한 패턴 삽입회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950003025B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7445013B2 (en) | 2003-06-17 | 2008-11-04 | Whirlpool Corporation | Multiple wash zone dishwasher |
| US10076224B2 (en) | 2014-01-20 | 2018-09-18 | Whirlpool Corporation | Dishwasher |
-
1992
- 1992-02-29 KR KR1019920003381A patent/KR950003025B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950003025B1 (ko) | 1995-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950700665A (ko) | 광범위한 위상 허용도를 갖는 보조 비디오 데이타 디코더(auxiliary video data decoder with large phase tolerance) | |
| KR950035312A (ko) | 비트스터핑 제거장치 | |
| KR0151261B1 (ko) | 펄스폭 변조 회로 | |
| KR930018953A (ko) | 클럭위상 조정 및 동작모드 판별을 위한 패턴 삽입회로 | |
| KR920020971A (ko) | 디지틀 전송 테스트 신호 발생 회로 | |
| KR970014402A (ko) | 전송 스트림의 동기 바이트 검출 회로 | |
| KR960030069A (ko) | 액정 표시장치의 실효화면 중앙표시 구동 장치 및 방법 | |
| KR960030597A (ko) | 펄스폭 계측방법 및 그 장치 | |
| KR930004098B1 (ko) | 디지탈 경보 표시신호 감지회로 | |
| KR890016774A (ko) | 위상동기회로 | |
| TW251397B (en) | Phase comparator | |
| KR970029611A (ko) | 역양자화기 | |
| KR970071443A (ko) | 액정표시장치의 출력인에이블 신호 발생회로 | |
| KR970049854A (ko) | 비데오 화질개선용 오더필터를 구비하는 비데오 가속기 | |
| KR970032138A (ko) | 멀티플렉스를 이용한 런길이 부호기 | |
| KR970019598A (ko) | 비디오엔코더의 비정상 상태판별 및 자동 복구회로 | |
| KR920014182A (ko) | 동기신호 검출회로 | |
| KR970056824A (ko) | 복합 영상 기기의 블랙킹 신호 발생 제어 회로 | |
| KR940023017A (ko) | 디지탈 펄스발생장치 | |
| KR970032152A (ko) | 엠펙1 역이산 코사인 변환기의 포화장치 | |
| KR970017474A (ko) | 디지탈 영상부호화장치에 있어서 부호화 데이타 재배열회로 | |
| KR970022649A (ko) | 클램프 펄스 생성회로 | |
| KR910017375A (ko) | 광디스크의 디지탈음성데이타 입력시스템 | |
| KR970019698A (ko) | 피디피 티브이(pdp tv)에서의 시스템 초기화장치 | |
| KR970032134A (ko) | 줄-길이 부호화 장치 및 그 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030227 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |