KR950003025B1

KR950003025B1 - 클럭위상 조정 및 동작모드 판별을 위한 패턴 삽입회로

Info

Publication number: KR950003025B1
Application number: KR1019920003381A
Authority: KR
Inventors: 배광석
Original assignee: 삼성전자 주식회사; 강진구
Priority date: 1992-02-29
Filing date: 1992-02-29
Publication date: 1995-03-29
Also published as: KR930018953A

Abstract

내용 없음.

Description

클럭위상 조정 및 동작모드 판별을 위한 패턴 삽입회로

제1도는 이 발명에 따른 클럭위상 조정 및 동작모드 판별을 위한 패턴 삽입 회로도.

제2도는 이 발명에 사용한 패턴예이다.

* 도면의 주요부분에 대한 부호의 설명

CN1,CN2 : 2진 및 16진 카운터 10 : 패턴발생부

20,30 : 제1 및 제2디코딩부 40 : 패턴출력부

SR1∼SR3 : 쉬프트 레지스터 AND1∼AND4 : 앤드게이트

EX-OR1 : 익스클루시브 오아게이트 INV1,INV2 : 인버터

NOR1,NOR2 : 노아게이트 MUX1∼MUX5 : 멀티플렉서

OR1 : 오아게이트

L21 : 매 필드의 영상신호가 없는 라인에 해당 할때 발생되는 신호

NONST : 신호처리 모드에 대한 정보

FID : 일정필드 주기로 그 필드내의 일정필드에서 발생하는 신호

이 발명은 정확한 샘플링 포인트가 요구되는 주파수 폴딩(Folding)기법을 응용한 신호처리 및 뮤즈(MUSE) 방식, HDTV 등의 영상신호 처리에 관한 것으로서, 더욱 상세하게는 영상신호의 디지탈신호 처리를 위하여 아날로그신호를 디지탈신호로 변환시킬때 정확한 포인트에서 데이타를 샘플링할 수 있게 하며, 어느 특정한 방식으로의 신호처리가 요구되어질때, 미리 영상신호에 삽입되어진 특정패턴을 검출하여 그에 따른 신호처리가 가능하게 하는 클럭위상 조정 및 동작모드 판별을 위한 패턴삽입회로에 관한 것이다.

일반적으로 주어진 대역에 많은 이미지를 보내야 하는 경우 이용되는 주파수 폴딩기법을 사용하여 해상도 향상을 추구하는 시스템에 있어서, 폴딩되어진 신호 성분을 포함하는 영상신호를 디지탈신호로 변환시켜 폴딩되어진 신호 성분을 다시 복원시킬때 샘플링 클럭이 정확한 심플링 포인트를 찾지 못하면, 그릇된 데이타를 픽업하게 되어 원하는 신호 복원이 이루어지지 않게 되는 문제점이 있었다.

이 발명은 이러한 문제점을 해결하기 위한 것으로, 이 발명의 목적은 엔코딩시 특정한 패턴을 영상신호가 없는 곳에 삽입하여 디코딩시 그 패턴을 이용하여 클럭 위상을 조정하고 특정한 신호처리 방식이 요구되면 삽입된 패턴에 따른 신호처리가 이루어질 수 있도록 한 클럭위상 조정 및 동작모드 판별을 위한 패턴 삽입회로를 제공함에 있다.

이러한 목적을 달성하기 위한 이 발명의 특징은 입력되는 클럭을 4분주하는 4진 카운터와 상기 4진 카운터에 연결되어 상기 4진 카운터의 클럭출력에 따라 일정 패턴을 반복하여 발생하는 패턴발생부와, 상기 패턴발생부에 연결되어 패턴발생부의 패턴출력을 디코딩하는 제1디코딩부와, 상기 제1디코딩부에 연결되어 상기 제1디코딩부의 출력에 따라 클럭을 카운팅하는 16진 카운터와, 상기 16진 카운터에 연결되어 16진 카운터 출력을 일정 값으로 디코딩하는 제2디코딩부와, 신호처리 모드에 대한 정보 및 일정필드 주기로 그 주기내의 일정필드에서 발생하는 신호를 논리곱하는 앤드게이트와, 상기 제2디코딩부 및 앤드게이트에 연결되어 상기 제2디코딩부 및 앤드게이트의 출력에 따라 상기 패턴발생부 및 제2디코딩부의 신호를 멀티플렉싱하는 다수의 멀티플렉서와, 상기 멀티플렉서에 연결되어 멀티플렉서의 출력을 논리합하여 반복되는 패턴의 출력을 방지하는 오아게이트와, 상기 오아게이트에 연결되어 오아게이트 및 매 필드의 영상신호 없는 수평라인상에 실린 신호에 따라 영상처리된 디지탈신호 또는 내부 발생패턴을 출력하는 패턴출력부로 구비되는 클럭위상 조정 및 동작모드 판별을 위한 패턴 삽입회로에 있다.

이하, 이 발명의 바람직한 실시예를 첨부도면을 참조로하여 상세히 설명한다.

제1도는 이 발명에 따른 클럭위상 조정 및 동작모드 판별을 위한 패턴 삽입회로도로서, 입력되는 클럭을 4분주하는 4진 카운터(CN1)에 패턴 발생부(10)를 연결시켜 상기 4진 카운터(CN1)의 클럭출력에 따라 일정 패턴을 반복하여 발생시킨다.

상기 패턴발생부(10)는 상기 4진 카운터(CN1)에 직렬로 연결된 쉬프트 레지스터(SR1)∼(SR3)와, 상부 쉬프트 레지스터(SR2),(SR3)에 연결되어 쉬프트 레지스터(SR2),(SR3)의 출력을 익스클루시브 오아시켜 일정 패턴이 출력되게 하는 익스클루시브 오아게이트(EX-OR1)로 구성된다.

한편, 상기 패턴발생부(10)에는 2개의 앤드게이트(AND1),(AND2)로 구성되어 패턴발생부(10)의 패턴 출력을 디코딩하는 제1디코딩부(20)를 연결시키며, 상기 제1디코딩부(20)에는 제1디코딩부(20)의 출력에 따라 클럭을 카운팅하는 16진 카운터(CN2)를 연결시킨다.

그리고, 상기 16진 카운터(CN2)에는 각각 노아게이트(NOR1),(NOR2) 및 앤드게이트(AND3)로 되어 16진 카운터 출력을 일정값으로 디코딩하는 제2디코딩부(30)을 연결시킨다. 또한, 신호처리 모드에 대한 정보(NONST) 및 일정필드 주기로 그 주기내의 일정필드에서 발생하는 신호(FID)를 논리곱하는 앤드게이트(AND4) 및 상기 제2디코딩부(30)에는 상기 앤드게이트(AND4) 및 제2디코딩부(30)의 출력에 따라 상기 패턴발생부(10) 및 제2디코딩부(30)의 신호를 멀티플렉싱하는 멀티플렉서(MUX1)∼(MUX3)를 연결시키며, 상기 신호처리 모드에 대한 정보(NONST)는 모드에 따라 1 또는ø이 된다.

그리고, 상기 멀티플렉서(MUX2),(MUX3)에 오아게이트(OR1)를 연결시켜 상기 멀티플렉서(MUX2),(MUX3)의 출력을 논리합하여 반복되는 패턴의 출력을 방지한다.

상기 오아게이트(OR1)에는 오아게이트(OR1)의 출력 및 매 필드의 영상신호가 없는 수평라인에 해당할 때 발생하는 신호(L21)상에 실린신호에 따라 영상처리된 디지탈신호(IN) 또는 내부 발생패턴을 출력하는 패턴발생부(40)를 연결시키며, 상기 신호(L2)는 매 필드의 21번째 수평라인에 해당하는 신호로 한다.

그리고, 상기 패턴발생부(40)는 상기 오아게이트(OR1)의 출력에 따라 양 및 음의 임의값(128∼-128)을 출력하는 멀티플렉서(MUX4)와, 상기 멀티플렉서(MUX4)에 연결되어 매 필드의 21번째 수평라인에 해당할 때 발생하는 신호(L21)에 내부 발생패턴이 실리도록 하는 멀티플렉서(MUX5)로 구성된다.

제2도는 엔코딩시 실어주는 패턴예로서, 이 패턴들은 1필드 구간중 영상데이타가 없는 곳의 수평라인에 실어주게 된다.

기본패턴은 28픽셀을 구성단위로 하여, (a) 와 (b)에서 표시된 1은 양수의 일정값을 나타내고, 0은 음수의 일정값을 나타낸다. (c)∼(e)는 기본 구성단위인(a),(b)의 패턴을 조합하여 구성된 패턴예로 클럭위상 조정 및 동작모드 판별을 위해 사용된다.

상기와 같이 구성된 이 발명은 제2도의 (c)∼(e) 패턴을 일정필드 주기로 그 주기내의 일정필드에서 발생하는 신호(FID)와 매 필드에서 21번째 수평라인에 해당할 때 발생하는 신호(L21)에 의하여 선택되어 출력되도록 한 것으로, (c) 패턴은 클럭위상 조정용으로, (d),(e) 패턴은 신호처리 동작모드를 판별하기 위한 패턴으로 사용하며, 3필드(FID=ø) 동안 (c) 패턴을 실어주고 1필드(FID=1) 동안은 (d) 또는 (e) 패턴을 실어주는 방식으로 연속적으로 매 필드의 21번째 수평라인에 해당할 때 발생하는 신호(L21)상에 실어준다.

상기와 같이 실린 패턴은 매 필드의 21번째 수평라인에 해당할 때 발생하는 신호(L21)에 따라 영상처리 된 디지탈신호(IN)와, 내부 발생패턴 신호를 멀티플렉서(MUX5)에서 멀티플렉싱하여 상기 신호(L21)가 ø이면 영상처리된 디지탈신호(IN)가 출력되게 하고, 상기 신호(L21)가 1이면 내부 발생패턴 신호를 출력하게 되는 것으로, 이하, 이를 좀 더 상세히 설명한다.

먼저, 4진 카운터(CN1)는 클럭을 4분주하여 클럭의 4분주 신호를 쉬프트 레지스터(SR1)∼(SR3)의 클럭단자로 보낸다.

상기 쉬프트 레지스터(SR2),(SR3)의 출력을 익스클루시브 오아게이트(OR1)로 익스클루시브 오아시켜 상기 쉬프트 레지스터(SR1)의 입력으로 인가한다.

이렇게 할 경우 상기 쉬프트 레지스터(SR3)의 반전출력은 111øø1ø의 패턴이 반복되어 발생한다.

이때, 상기 쉬프트 레지스터(SR1)∼(SR3)의 클럭으로 원 클럭의 4분주 신호가 사용되므로 각각의 1과 ø은 클럭주기로 보면 1111과 øøøø 등 4개의 패턴으로 구성된 것이다.

그리고, 상기 쉬프트 레지스터(SR1)∼(SR3)의 출력이 1ø1이면 상기 111øø1ø 패턴이 1번 반복한 것이 되므로 이를 앤드게이트(AND1)를 통하여 16진 카운터(CN2)의 카운터 인에이블 단자(CE)에 인가하여 111øø1ø 패턴의 반복을 카운팅한다.

상기 16진 카운터(CN2)의 출력을 각각의 노아게이트(NOR1),(NOR2) 및 앤드게이트(AND3)로 디코딩하여 상기 노아게이트(NOR1)의 디코딩출력은 상기 쉬프트 레지스터(SR1)의 출력(Q)과 반전출력을 멀티플렉서(MUX1)에서 멀티플렉싱한다.

그리고, 앤드게이트(AND3) 및 노아게이트(NOR2)의 디코딩 출력은 앤드게이트(AND4)의 출력에 따라 멀티플렉서(MUX2)에서 멀티플렉싱되어 선택된 디코딩값이 상기 16진 카운터(CN2)의 출력이 되었을때 앤드게이트(AND2)를 이용하여 16진 카운터(CN2)의 카운팅을 중지하도록 하며, 동시에 오아게이트(OR1)에 인가되어 반복되는 패턴의 출력을 방지한다.

그리고 상기 오아게이트(OR1)의 출력이 1이면 양의 임의 값으로 128을 ø이면 음의 임의값으로 -128이 되도록 멀티플렉서(MUX4)의 멀티플렉싱을 제어한다.

따라서, 신호처리 모드에 대한 정보(NONST)값이 1이고, 일정수의 필드 주기로 그 주기내의 일정필드에서 발생하는 신호(FID)값이 1일때는 상기 16진 카운터(CN2)가 ø∼7까지 카운트하고, 그외에는 ø∼15까지 카운트한다.

그리고 멀티플렉서(MUX3)을 통하여 일정필드 주기로 1주기내의 일정필드에서 발생하는 신호(FID)값이 1이면 쉬프트 레지스터(SR3)의 반전출력인 111øø1ø을 상기 신호(FID)값이 ø이면 상기 쉬프트 레지스터(SR3)의 출력인 øø11ø1을 선택한다.

이상을 요약하면 다음과 같다.

매 필드의 영상신호가 없는 21번째 수평라인에 해당하는 신호(L21)가 ø이면, 출력은 영상처리된 디지탈신호(IN)가 되며, 상기 신호(L21)가 1이면 출력은 다음과 같다.

NONST=1,FID=1→OUT=PIN2…N8(d 패턴)

NONST=ø,FID=1→OUT=PIN2…N8,N9…N15(e 패턴)

NONST=ø,FID=ø→OUT=PIP2…P8,P9…P15(c 패턴)

즉, 1필드의 구간중 영상데이타가 없는 라인에 실어준 제2도와 같은 패턴이 상기와 같이 출력되므로 이 패턴을 이용하여 디코딩시 클럭위상 조정 및 특정방식의 신호처리를 할 수 있게 된다.

이상에서 살펴본 바와같이 이 발명은 정확한 샘플링 포인트가 요구되는 주파수 폴딩기법을 응용한 영상신호처리 시스템에서 엔코딩시 특정패턴을 영상신호가 없는 부분에 삽입하여 줌에 따라 디코딩시 이 패턴으로 위상정보 및 신호처리 방식의 정보를 검출하여 정확한 신호처리가 이루어질 수 있도록 한 효과가 있다.

Claims

입력되는 클럭을 4분주하는 4진 카운터(CN1)와, 상기 4진 카운터(CN1)에 연결되어 상기 4진 카운터(CN1)의 클럭출력에 따라 일정 패턴을 반복하여 발생하는 패턴발생부(10)와, 상기 패턴발생부(10)에 연결되어 패턴발생부(10)의 패턴 출력을 디코딩하는 제1디코딩부(20)와, 상기 제1디코딩부(20)에 연결되어 상기 제1디코딩부(20)의 출력에 따라 클럭을 카운팅하는 16진 카운터(CN2)와, 상기 16진 카운터(CN2)에 연결되어 16진 카운터 출력을 일정값으로 디코딩하는 제2디코딩부(30)와, 신호처리 모드에 대한 정보(NONST) 및 일정필드 주기로 그 주기내의 일정필드에서 발생하는 신호(FID)를 논리곱하는 앤드게이트(AND4)와, 상기 제2디코딩부(30) 및 앤드게이트(AND4)에 연결되어 상기 제2디코딩부(30) 및 앤드게이트(AND4)의 출력에 따라 상기 패턴발생부(10) 및 제2디코딩부(30)의 신호를 멀티플렉싱하는 다수의 멀티플렉서(MUX1)∼(MUX3)와, 상기 멀티플렉서(MUX2),(MUX3)에 연결되어 멀티플렉서(MUX2),(MUX3)의 출력을 논리합하여 반복되는 패턴의 출력을 방지하는 오아게이트(OR1)와, 상기 오아게이트(OR1)에 연결되어 오아게이트(OR1)의 출력 및 매 필드의 영상신호가 없는 수평라인상에 실린 신호(L21)에 따라 영상처리된 디지탈 신호(IN) 또는 내부발생 패턴을 출력하는 패턴발생부(40)로 구성되는 클럭위상조정 및 동작모드 판별을 위한 패턴 삽입회로.
제1항에 있어서, 상기 패턴발생부(10)는 상기 4진 카운터(CN1)에 직렬로 연결된 다수의 쉬프트 레지스터(SR1)∼(SR3)와, 상기 쉬프트 레지스터(SR2),(SR3)에 연결되어 쉬프트 레지스터(SR2),(SR3)의 출력을 익스클루시브 오아시켜 일정 패턴이 출력되게 하는 익스클루시브 오아게이트(EX-OR1)로 구성되는 클럭위상 조정 및 동작모드 판별을 위한 패턴 삽입회로.
제1항에 있어서, 상기 제1디코딩부(20)는 상기 쉬프트 레지스터(SR1)∼(SR3)의 출력을 논리곱하는 앤드게이트(AND1)와, 상기 앤드게이트(AND1) 및 멀티플렉서(MUX2)에 연결된 인버터(INV1)에 연결되어 상기 앤드게이트(AND1) 및 인버터(INV1)의 출력을 논리곱하여 상기 멀티플렉서(MUX2)의 출력값이 상기 16진 카운터(CN2)의 카운터 출력값과 동일할 경우 상기 16진 카운터(CN2)의 카운팅을 중지시키는 앤드게이트(AND2)로 구성되는 클럭위상 조정 및 동작모드 판별을 위한 패턴 삽입회로.
제1항에 있어서, 상기 제2디코딩부(30)는 상기 16진 카운터(CN2)의 출력을 일정값으로 디코딩하는 노아게이트(NOR1),(NOR2) 및 앤드게이트(AND3)로 구성되는 클럭위상 조정 및 동작모드 판별을 위한 패턴 삽입회로.
제1항에 있어서, 상기 패턴발생부(40)는 상기 오아게이트(OR1)의 출력에 따라 양 및 음의 임의값(128∼-128)을 출력하는 멀티플렉서(MUX4)와, 상기 멀티플렉서(MUX4)에 연결되어 매 필드의 영상신호가 없는 수평라인에 실린 신호(L21)에 따라 매 필드의 영상신호가 없는 수평라인에 내부 발생패턴이 실리도록 하는 멀티플렉서(MUX5)로 구성되는 클럭위상 조정 및 동작모드 판별을 위한 패턴 삽입회로.