KR930001466B1 - 비데오 카드의 동기신호 극성 변환회로 - Google Patents

비데오 카드의 동기신호 극성 변환회로 Download PDF

Info

Publication number
KR930001466B1
KR930001466B1 KR1019900013947A KR900013947A KR930001466B1 KR 930001466 B1 KR930001466 B1 KR 930001466B1 KR 1019900013947 A KR1019900013947 A KR 1019900013947A KR 900013947 A KR900013947 A KR 900013947A KR 930001466 B1 KR930001466 B1 KR 930001466B1
Authority
KR
South Korea
Prior art keywords
signal
synchronization signal
output
graphics processor
data
Prior art date
Application number
KR1019900013947A
Other languages
English (en)
Other versions
KR920006839A (ko
Inventor
이효성
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR1019900013947A priority Critical patent/KR930001466B1/ko
Priority to AU68569/90A priority patent/AU628701B2/en
Priority to JP2415546A priority patent/JPH07191644A/ja
Priority to US07/635,469 priority patent/US5159327A/en
Priority to GB9100486A priority patent/GB2247813B/en
Publication of KR920006839A publication Critical patent/KR920006839A/ko
Application granted granted Critical
Publication of KR930001466B1 publication Critical patent/KR930001466B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/16—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster
    • G09G1/165—Details of a display terminal using a CRT, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G1/167—Details of the interface to the display terminal specific for a CRT
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/28—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using colour tubes
    • G09G1/285—Interfacing with colour displays, e.g. TV receiver

Abstract

내용 없음.

Description

비데오 카드의 동기신호 극성 변환회로
제1도는 종래의 비데오 카드 동기신호 발생회로도.
제2도는 이 발명에 따른 비데오 카드의 동기신호 극성변환 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 저장부 20 : 제1조합부
30 : 제2조합부 100 : 데이터 출력회로
200 : 구동제어회로 300 : 동기신호 출력회로
GP : 그래픽 프로세서 BF : 버퍼
DE : 디코더 FF1, FF2 : D플립플롭
EX-OR1∼EX-OR4 : 배타적오아게이트
이 발명은 비데오 카드에 관한 것으로서, 더욱 상세하게는 비데오 카드에서 출력하는 동기신호의 극성을 필요에 따라 전환시켜 출력시킬 수 있는 비데오 카드의 동기신호 극성변환 회로에 관한 것이다.
일반적으로, 콤퓨터를 이용하여, 모니터상에 그래픽등을 디스플레이 시키기 위하여, 비데오 카드를 콤퓨터에 연결하여 사용하고 있다. 그러나 이러한 비데오 카드들은 생산회사마다, 그래픽데이터를 출력할때 같이 출력하게 되는 동기신호의 극성이 상이하게 구성되어, 소비자들은 이러한 비데오 카드의 동기신호 극성에 맞는 모니터를 사용하거나, 모니터의 동기신호 극성에 맞는 비데오 카드를 선택하여 사용하여야 하므로 비데오 카드의 선택폭이 작아지게 된다. 제1도는 이러한 종래의 비데오 카드 동기신호 발생회로도로서, 그래픽프로세서(GP)에서 출력되는 그래픽데이터는 데이터버퍼(BF)를 통해 파형이 정형된후, 비데오데이터에 따른 화소를 저장하는 비데오램 또는, D램등의 저장부에 인가된다. 이때, 상기, 그래픽프로세서(GP)의 단자(V), (H)에서 출력되는 양극성, 또는 음극성의 수직, 수평동기신호(V-SYNC), (H-SYNC)는, 한측 입력단자가 접지된 배타적 오아게이트(EX-OR3), (EX-OR4)에 인가되므로, 상기 배타적 오아게이트(EX-OR3), (EX-OR4)는 상기 그래픽프로세서(GP)에서 출력하는 동기신호의 극성을 변화시키지 않는 상태로 수직, 수평 동기신호(Y-SYNC), (H-SYNC)를 출력하게 되는 것이었다. 그러나, 이와같은 종래의 비데오 카드 동기신호 발생회로는, 상술한 바와같이, 동기신호의 극성이 양극성, 또는 음극성으로 정하여진 상태이므로, 소비자는 보유하고 있는 모니터의 동기신호 극성에 따라 비데오 카드를 선택하여야 하는 문제점이 있었다. 이 발명은 이러한 문제점을 해결하기 위한 것으로서, 이 발명의 목적은, 그래픽프로세서가 그래픽데이터외에, 사용자의 조정에 따라 극성을 가변시킬 수 있는 동기신호데이터를 출력하게 하는 한편, 상기 동기신호 데이터를 저장부에 저장하게 하여, 그래픽프로세서에서 출력하는 동기신호와 조합함으로써, 동기신호의 극성을 변화시킬 수 있는 비데오 카드의 동기신호 극성변환 회로를 제공하는데 있다.
이러한 목적을 달성하기 위한 이 발명의 특징은, 그래픽데이터 및 동기신호데이터 및 동기신호를 출력하는 그래픽프로세서, 및 상기 그래픽프로세서의 그래픽데이터 및 동기신호데이터 출력을 정형하여 출력하는 버퍼를 포함하는 데이터 출력회로와; 상기 그래픽프로세서에 연결되어, 상기 그래픽프로세서의 라이트신호 또는 싱크저장부 어드레스 신호에 따라 인에이블 신호를 출력하는 구동제어회로와; 상기 그래픽프로세서, 버퍼 및 구동제어회로에 연결되어, 상기 구동제어회로의 인에이블 신호에 따라 구동하며, 상기 그래픽프로세서의 동기신호를 상기 버퍼에서 인가한 신호에 조합하여 동기신호로 출력하는 동기신호 출력회로로 구성되는 비데오 카드의 동기신호 출력회로에 있다.
이하, 이 발명의 실시예를 첨부된 도면에 따라 상세히 설명한다. 제2도는 이 발명에 따른 비데오 카드의 동기신호 출력회로도로서, 데이터 출력회로(100), 구동제어회로(200) 및 동기신호 출력회로(300)로 이루어진다. 이를 더욱 구체적으로 설명하면, 상기 데이터 출력회로(100)는 콤퓨터의 제어에 따른 그래픽데이터, 동기신호데이터 및 동기신호를 출력하는 그래픽프로세서(GP)를 입력신호의 파형을 정형하여 출력하는 버퍼(BF)에 연결하여 이루어진다. 이때 상기 그래픽프로세서(GP)는 도시하지 않은 롬바이어스 또는 시스템과 암웨어의 제어에 따라, 음극성 또는 양극성의 수직, 수평 동기신호를 출력하게 한다.
그리고, 상기 그래픽프로세서(GP)에 연결되어, 상기 그래픽프로세서(GP)의 라이트신호 또는 저장부 어드레스 신호에 따라 인에이블 신호를 출력하는 구동제어회로(200)는 입력되는 어드레스 신호를 디코딩하는 디코더(DE)를 상기 그래픽프로세서(GP)의 라이트신호 출력단자(WR)에 연결되어, 입력되는 신호를 조합하는 제2조합부(30)에 연결한다.
이때, 상기 제2조합부(30)는 오아게이트(OR1)로 이루어지며, 필요에 따라 앤드게이트로 구성할 수도 있다. 그리고, 상기 그래픽프로세서(GP), 버퍼(BF) 및 구동제어회로에 연결되어, 상기 구동제어회로(200)의 인에이블신호에 따라 구동하며, 상기 그래픽프로세서(GP)의 동기신호를 상기 버퍼(BF)에서 인가한 신호에 조합하여 동기신호로 출력하는 동기신호 출력회로(300)는 저장부(10)와, 제1조합부(20)로 이루어진다.
이때, 상기 저장부(10)는 상기 구동제어회로(200)의 인에이블신호를 클럭신호로 사용하여, 인에이블신호가 입력시 구동되는 D플립플롭(FF1), (FF2)으로 이루어지며, 상기 D플립플롭(FF1), (FF2)의 입력단자(D)에는, 상기 버퍼(BF)에서 출력되는 동기신호 데이터가 인가되도록 한다.
그리고, 상기 저장부(10)는 상기 그래픽프로세서(GP)의 리세트단자(RE바)에서 출력되는 리세트신호를 상기 D플립플롭(FF1), (FF2)의 리세트단자(RE바)에 인가되도록 하여, 상기 D플립플롭(FF1), (FF2)은 상기 그래픽프로세서(GP)에 의하여 리세트가 제어되도록 한다.
그리고 상기 제1조합부(20)는 상기 그래픽프로세서(GP)의 수평동기신호 출력단자(HS) 및 상기 제1조합부(20)의 D플립플롭(FF1)의 출력단자(Q)를 배타적오아게이트(EX-OR1)에 연결하여, 상기 배타적오아게이트(EX-OR1)는 상기 D형플립플롭(FF1)에 저장된 동기신호 데이터와, 상기 그래픽프로세서(GP)에서 인가하는 수평동기신호(H-SYNC)를 조합한 신호를 새로운 수평동기신호(H-SYNC)로 출력하도록 한다.
그리고, 상기 제1조합부(20)는 상기 그래픽프로세서(GP)의 수직동기신호 출력단자(VS) 및 상기 제1조합부(20)에 이루어진 D플립플롭(FF2)의 출력단자(Q)를 배타적 오아게이트(EX-OR2)에 연결하여, 상기 배타적 오아게이트(EX-OR2)는 상기 D플립플롭(FF2)에 저장된 동기신호 데이터와 상기 그래픽프로세서(GP)에서 인가하는 수직동기신호(Y-SYNC)를 조합한 신호를 새로운 수직동기신호(V-SYNC)로 출력하도록 한다.
이와같이 이루어진 이 발명에 따른 비데오 카드의 동기신호 극성변환 회로는 상기 그래픽프로세서(GP)가 콤퓨터의 제어에 의하여, 그래픽프로세서를 상기 버퍼(BF)를 통해 파형을 정형한 후 화소를 저장하는 비데오 램 또는 D램에 인가하게 된다.
이때, 상기 그래픽프로세서(GP)는 동기신호의 극성을 지정하는 프로그램을 갖고 있는 EPROM 등으로 구성되는 롬바이어스 또는 EPROM, 디스켓등으로 구성되는 도시하지 않은 시스템 파암웨어(SYSTEM FIRMWARE) 등에 연결되어 있다.
따라서, 사용자는 상기 롬바이어스 또는 시스템 파암 웨어등의 프로그램을 제어하여, 출력되는 수동기신호의 극성을 제어할 수 있게된다. 즉 사용자가 현재 그래픽프로세서(GP)가 단자(VS), (HS)를 통하여 출력하는 수직, 수평동기신호(V-SYNC), (H-SYNC)가 음극성일때 양극성으로 변환시켜 사용하여야 할 필요가 있는 경우에는, 사용자는 상기 롬바이어스 또는 시스템 파암 웨어의 프로그램을 조정하여, 상기 그래픽프로세서(GP)가 하이레벨의 동기신호 데이터를 상기 버퍼(BF)에 인가하게 된다.
그리고, 사용자는 상기 그래픽프로세서(GP)가 단자(WR)를 통하여 라이트신호를 출력하게 하거나, 상기 저장부(10)를 선택하는 어드레스 신호를 콤퓨터가 출력하도록 하여, 상기 어드레스 신호가 디코더(DE)에서 디코딩되어 상기 조합부(30)의 오아게이트(OR1)가 하이레벨의 인에이블신호를 출력하게 한다.
이때, 상기 제2조합부(30)를 앤드게이트로 구성하여 상기 제2조합부(30)는 어드레스신호가 상기 저장부(10)의 어드레스신호이고, 상기 그래픽프로세서(GP)가 라이트신호를 출력할때만 인에이블신호를 출력하게 할 수도 있다.
따라서, 상기 조합부(30)의 인에이블신호를 클럭신호로 사용하는 상기 D플립플롭(FF1), (FF2)은 새로운 데이터를 저장할 수 있는 상태로 되며, 이때, 상기 그래픽프로세서(GP)는, 사용자의 제어에 의하여, 도시하지 않은 롬바이어스 또는 시스템 파암 웨어로부터 인가받은 2비트의 하이레벨 동기신호 데이터를 상기 버퍼(BF)에 인가하게 된다.
그리고, 상기 버퍼(BF)에서 파형이 정형되어 출력되는 하이레벨 동기신호 데이터는 상기 D플립플롭(FF1), (FF2)이 인에이블 상태이므로, 상기 D플립플롭(FF1), (FF2)에 저장되어, 상기 D플립플롭(FF1), (FF2)은 하이레벨의 동기신호 데이터를 출력하게 된다.
이때, 상기 그래픽프로세서(GP)는 단자(VS), (HS)를 통하여, 출력하는 로우레벨의 수직, 수평동기신호(V-SYNC), (H-SYNC)는 상기 D플립플롭(FF1), (FF2)에서 출력하는 하이레벨의 동기신호데이터와 상기 제1조합부(20)의 배타적오아게이트(EX-OR1), (EX-OR2)에서 조합되므로, 상기 배타적오아게이트(EX-OR1), (EX-OR2)는 양극성인 하이레벨상태의 새로운 수직, 수평동기신호(V-SYNC), (H-SYNC)를 출력하게 되는 것이다.
그리고, 사용자가 상기 배타적 오아게이트(EX-OR1), (EX-OR2)에서 양극성으로 출력되는 수직, 수평동기신호(V-SYNC), (H-SYNC)의 극성을 음극성으로 바꾸고자 하는 경우에는, 상술한 과정과 동일하게, 상기 롬바이어스 또는 시스템 파암 웨어의 프로그램을 제어하여 상기 그래픽프로세서(GP)가 로우레벨의 동기신호 데이터를 출력하게 하는 한편, 어드레스 신호 또는 상기 그래픽프로세서(GP)의 라이트신호로 상기 저장부(10)의 D플립플롭(FF1), (FF2)을 인에이블시킨후, 상기 로우레벨 상태의 동기신호 데이터를 저장하게 한다.
그리고, 이러한 저장부(10)의 로우레벨의 동기신호 데이터와, 상기 그래픽프로세서(GP)의 로우레벨 상태인 동기신호가 상기 배타적 오아게이트(EX-OR1), (EX-OR2)에서 조합되므로, 상기 배타적 오아게이트(EX-OR1), (EX-OR2)는 로우레벨인 음극성의 수직, 수평 동기신호(V-SYNC), (H-SYNC)를 출력하게 되는 것이다.
이와같이 이 발명은 저장부에 저장되는 동기신호데이터를 사용자의 필요에 따라 그 극성을 변환시킬 수 있게 하는 한편, 상기 저장부에 저장된 동기신호 데이타를 그래픽프로세서에서 출력되는 정하여진 극성의 동기신호와 조합부에서 조합하게 함으로써, 사용자가 원하는 극성을 갖는 동기신호를 출력시킬 수 있어, 비데오 카드의 사용자는 음극성 또는 양극성의 동기신호를 사용하는 어떠한 모니터에도 동기신호의 극성에 관계없이 비데오 카드를 사용할 수 있다는 효과가 있다.

Claims (7)

  1. 그래픽데이터, 동기신호데이터, 및 동기신호를 출력하는 그래픽프로세서(GP) 및, 상기 그래픽프로세서의 그래픽데이터 및 동기신호데이터 출력을 정형하여 출력하는 버퍼(BF)를 포함하는 데이터출력회로(100)와; 상기 그래픽프로세서(GP)에 연결되어, 상기 그래픽프로세서(GP)의 라이트신호 또는 저장부어드레스신호에 따라 인에이블신호를 출력하는 구동제어회로(200)와; 상기 그래픽프로세서(GP), 버퍼(BF) 및 구동제어회로(200)에 연결되어, 상기 구동제어회로(200)의 인에이블신호에 따라 구동하며, 상기 그래픽프로세서(GP)의 동기신호를 상기 버퍼(BF)에서 인가한 신호에 조합하여 동기신호로 출력하는 동기신호 출력회로(300)로 구성되는 것을 특징으로 하는 비데오 카드의 동기신호 극성변환 회로.
  2. 제1항에 있어서, 상기 동기신호 출력회로(300)는, 상기 구동제어회로(200) 및 상기 버퍼(BF)에 연결되어, 상기 구동제어회로(200)의 인에이블신호에 따라 구동하며, 상기 버퍼(BF)의 동기신호데이터를 저장하는 저장부(10)와 상기 저장부(10) 및 그래픽프로세서(GSP)에 연결되어, 상기 저장부(10)의 동기신호데이터를 상기 그래픽프로세서(GSP)에서 출력하는 동기신호와 조합하는 동기신호 제1조합부(20)로 구성된 비데오 카드의 동기신호 극성변환 회로.
  3. 제1항에 있어서, 상기 구동제어회로(200)는, 입력되는 어드레스신호를 디코딩하는 디코더부(DE)와, 상기 디코더(DE) 및 상기 그래픽프로세서(GSP)에 연결되어, 상기 디코더(DE)의 출력을 상기 그래픽프로세서(GSP)의 라이트 신호에 조합하는 제2조합부(30)로 구성된 비데오 카드의 동기신호 극성변환 회로.
  4. 제2항에 있어서, 상기 저장부(100)는, 상기 구동제어회로(200) 및 버퍼(BF)에 연결되어, 상기 구동제어회로(200)의 인에이블신호에 따라 구동하며, 상기 버퍼(BF)에서 인가되는 동기신호 데이터를 저장하는 D플립플롭(FF1), (FF2)으로 구성된 비데오 카드의 동기신호 극성변환 회로.
  5. 제2항에 있어서, 상기 제1조합부(20)는, 상기 D플립플롭(FF1) 및 상기 그래픽프로세서(GSP)에 연결되어, 상기 D플립플롭(FF)의 출력을 상기 그래픽프로세서(GSP)의 수평동기신호에 조합하는 배타적오아게이트(EX-OR1)와, 상기 D플립플롭(FF2) 및 상기 그래픽프로세서(GSP)에 연결되어, 상기 D플립플롭(FF2)의 출력을 상기 그래픽프로세서(GSP)의 수직동기 신호에 조합하는 배타적오아게이트(EX-OR2)로 구성된 비데오 카드의 동기신호 극성변환 회로.
  6. 제3항에 있어서, 상기 제2조합부(30)는, 상기 디코더(DE) 및 상기 그래픽프로세서(GSP)에 연결되어, 상기 디코더(DE)의 출력을 상기 그래픽프로세서(GSP)의 라이트신호에 조합하는 오아게이트(OR1)로 구성된 비데오 카드의 동기신호 극성변환 회로.
  7. 제6항에 있어서, 상기 제2조합부(30)는, 상기 오아게이트(OR1)를 앤드게이트로 대치하여 구성하는 비데오 카드의 동기신호 극성변환 회로.
KR1019900013947A 1990-09-04 1990-09-04 비데오 카드의 동기신호 극성 변환회로 KR930001466B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019900013947A KR930001466B1 (ko) 1990-09-04 1990-09-04 비데오 카드의 동기신호 극성 변환회로
AU68569/90A AU628701B2 (en) 1990-09-04 1990-12-28 Synchronous signal polarity converter of video card
JP2415546A JPH07191644A (ja) 1990-09-04 1990-12-28 ビデオカードの同期信号極性変換回路
US07/635,469 US5159327A (en) 1990-09-04 1990-12-28 Synchronous signal polarity converter of video card
GB9100486A GB2247813B (en) 1990-09-04 1991-01-10 Sync-signal polarity converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900013947A KR930001466B1 (ko) 1990-09-04 1990-09-04 비데오 카드의 동기신호 극성 변환회로

Publications (2)

Publication Number Publication Date
KR920006839A KR920006839A (ko) 1992-04-28
KR930001466B1 true KR930001466B1 (ko) 1993-02-27

Family

ID=19303226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900013947A KR930001466B1 (ko) 1990-09-04 1990-09-04 비데오 카드의 동기신호 극성 변환회로

Country Status (5)

Country Link
US (1) US5159327A (ko)
JP (1) JPH07191644A (ko)
KR (1) KR930001466B1 (ko)
AU (1) AU628701B2 (ko)
GB (1) GB2247813B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940004737B1 (ko) * 1991-11-22 1994-05-28 삼성전관 주식회사 슈퍼 브이지에이 모니터 인터페이스 회로
US20020091850A1 (en) 1992-10-23 2002-07-11 Cybex Corporation System and method for remote monitoring and operation of personal computers
KR970005937B1 (ko) * 1994-08-26 1997-04-22 삼성전자 주식회사 데이타 인에이블 신호 입력시 엘.씨.디 제어신호 출력회로
US5859635A (en) * 1995-06-06 1999-01-12 Cirrus Logic, Inc. Polarity synchronization method and apparatus for video signals in a computer system
US5721842A (en) * 1995-08-25 1998-02-24 Apex Pc Solutions, Inc. Interconnection system for viewing and controlling remotely connected computers with on-screen video overlay for controlling of the interconnection switch
KR100265373B1 (ko) * 1996-06-21 2000-09-15 윤종용 영상표시기기의 수평트랜지스터 안정화 장치 및 방법
FR2753327B1 (fr) * 1996-09-09 1998-11-27 Sgs Thomson Microelectronics Circuit de traitement de signaux de synchronisation verticale comprenant un circuit de detection de polarite
KR100444797B1 (ko) * 1997-09-09 2004-10-14 삼성전자주식회사 액정 표시 장치의 포지티브/네가티브 동기 신호 검출 회로
JP2000115263A (ja) * 1998-09-30 2000-04-21 Matsushita Electric Ind Co Ltd ディジタル放送復調装置
US7808557B2 (en) 2006-06-23 2010-10-05 Rgb Systems, Inc. Method and apparatus for automatic reduction of noise in video transmitted over conductors
US8330550B2 (en) 2006-06-23 2012-12-11 Rgb Systems, Inc. Method and apparatus for automatic compensation of video signal losses from transmission over conductors
US7787057B2 (en) 2006-08-22 2010-08-31 Rgb Systems, Inc. Method and apparatus for DC restoration using feedback
US7796194B2 (en) 2006-09-06 2010-09-14 Rgb Systems, Inc. Automatic video format identification system
US20080106643A1 (en) * 2006-11-08 2008-05-08 Rgb Systems, Inc. Method and apparatus for video transmission over long distances using twisted pair cables

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4342989A (en) * 1979-04-30 1982-08-03 Honeywell Information Systems Inc. Dual CRT control unit synchronization system
US4453183A (en) * 1982-02-22 1984-06-05 Rca Corporation Dual polarity sync processor
GB8328951D0 (en) * 1983-10-29 1983-11-30 Plessey Co Plc Frequency and phase synchronising arrangements
US4727362A (en) * 1984-07-16 1988-02-23 International Business Machines Corporation Digital display system
US4800429A (en) * 1988-03-14 1989-01-24 Motorola, Inc. Auto sync polarity control circuit for use with monitor
JPH0210915A (ja) * 1988-06-28 1990-01-16 Mitsubishi Electric Corp パルス状信号の極性統一回路
JPH02130660A (ja) * 1988-11-11 1990-05-18 Toshiba Corp 書込み保護回路

Also Published As

Publication number Publication date
AU6856990A (en) 1992-03-12
GB2247813A (en) 1992-03-11
AU628701B2 (en) 1992-09-17
GB9100486D0 (en) 1991-02-20
GB2247813B (en) 1994-06-08
US5159327A (en) 1992-10-27
KR920006839A (ko) 1992-04-28
JPH07191644A (ja) 1995-07-28

Similar Documents

Publication Publication Date Title
KR930001466B1 (ko) 비데오 카드의 동기신호 극성 변환회로
KR100534672B1 (ko) 온 스크린 디스플레이를 피벗시키기 위한 기능을 갖는 영상표시장치
US5577203A (en) Video processing methods
KR900002634A (ko) 다중화면 발생 영상 처리회로
JPH04316090A (ja) マルチメディア・バス・システム及びマルチメディア・システム
US6141055A (en) Method and apparatus for reducing video data memory in converting VGA signals to TV signals
JPS602669B2 (ja) 画面表示装置
EP0343636A2 (en) Apparatus for receiving character multiplex broadcasting
US5339160A (en) Character display device for synchronizing operation of video ram to operation of CPU
US5055940A (en) Video memory control apparatus
CN212257922U (zh) Lvds转接装置
KR0142314B1 (ko) 멀티싱크형 영상표시시스템에서의 시험도형 및 온스크린디스플레이 발생장치
US5333264A (en) Picture display apparatus for displaying fringed characters on an image
JP2822668B2 (ja) 表示制御装置
KR920002048B1 (ko) 텔리비젼이나 비디오테이프레코오더의 자화면 확대 및 축소회로와 방법
KR920006067B1 (ko) 온스크린 디스플레이장치에 있어서 문자 보간회로
JPH10171441A (ja) 文字表示制御回路
KR890003517B1 (ko) Crt 문자 발생장치
KR100207453B1 (ko) Osd문자에 테두리를 씌우는 온스크린 디스플레이장치
KR900008268B1 (ko) 어트리뷰트 제어회로
KR880001798B1 (ko) 블링킹 회로
KR0151442B1 (ko) 텔레비젼 수상기의 표시 제어회로
JPH04315198A (ja) マルチメディア・システム用の情報処理装置
KR0135494B1 (ko) 온 스크린 디스플레이 문자테두리 생성 및 제어장치
KR930007011B1 (ko) 고해상도용 전용카드 및 vga카드 영상데이타 처리회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030129

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee