JPH04316090A - マルチメディア・バス・システム及びマルチメディア・システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマルチメディア・コンピ
ュータ・システムに関する。

【０００２】

【従来の技術】マルチメディア・コンピュータ・システ
ムは、従来のコンピュータ・システムの情報処理特性と
、高品質の映像表現及び音声表現とを結合する、情報処
理システムである。映像表現は映像表示装置によって提
供され、音声表現は音声出力装置によって提供される。

【０００３】マルチメディア・コンピュータ・システム
は、メディア信号を発生するメディア・ソースを含む。 メディア信号には、音声出力装置に提供される音声信号
、及び映像表示装置に提供されるイメージ信号がある。 イメージ信号には、図形信号、テキスト信号、アニメー
ション信号、及びフル・モーション・ビデオ信号がある
。イメージ信号は、表示装置によって映像表現に変換さ
れ、表示装置はイメージ信号を受け取り、表示装置のス
クリーンのラスタ・パターンでイメージ信号を走査する
。表示装置がイメージを走査する速度を、掃引速度と呼
ぶ。スクリーンは、表示装置のスクリーン座標を定義す
る水平解像度及び垂直解像度を有する。スクリーンの１
回の完全な走査から得られる表現を、フレームと呼ぶ。 フル・モーション・ビデオ表現を提供するために、表示
装置は毎秒多数のフレームを発生する。

【０００４】単一のビデオ表示装置を介してフル・モー
ション・ビデオ信号を含む複数の異なるイメージ信号を
同時に表示したいことがしばしばある。これらのイメー
ジ信号は、複数の異なる方法を使って表示装置で同時に
表示することができる。

【０００５】多数のイメージ信号が、多重プレーン法を
使って同時に表示できる。多重プレーン法を使用する場
合、背景プレーンを提供するために、高速で変化する（
たとえばフル・モーション・ビデオ）背景信号が、第１
メモリ（背景メモリ）に記憶される。前景プレーンを提
供するために、比較的一定（たとえばテキストまたは図
形）の前景信号が、第２メモリ（前景メモリ）に記憶さ
れる。これら２つのプレーンが組み合わされ、組み合わ
された信号が表示装置に提供される。

【０００６】多数のイメージ信号が、オーバーレイ法を
使って同時に表示できる。オーバーレイ法を使用する場
合、フル・モーション・ビデオ信号のフレームが、フル
・モーション・ビデオ・フレームを背景フレームとして
記憶するフレーム・バッファなどのメモリに提供される
。次いで、オーバーレイ・イメージ信号が、このメモリ
の一部分に記憶され、それによってメモリのその部分に
記憶されているフル・モーション・ビデオ信号を重ね書
きする。オーバーレイされたイメージ信号を表示装置に
提供するために、フレーム全体がこのメモリから読み出
される。

【０００７】多数のイメージ信号が、カラー・キーイン
グ法を使って同時に表示できる。カラー・キーイング法
を使用する場合、第１のイメージ信号が、背景フレーム
として制御論理回路に提供される。指定されたカラーを
有する部分を含む第２のイメージ信号が、キー・フレー
ムとして制御論理回路に提供される。通常のカラー・キ
ーイングの場合は、指定カラーが存在しない場合、制御
論理回路は、キー・フレームを表示装置に提供し、指定
カラーが存在する場合は背景フレームを提供する。米国
特許第４５９９６１１号は、カラー・キーイング法を使
ったコンピュータ・システムを開示している。この特許
では、（テキスト信号を含む１組と、図形信号を含む１
組の）２種のイメージ信号が、スイッチに供給され、こ
のスイッチはイメージ信号を受け取り、かつ所定のカラ
ーが存在するかどうかに基づいて、画素ごとにビデオ表
示装置に出力を提供する。イメージ信号は、このスイッ
チに提供される前に、まだＲＧＢ（赤／緑／青）形式に
符号化されていなければ、ＲＧＢ形式に変換される。

【０００８】多数のイメージ信号が、ウィンドウ法を使
って同時に表示できる。ウィンドウ法を使用する場合、
第１のイメージ信号（たとえばフル・モーション・ビデ
オ・イメージ信号）が、フレーム・バッファなどのメモ
リに記憶される背景イメージ・プレーンを提供する。第
２のイメージ信号（たとえばテキストまたは図形イメー
ジ信号）が、そのメモリの一部分を除くすべての部分に
記憶される第２のイメージ・プレーンを提供する。この
除外部分は、白抜きすなわちウィンドウであり、この内
部に背景イメージ・プレーンが残る。次いでこのウィン
ドウ化されたイメージ信号が表示装置に提供される。

【０００９】ウィンドウは、背景イメージ信号が表示さ
れる矩形領域である。ウィンドウは、表示装置のスクリ
ーン座標に関してウィンドウの位置及びサイズを定義す
るウィンドウ座標によって定義される。単一の表示装置
上で複数のウィンドウがしばしば同時に提供される。同
時表示中、１つのウィンドウ、通常は最も可視性の高い
のウィンドウが活動ウィンドウとなる。

【００１０】ディジタル・バスが複数のウィンドウ・モ
ジュールを表示制御装置に接続するシステムを使用して
、非フル・モーション・ビデオ・イメージ信号のウィン
ドウを表示する方法は周知である。表示制御装置は、表
示バスをシステム表示装置に接続する。コリー（Ｃｏｌ
ｌｅｙ）、マーチン（Ｍａｒｔｉｎ）、“Ｐａｒａｌｌ
ｅｌ−Ａｒｃｈｉｔｅｃｔｕｒｅ　　Ｗｉｎｄｏｗｉｎ
ｇ　　Ｄｉｓｐｌａｙ”、エセックス大学コンピュータ
科学部、英国エセックス州コルチェスター、（１９８７
年刊）は、このようなシステムを開示している。

【００１１】コリーの方法では、表示メモリを物理的に
別々のウィンドウ区域に分割することによって、ウィン
ドウ・モジュールを設ける。各イメージ信号ウィンドウ
は、そっくりそのまま当該のウィンドウ・モジュール内
に維持される。複数のウィンドウがオーバーラップする
部分の可視性は、表示装置のスクリーンが更新されると
き調停によって決定される。各ウィンドウ・モジュール
は、関連するウィンドウのサイズ、位置、及び調停優先
順位を定義する、ウィンドウ管理ユニットを含んでいる
。

【００１２】表示制御装置は、表示メモリから表示バス
を介して８ビット・ワードまたは１６ビット・ワードと
してデータを読み出す。表示メモリが表示すべき情報を
適切に提供できるように、ディジタル・バスを介して各
表示メモリからデータを読み出す。異なる表示メモリか
ら読み出された情報は、フレーム・バッファに記憶され
る。フレーム・バッファを読み取ると、イメージ信号が
表示装置に供給される。

【００１３】

【発明が解決しようとする課題】差分アナログ・イメー
ジ信号をバスに選択的に提供することによって、好都合
なことに、このイメージ信号の実時間の合成及び表示が
可能になることが発見された。

【００１４】

【課題を解決するための手段】本発明は、イメージを表
すアナログ・イメージ信号をバスに選択的に提供するた
めの装置を特徴とする。この装置は、メディア・ソース
から単端アナログ・イメージ信号を受け取り、差分アナ
ログ・イメージ信号をバスに選択的に提供する、アナロ
グ・イメージ信号プロセッサ回路を含む。

【００１５】好ましい実施例では、本発明の装置は以下
の特徴を１つ以上含む。アナログ・イメージ信号プロセ
ッサ回路が、単端アナログ・イメージ信号をメディア・
ソースから受け取り、差分アナログ・イメージ信号を提
供する駆動回路と、制御情報に応答して差分アナログ・
イメージ信号をバスに選択的に提供する切替え回路とを
含む。駆動回路が、単位利得差動ドライバである。駆動
回路が、電流モード増幅器である第１演算増幅器を含む
。駆動回路が、非反転電圧フォロワである第２演算増幅
器を含む。アナログ・イメージ信号がイメージの特徴を
識別する複数のアナログ成分信号を含み、駆動回路が複
数のアナログ成分信号に対応する複数の成分駆動回路を
含み、成分駆動回路が対応する複数の差分アナログ成分
信号を提供し、切替え回路が複数のアナログ成分信号に
対応する複数の成分切替え回路を含む。成分信号が、赤
成分信号、緑成分信号、及び青成分信号を含む。複数の
成分駆動回路が共通の基準信号を受け取り、この共通の
基準信号を使用して均衡した差分アナログ成分信号を提
供する。この装置が、アナログ・イメージ信号を受け取
り、アナログ・イメージ信号の条件を調整し、条件づけ
られたアナログ・イメージ信号を提供する、イメージ信
号コンディショナ回路を含む。アナログ・イメージ信号
が、メディア・ソースによって提供される単端アナログ
・イメージ信号であり、条件付きアナログ・イメージ信
号が、単端条件付きアナログ・イメージ信号として駆動
回路に提供される。アナログ・イメージ信号が、駆動回
路によって提供される差分アナログ・イメージ信号であ
り、条件付きアナログ・イメージ信号が、差分条件付き
アナログ・イメージ信号としてバスに提供される。アナ
ログ・イメージ信号が利得レベルを含み、アナログ・イ
メージ信号コンディショナ回路が、アナログ・イメージ
信号の利得レベルを調整する。アナログ・イメージ信号
がフェード・レベルを含み、アナログ・イメージ信号コ
ンディショナ回路が、アナログ・イメージ信号のフェー
ド・レベルを調整する。アナログ・イメージ信号がカラ
ー・レベルを含み、アナログ・イメージ信号コンディシ
ョナ回路が、アナログ・イメージ信号のカラー・レベル
を調整する。カラー・レベルがブラック・レベルである
。切替え回路が、第１チャネル切替え回路及び第２チャ
ネル切替え回路を含み、第１チャネル切替え回路がアナ
ログ・イメージ信号を受け取り、アナログ・イメージ信
号をバスの第１チャネルに選択的に提供し、第２チャネ
ル切替え回路がアナログ・イメージ信号を受け取り、ア
ナログ・イメージ信号をバスの第２チャネルに選択的に
提供する。

【００１６】

【実施例】

マルチメディア・システム 図１を参照すると、マルチメディア・システム１０は、
マルチメディア・コア１２、表示装置１４（たとえば全
点アドレス可能（ＡＰＡ）ビデオ・グラフィックス・ア
レイ（ＶＧＡ）または高解像度テレビ（ＨＤＴＶ））、
音声出力装置１５（たとえばスピーカまたはヘッドホン
）、入力装置１６（たとえばキーボードまたはマウス）
、及びアナログ・フル・モーション・ビデオ・ソース１
７（たとえばビデオ・テープ・プレーヤまたはビデオ・
ディスク・プレーヤ）を含む。マルチメディア・コア１
２は複数のモジュールとして配置され、情報はシステム
・バス２０及びメディア・バス２４を介してこれらのモ
ジュール間で転送される。情報は、小型コンピュータ・
システム・インターフェース・バス（ＳＣＳＩ）２２及
び記憶バス２３を介してマルチメディア・コア１２に供
給され、またそれから受け取られる。

【００１７】マルチメディア・コア１２は、メディア制
御モジュール３０を含み、音声モジュール３１、図形ア
クセラレータ・モジュール３４、プロセッサ・モジュー
ル３６、及びプログラマブル・レシーバ・モジュール３
８を含むことがある。メディア・ソースであるモジュー
ル３４、３６、３８（すなわちメディア信号を提供する
装置）は、それぞれメディア・バス・インターフェース
回路３９ａ、３９ｂ、３９ｃを介してメディア・バス２
４に接続される。（メディア・バス・インターフェース
回路３９ａ、３９ｂ、３９ｃは、バス・インターフェー
ス回路３９と総称する。）メディア・ソースからのイメ
ージ信号は、制御情報に応答して選択的にメディア・バ
ス２４にアクセスし、この選択的アクセスによってイメ
ージ信号の実時間合成が可能になる。メディア・ソース
からの音声信号は、制御情報に応答して選択的にメディ
ア・バス２４にアクセスし、この選択的アクセスによっ
て音声信号の実時間合成が可能になる。

【００１８】合成されたイメージ信号は、メディア・バ
ス２４からメディア制御モジュール３０を介して表示装
置１４に供給され、合成された音声信号は、音声モジュ
ール３１を介して音声出力装置１５に供給される。入力
装置１６からのすべての入力情報は、メディア制御モジ
ュール３０を介して受け取られる。プログラマブル・レ
シーバ３８は、ビデオ・ソース１７から直接にアナログ
・フル・モーション・ビデオ入力情報を受け取る。プロ
グラマブル・レシーバ３８はまた、遠隔の送信機から電
波（たとえばテレビ・スタジオからのテレビ電波）を受
信することができる。このマルチメディア・システム１
０、及びマルチメディア・コア１２の構成は、代表的な
ものを示しているが、システム及びコアの構成はユーザ
のニーズを満たすように変更できることを理解されたい
。

【００１９】システム・バス２０は、ＩＢＭマイクロ・
チャネル・アーキテクチャやＩＢＭファミリＩ（すなわ
ちＩＢＭ　　ＡＴ）バス・アーキテクチャなどの通常の
入出力バス・アーキテクチャに準拠している。システム
・バス２０は、メディア制御モジュール３０、図形アク
セラレータ・モジュール３４、プロセッサ・モジュール
３６、プログラマブル・レシーバ・モジュール３８など
、入出力情報を転送するモジュール同士の間に接続され
る。

【００２０】ＳＣＳＩバス２２は、通常のＳＣＳＩバス
・アーキテクチャに準拠し、大きな情報ブロックを転送
するブロック転送バスとして機能する。ＳＣＳＩバス２
２は、プロセッサ・モジュール３６、図形アクセラレー
タ・モジュール３４など、大量の情報の転送を必要とす
るモジュールに直接接続され、またＳＣＳＩ装置４０（
たとえばＳＣＳＩ磁気テープ装置、ＳＣＳＩ読み書き用
光ディスク装置、ＳＣＳＩ　　ＣＤＲＯＭ読取装置）に
も接続される。ＳＣＳＩバス２２は大量の情報の転送を
必要とするモジュールに直接接続されるので、この情報
を、ＳＣＳＩバス２２からシステム・バス２４を介して
、ＳＣＳＩ情報を必要とするモジュールに転送する必要
はない。したがって、システム・バス２４は他のタイプ
の転送を自由に実行することができる。

【００２１】記憶バス２３は、通常の記憶バス・アーキ
テクチャに準拠している。記憶バス２３は、情報を記憶
する装置４１（たとえば３．５インチ・ディスク・ドラ
イブ、ハード・ドライブなど）とプロセッサ・モジュー
ル３６の間に直接接続される。

【００２２】メディア・バス２４は、本明細書に記載す
るメディア・バス・アーキテクチャに準拠している。メ
ディア・バス２４は、メディア制御モジュール３０、音
声モジュール３１、及び図形アクセラレータ・モジュー
ル３４、プロセッサ・モジュール３６、プログラマブル
・レシーバ・モジュール３８などのメディア・ソースの
メディア・バス・インターフェース回路３９の間に接続
される。

【００２３】システム・バス２０、メディア・バス２４
、及びＳＣＳＩバス２２を設けることによって、マルチ
メディア・システム１０は均衡のとれたシステムとして
機能する。各バスは、そのバス用に設計されたタイプの
情報を最適に転送する。したがって、あるバスがそのバ
ス用に設計されていない情報を転送しなければならない
ときに生ずる競合の問題は回避される。

【００２４】メディア・コア１２、より具体的にはメデ
ィア・バス２４は、表示装置１４で表示されるイメージ
信号を実時間で合成する。言い替えると、メディア・コ
ア１２は、表示装置１４で表示されるイメージ信号同士
を実時間で１点ずつ並列に結合する。この応用例では、
「実時間」は、表示装置１４の掃引速度、すなわち情報
が表示装置１４によって提示される速度に関して決定さ
れる。したがって、メディア・バス２４が情報を送信す
る速度は、表示装置１４の掃引速度と同じ速さであれば
よい。

【００２５】イメージ信号は、制御情報に応答して、メ
ディア・ソースから当該のメディア・バス・インターフ
ェース回路３９を介してメディア・バス２４に１点ずつ
提供される。点は表示装置１４の解像度に関係する。し
たがって、表示装置１４が６４０×４８０のＶＧＡモニ
タである場合、点はＶＧＡモニタの座標に対応する。ま
た、表示装置１４が１９２０×１０３５のＨＤＴＶモニ
タである場合は、点はＨＤＴＶモニタの座標に対応する
。

【００２６】応用例の透明性を達成するために、仮想ス
クリーン実施態様（すなわち、あらゆるモジュールが、
イメージ信号を表示装置に提供していると仮定する）が
マルチメディア・システム１０によって使用される。仮
想スクリーン実施態様により、各モジュールに専用表示
装置が見えるようになる。したがって、イメージ信号を
発生している各メディア・ソースは、そのメディア・ソ
ースがメディア・バス２４へのアクセスを許可されてい
るか否かに関係なくそのイメージ信号を発生する。

【００２７】メディア・バス２４上に含まれるイメージ
信号は、１点ずつメディア制御モジュール３０に受け取
られ、１点ずつ表示装置１４に提供される。メディア・
バス２４上でメディア・ソースからのイメージ信号が組
み合わされて、合成イメージ信号が形成され、それがメ
ディア制御モジュール３０に提供される。メディア制御
モジュール３０は、表示装置１４が必要とする諸属性に
対応するように合成イメージ信号の諸属性（たとえば電
圧レベル）を調整し、調整済みの合成イメージ信号を表
示装置１４に駆動する。属性の調整が必要でない場合は
、合成イメージ信号を表示装置１４に直接提供すること
が可能である。

【００２８】図２を参照すると、合成フレームの例が示
されている。この例では、表示装置１４は、６４０列×
４８０行の表示解像度を有するＶＧＡ表示装置である。 背景プレーンを提供するイメージ信号は、プロセッサ・
モジュール３６から提供される。第１のウィンドウ（Ｗ
ＩＮＤＯＷ１）に表示されるイメージ信号は、プログラ
マブル・レシーバ３８によって提供される。このイメー
ジ信号は、フル・モーション・ビデオ信号である。第２
のウィンドウ（ＷＩＮＤＯＷ２）に表示されるイメージ
信号は、図形アクセラレータ・モジュール３４によって
提供される。この例は本発明を例示するためのものにす
ぎないことを理解されたい。

【００２９】この例は、表示装置１４の１フレームに関
するものである。このフレームは、１秒間に複数回繰り
返されて、表示装置１４はフル・モーション表現を提供
することができる。したがって、１フレームの合成につ
いての以下の説明は、１秒間に複数回繰り返される。

【００３０】フレームの合成中に、バス・インターフェ
ース回路３９は、制御情報に応答して当該のメディア・
ソースのメディア・バス２４への選択的アクセスを可能
にする。好ましい実施例では、制御情報はメディア制御
モジュールから提供される。バス・インターフェース回
路３９に提供される制御情報には、座標切替え情報及び
ウィンドウ優先順情報が含まれる。この制御情報は、フ
レームが最初に合成されるときに提供され、特定のモジ
ュールに関する情報が変化するまでバス・インターフェ
ース回路３９内に維持される。すなわち、多数のフレー
ムが同じ座標切替え情報から合成されることがある。あ
る座標切替え情報が（たとえば特定のモジュールの表示
領域が変化したために）修正された場合、修正済み座標
切替え情報が適切なバス・インターフェース回路３９に
提供される。この修正済み座標切替え情報が、適切なバ
ス・インターフェース回路３９内で代りに使用される。

【００３１】同期されたメディア・ソースは、メディア
・バス２４を実時間で駆動する。イメージ信号を、メデ
ィア制御モジュール３０が実時間で受け取る。したがっ
て、同期されているメディア・ソースでは、表示装置１
４によって情報を表示する前にビデオ・メモリにその情
報を記憶する必要がない。したがって、メディア・バス
２４上に含まれるイメージ信号は、単一のプレーンであ
る合成イメージを提供する。非同期のメディア・ソース
はイメージ信号をメディア制御モジュール３０に提供し
、モジュール３０は表示の前にこれらの信号を同期させ
る。

【００３２】図２に示したフレームの合成は、バス・イ
ンターフェース回路３９ｂによって開始され、ウィンド
ウ優先順位情報及び座標切替え情報に基づいてメディア
・バス２４へのプロセッサ・モジュール３６のアクセス
を許可する。プロセッサ・モジュール３６は、表示装置
１４が座標Ｈ１、Ｖ１に達するまで、イメージ信号をメ
ディア・バス２４に提供する。この位置に達したとき、
バス・インターフェース回路３９ｂが、プロセッサ・モ
ジュール３６のメディア・バス２４へのアクセス許可を
無効にし、同時にバス・インターフェース回路３９ｃが
メディア・バス２４へのプログラマブル・レシーバ・モ
ジュール３８のアクセスを許可する。

【００３３】プログラマブル・レシーバ・モジュール３
８は、表示装置１４が座標Ｈ２、Ｖ１に達するまで、イ
メージ信号をメディア・バス２４に提供し、この座標位
置に達したとき、バス・インターフェース回路３９ｃは
プログラマブル・レシーバ・モジュール３８のメディア
・バス２４へのアクセス許可を無効にし、バス・インタ
ーフェース回路３９ｂはメディア・バス１４へのプロセ
ッサ・モジュール３６のアクセスを許可する。表示装置
１４が座標Ｈ２、Ｖ２に達するまで、メディア・バス２
４へのアクセスは、水平座標Ｈ１及びＨ２でプロセッサ
・モジュール３６とプログラマブル・レシーバ・モジュ
ール３８の間で交換され続ける。

【００３４】座標Ｈ２、Ｖ２に達したとき、バス・イン
ターフェース回路３９ｃはプログラマブル・レシーバ・
モジュール３８のメディア・バス２４へのアクセス許可
を無効にし、バス・インターフェース回路３９ａはメデ
ィア・バス２４への図形アクセラレータ・モジュール３
４のアクセスを許可する。図形アクセラレータ・モジュ
ール３４は、位置Ｈ３、Ｖ３に達するまで、までイメー
ジ信号をメディア・バス２４に提供し、この位置に達し
たとき、メディア・バス２４へのアクセスはバス・イン
ターフェース回路３９ａ、３９ｂ、３９ｃによってプロ
セッサ・モジュール３６に切り替えられる。表示装置１
４が座標Ｈ４、Ｖ３に達するまで、メディア・バス２４
へのアクセスは、水平座標Ｈ１、Ｈ２、及びＨ３でプロ
セッサ・モジュール３４、プログラマブル・レシーバ・
モジュール３８、及び図形アクセラレータ・モジュール
３４の間で交換され続ける。

【００３５】座標Ｈ４、Ｖ３に達したとき、プログラマ
ブル・レシーバ３８は、表示装置１４へのスクリーンの
合成に対する寄与を完了した。したがって、スクリーン
への残りの部分では、プログラマブル・レシーバ３８は
、もはやメディア・バス２４へのアクセスを許可されな
い。

【００３６】水平座標Ｈ３及びＨ４に達したとき、表示
装置１４が座標Ｈ３、Ｖ４に達するまで、メディア・バ
ス２４へのアクセスは、プロセッサ・モジュール３６と
図形アクセラレータ・モジュール３４の間で切り替えら
れる。座標Ｈ３、Ｖ４に達したとき、メディア・バス２
４へのアクセスは、このフレームの残りの部分の間、プ
ロセッサ・モジュール３６に返される。

【００３７】メディア・バス・アーキテクチャメディア
・バス２４は、メディア・バス・アーキテクチャによっ
て定義されたメディア信号の経路として機能する。メデ
ィア・バス・アーキテクチャは、メディア・ソースとメ
ディア制御モジュール３０の間で情報を転送するための
メディア信号を定義する。メディア信号には、イメージ
信号、制御信号、及び音声信号が含まれる。したがって
、メディア・バス２４は、複数のビデオ・チャネル、メ
ディア制御チャネル（ＭＣＣ）、及び音声チャネルを含
む。ビデオ・チャネルには、１次ビデオ・チャネル（Ｐ
ＶＣ）、２次ビデオ・チャネル（ＳＶＣ）、及びディジ
タル・ビデオ・チャネル（ＤＶＣ）が含まれる。

【００３８】１次ビデオ・チャネルは、１次合成イメー
ジ信号をメディア制御モジュール３０に提供するために
メディア・ソースからのイメージ信号が合成されるチャ
ネルである。この１次チャネルは、赤緑青成分（ＰＶＣ
　　ＲＧＢ）を有する１次アナログ・イメージ信号、１
次カラー・キー・マッチ（ＰＶＣ　　ＣＫＭ）信号、及
び１次調停信号（ＰＶＣ　　ＡＲＢ）用の経路を含む。 ＰＶＣ　　ＲＧＢ信号は、差分アナログＲＧＢ信号であ
り、メディア制御モジュール３０の制御下でアナログ波
形としてメディア・ソースによって１次チャネル上に直
接送られる。ＰＶＣ　　ＣＫＭ信号は、メディア制御モ
ジュール３０内でビデオ切替え多重化を制御する。ＰＣ
ＫＭ信号は、ＲＧＢデータと同時にピクセル速度で活動
低レベルに駆動される。ＰＶＣ　　ＡＲＢ信号は、４ビ
ットの１／１６優先順位調停信号である。

【００３９】２次ビデオ・チャネルは、２次合成イメー
ジ信号をメディア制御モジュール３０に提供するために
メディア・ソースからの代替イメージ信号または追加イ
メージ信号が合成されるチャネルである。２次チャネル
は、赤緑青成分（ＳＶＣ　　ＲＧＢ）を有する２次アナ
ログ・イメージ信号、２次カラー・キー・マッチ（ＳＶ
Ｃ　　ＣＫＭ）信号、及び２次調停信号（ＳＶＣ　　Ａ
ＲＢ）用の経路を含む。ＳＶＣ　　ＲＧＢ信号は、差分
アナログＲＧＢ信号であり、メディア制御モジュール３
０の制御下でアナログ波形としてメディア・ソースによ
って２次チャネル上に直接送られる。ＳＶＣ　　ＣＫＭ
信号は、メディア制御モジュール３０内でのビデオ切替
え多重化を制御する。ＳＶＣ　　ＣＫＭ信号は、ＲＧＢ
データと同時にピクセル速度で活動低レベルに駆動され
る。ＳＶＣ　　ＡＲＢ信号は、４ビットの１／１６優先
順位調停信号である。

【００４０】ディジタル・ビデオ・チャネルは、ディジ
タル・ビデオ信号をメディア・ソースからメディア制御
モジュール３０に転送するためのチャネルである。ディ
ジタル・ビデオ・チャネルは、ＨＤＴＶ及びその他の高
解像度表示装置が必要とする高速生ビデオ転送、及びそ
の他のディジタル・ビデオ・ソースからの転送をサポー
トすることができる。ディジタル・ビデオ・チャネルは
、３２ビット・イメージ信号（ＤＩＧ　　ＩＭ）、ディ
ジタル・クロック信号、ディジタル水平同期信号、及び
ディジタル垂直同期信号用の経路を含む。ＤＩＧ　　Ｉ
Ｍ信号は、活動状態で高レベルの８、１６、または２４
ビットのＲＧＢ信号、ならびに透明性の程度を表す８ビ
ットのアルファ信号を含む。ディジタル・クロック信号
は、メディア制御モジュール３０によってクロック・デ
ータに提供され、メディア制御モジュール３０を介して
メディア制御モジュールＲＧＢ出力端子に提供されるか
、またはメディア制御モジュール３０のフレーム・バッ
ファに提供される。ディジタル・ビデオ・チャネルの最
大クロック周波数は、８０ＭＨｚなので、７４．２５Ｍ
ＨｚのＨＤＴＶデータ速度をサポートすることができる
。

【００４１】メディア制御チャネルは、メディア・バス
２４上での情報の転送を制御するメディア制御情報用の
経路を提供する。メディア制御チャネルによって、メデ
ィア制御モジュール３０は、装置特有の制御情報を発行
することができ、また大域制御情報をすべてのメディア
・ソースに同報通信することができる。メディア制御情
報は、各アダプタに書き込まれるウィンドウ制御ブロッ
ク・データ、及びシステム１０が初期設定されるときに
各アダプタから読み出されるバイタル・プロダクト・デ
ータとパーソナリティ・データを含む。またメディア制
御チャネルは、ソース同期信号（ＳＯＵＲＣＥ　　ＳＹ
ＮＣ）、システム同期信号（ＳＹＳ　　ＳＹＮＣ）及び
マスタ・クロック信号（ＭＡＳＴＥＲ　　ＣＬＫ）用の
経路を含む。またメディア制御チャネルは、メディア・
バス２４に接続されているすべてのメディア・ソースに
提供される大域基準信号（Ｖ　　ＢＩＡＳ）用の経路を
含む。

【００４２】音声チャネルは、ハイファイ・ディジタル
音声信号（ＡＵＤＩＯ）及び電話級ディジタル音声信号
（ＴＥＬ　　ＡＵＤＩＯ）用の経路を含む。

【００４３】メディア制御モジュール 図１及び図３を参照すると、メディア制御モジュール３
０はメディア・コア１２のために複数の機能を提供する
。メディア制御モジュール３０は、メディア・バス２４
上での合成を制御する。またメディア制御モジュール３
０は、１次ビデオ・チャネル、２次ビデオ・チャネルま
たはディジタル・ビデオ・チャネルから受け取るイメー
ジ信号のレシーバ及びレベル変換器として機能する。 またメディア制御モジュール３０はイメージ信号の合成
機構として機能する。またメディア制御モジュール３０
は、１次ビデオ・チャネル、２次ビデオ・チャネル、及
びディジタル・ビデオ・チャネルからのイメージ信号、
ならびにメディア制御モジュール３０によって内部で発
生されるイメージ信号を混合するためのビデオ・ミキサ
として機能する。またメディア制御モジュール３０は、
メディア・ソースからのイメージを記憶するためのイメ
ージ捕捉機構として機能する。またメディア制御回路３
０は、表示装置駆動回路として機能する。またメディア
制御モジュール３０は、メディア・コア１２用の同期信
号を発生するための同期信号発生機構として機能する。 またメディア制御モジュール３０は、音声信号用の合成
機構として機能する。またメディア制御モジュール３０
は、入力装置１６を介する直接ユーザ・インターフェー
スを提供する。またメディア制御モジュール３０は、シ
ステム・バス２０及びＳＣＳＩバス２２とインターフェ
ースする。メディア制御モジュール３０が実行するこれ
らの機能のいくつかは連続して発生し、他の機能は必要
なときに発生する。ただし、複数の機能が同時に発生す
ることが可能である。

【００４４】メディア制御モジュール３０は、メディア
・バス２４のビデオ・チャネルを介して連続するデータ
・ストリームを受け取り、同時にメディア制御チャネル
を介してメディア・ソースを制御する。メディア制御モ
ジュール３０は、メディア制御回路５０、バス・インタ
ーフェース回路５１、イメージ信号プロセッサ回路５２
、及びフレーム捕捉回路５４を含み、これらの回路はす
べてメディア制御モジュール・バス５５を介して接続さ
れている。またメディア制御モジュール３０は、表示装
置アダプタ回路５６、同期発生回路５８を含む。

【００４５】メディア・バス２４上でのイメージ信号の
合成を制御するとき、メディア制御モジュール３０はメ
ディア制御回路５０を使用する。メディア制御回路５０
は、メディア制御モジュール・マイクロプロセッサ６２
、メモリ・コントローラ６４、ダイナミック・ランダム
・アクセス・メモリ（ＤＲＡＭ）であるメディア・シス
テム・メモリ６６、及び電子的に消去可能なプログラマ
ブル読出し専用メモリであるメニュー・メモリ６８を含
む。メディア・システム・メモリ６６は、メディア制御
モジュール３０の諸機能を制御する、メディア制御モジ
ュール・オペレーティング・システムを保持する。また
メモリ６６は、入力装置１６とインターフェースするた
めの入出力処理情報を含む。メニュー・メモリ６８は、
入力装置１６を介してアクセスされるメニュー情報（た
とえばマウスなどの位置指定装置を用いてアクセスされ
るプルダウン・メニュー）を記憶する。メディア制御モ
ジュール・マイクロプロセッサ６２は、メモリ・コント
ローラ６４を介してメディア・システム・メモリ６６及
びメニュー・メモリ６８にアクセスする。またメモリ・
コントローラ６４は、特定のバス・インターフェース回
路３９上に常駐する任意のメモリへのアクセスを制御す
る。たとえば新しいモジュールがメディア・コア１２に
追加される場合、メディア制御モジュール３０は、その
新しいモジュールのバス・インターフェース回路３９に
記憶されるメディア・ソース・パーソナリティ・データ
を必要とする。このメディア・ソース・パーソナリティ
・データは、メモリ・コントローラ６４の制御下でメデ
ィア制御チャネル３０を介してパーソナリティ・ブロッ
クに渡される。このパーソナリティ・データは、メディ
ア制御モジュール・マイクロプロセッサ６２によって使
用される。

【００４６】フレームの合成は、ユーザが入力装置１６
を用いて合成特性を定義することによって開始される。 合成特性は、特定のメディア・ソースに関するイメージ
信号が表示されるウィンドウの所望のサイズ及び形状を
含むことができる。メディア制御モジュール・マイクロ
プロセッサ６２は、メディア・システム・メモリ６６に
記憶された入出力処理情報とともにユーザ定義の合成特
性を受け取る。次に、メディア制御モジュール・マイク
ロプロセッサ６２は、座標切替え情報やウィンドウ優先
順位情報などの制御情報を発生する。ウィンドウ優先順
位情報は、メディア・バス２４のメディア制御チャネル
を介して、メディア・バス２４に接続されたメディア・
ソースに送られる。メディア・ソースは、この制御情報
に基づいてメディア・バス２４への選択的アクセスを許
可される。

【００４７】レシーバ及びレベル変換器として機能する
とき、またはビデオ・ミキサとして機能するとき、メデ
ィア制御モジュール３０はイメージ信号プロセッサ回路
５２を使用する。イメージ信号プロセッサ回路５２は、
表示装置コントローラ７０及びミキサ回路７２を含む。 表示装置コントローラ７０は、フレーム捕捉回路５４と
ミキサ回路７２の間のインターフェース回路として機能
する。というのは、フレーム捕捉回路５４を使用するこ
とによって、メディア制御モジュール３０はイメージ信
号の発生源として機能できるからである。フレーム捕捉
回路５４とミキサ回路７２の間のインターフェース回路
として機能するのに加えて、表示装置コントローラ７０
はまた、フレーム捕捉回路５４に記憶されるイメージの
獲得及び表示をも管理する。表示装置コントローラ７０
はまた、表示装置１４の背景表現を特定のカラーに設定
するための背景カラー・フラッドなど他の表示機能をも
管理する。また表示装置コントローラ７０は、メディア
制御モジュール・マイクロプロセッサ６２の制御下で選
択されたフレーム・バッファ・イメージ（たとえばメニ
ュー・イメージまたは捕捉されたイメージ）のフェード
・レベルをも制御する。

【００４８】レシーバ及びレベル変換器としてだけ機能
するとき、イメージ信号プロセッサ回路５２のミキサ回
路７２は、メディア・バス２４からＰＶＣ　　ＲＧＢ信
号、ＳＶＣ　　ＲＧＢ信号、またはＤＩＧ　　ＩＭ信号
のうちのいずれかを受け取る。ミキサ回路７２は、一定
の基礎出力レベル、たとえば一定の黒レベルを有する合
成イメージ信号（ＣＯＭＰ　　ＲＧＢ）を提供するよう
に、受け取ったイメージ信号をレベリングする。

【００４９】レベリング回路及びミキサ回路として機能
するとき、イメージ信号プロセッサ回路５２のミキサ回
路７２は、メディア・バス２４からＰＶＣ　　ＲＧＢ信
号、ＰＶＣ　　ＣＫＭ信号、ＳＶＣ　　ＲＧＢ信号、Ｓ
ＶＣ　　ＣＫＭ信号、ＤＩＧ　　ＩＭ信号、フレーム捕
捉回路５４から捕捉信号（ＭＣＭ　　ＲＧＢ）のうちの
１つまたは複数の信号を受け取る。ミキサ回路７２は、
表示装置コントローラ７０の制御下でこれらの信号を混
合し、混合された信号をレベル調整してＣＯＭＰＲＧＢ
信号を提供する。

【００５０】合成機構として機能するとき、メディア制
御モジュール３０は、メディア制御回路５０とともにミ
キサ回路７２を使用する。メディア制御モジュール３０
内での合成中に、ミキサ回路７２は、ＰＶＣ　　ＲＧＢ
信号、ＳＶＣ　　ＲＧＢ信号、及びＤＩＧ　　ＩＭ信号
、ならびにＣＯＭＰ　　ＲＧＢ信号を提供するためにフ
レーム捕捉回路５４から提供されるフレーム捕捉信号の
間で１点ずつ切り替わる。表示装置コントローラ７０は
、メディア制御回路５０から提供される情報に基づいて
この切替えを制御する。メディア制御回路５０は、ユー
ザ定義の合成特性に応答して、この情報を提供する。

【００５１】イメージ捕捉機構として機能するとき、メ
ディア制御モジュール３０は、フレーム捕捉回路５４を
使用する。フレーム捕捉回路５４は、フレーム・バッフ
ァ制御回路７８、ビデオ・ランダム・アクセス・メモリ
（ＶＲＡＭ）であるフレーム・バッファ８０、切替え回
路８２、及びフェーダ回路８４を含む。切替え回路８２
は、イメージ・スイッチ８６、アナログ・ディジタル（
Ａ／Ｄ）変換器８８、及びバッファ回路９０を含む。 フェーダ回路８４は、ディジタル・アナログ変換器９２
、９４、及びフェーダ回路９６を含む。フレーム捕捉回
路５４は、同期信号ＰＶＣ　　ＳＹＮＣ、ＳＶＣ　　Ｓ
ＹＮＣ、ＳＹＳ　　ＳＹＮＣを受け取る。またフレーム
捕捉回路５４は、メディア・バス２４からＰＶＣ　　Ｒ
ＧＢ信号、ＳＶＣＲＧＢ信号、ＤＩＧ　　ＩＭ信号を受
け取り、イメージ信号プロセッサ回路５２から合成イメ
ージ信号を受け取り、情報のフレームを捕捉するために
メディア制御バス５５を介してメディア制御モジュール
・マイクロプロセッサ６２から提供される制御情報に応
答して、これらの信号のうちの１つを選択的に記憶する
。フレーム捕捉信号を記憶するとき、フレーム捕捉回路
は同期信号によって同期される。フレーム捕捉回路５４
は、イメージ信号プロセッサ回路５２にフレーム捕捉信
号のアナログ等価信号をＭＣＭ　　ＲＧＢとして提供す
ることができる。

【００５２】フレーム捕捉回路５４は、イメージを捕捉
し、非ゲンロック（すなわち非同期）ソースからイメー
ジ信号を受け取り、メニュー情報を提供するために使用
される。したがって、フレーム・バッファ８０は、イメ
ージ捕捉プレーン及びメニュー・プレーンの両方を含む
。イメージ捕捉プレーンは、４つの捕捉されたイメージ
を記憶することができる。メニュー捕捉プレーンは、メ
ニュー・メモリ６８から受け取ったメニュー情報を記憶
することができる。

【００５３】イメージを捕捉するとき、イメージ信号は
スイッチ８６を介してフレーム・バッファ８０に選択的
に提供される。アナログ・イメージ信号は、アナログ・
ディジタル変換器８８を介して等価なディジタル信号に
変換されてからスイッチ８６に提供され、切り替えられ
たイメージ信号はバッファ９０によって緩衝記憶される
。バッファ９０は、フレーム・バッファ８０に提供され
る情報を同期させるために使用される。というのは、こ
の情報はゲンロック（すなわち同期）されていないこと
があり、あるいは合成またはバス伝送のためにタイミン
グ・スキューを有することがあるからである。イメージ
信号は、シリアル・ポートを介してフレーム・バッファ
８０に提供される。フレーム・バッファ８０に書き込む
とき、フレーム・バッファ８０は、この情報の発生源と
同期される。フレーム・バッファ８０から読み出すとき
、フレーム・バッファ８０はＳＹＳ　　ＳＹＮＣ信号と
同期される。

【００５４】メニュー情報を提示するとき、メニュー・
メモリ６８内に記憶されているメニュー情報は、メディ
ア制御モジュール・マイクロプロセッサ６２からメディ
ア制御モジュール・バス５５を介してフレーム・バッフ
ァ８０のランダム・アクセス・ポートに提供される。メ
ニュー情報は、フレーム・バッファ８０のメニュー・プ
レーンに記憶される。メニュー・プレーンに記憶された
メニュー情報は、その後ミキサ回路７２を介して提示さ
れる。

【００５５】表示装置ドライバとして機能するとき、メ
ディア制御モジュール３０は、表示装置アダプタ回路５
６を使用する。表示装置アダプタ回路５６は、７５オー
ム・ドライバ回路９８、及びＲＧＢ−ＮＴＳＣ変換回路
１００を含む。表示装置アダプタ回路５６は、イメージ
信号プロセッサ回路５２から合成イメージ信号ＣＯＭＰ
　　ＲＧＢを受け取り、同期発生回路５８からＳＹＳ　
　ＳＹＮＣ信号を受け取る。表示装置アダプタ回路５６
は、７５オーム・ドライバ回路９８を介して、ＶＧＡモ
ニタ表示装置アダプタ回路５６を駆動することができる
ＲＧＢ信号（ＲＧＢＯＵＴ）を発生し、ＲＧＢ−ＮＴＳ
Ｃ変換回路１０２を介して、ビデオ・モニタ、ビデオ・
カセット・レコーダ、または直接合成ベースバンド・ビ
デオ入力信号を必要とするその他の装置を駆動すること
ができる合成ＮＴＳＣ信号（ＮＴＳＣ　　ＯＵＴ）を発
生する。

【００５６】同期信号発生機構として機能するとき、メ
ディア制御モジュール３０は同期発生回路５８を使用す
る。同期発生回路５８は、プログラマブル同期発生機構
１０４及び発振器１０６を含む。同期発生回路５８は、
メディア制御モジュール・マイクロプロセッサ６２によ
って選択されたメディア・ソースからメディア・バス２
４を介してＳＯＵＲＣＥ　　ＳＹＮＣ信号を受け取り、
メディア制御モジュール３０に外部から提供される外部
ハウス同期信号（ＥＨＳ）、及び同期発生回路５８の発
振器１０６によって発生される内部同期信号（ＩＮＴ　
　ＳＹＮＣ）を受け取る。ＥＨＳ信号は、別々の水平成
分と（ＥＨＳ　　ＨＳＹＮＣ）垂直成分（ＥＨＳ　　Ｖ
ＳＹＮＣ）、合成同期信号（すなわち水平成分及び垂直
成分の両方を含む単一の信号）、またはブラック・バー
スト同期信号（すなわち合成信号マイナス任意のビデオ
信号）を含む同期信号とすることができる。同期発生回
路５８は、ＳＹＳ　　ＳＹＮＣ信号及びＷＩＮＤ　　Ｃ
ＬＫ信号をメディア制御チャネルに提供し、かつメディ
ア制御モジュール３０によって内部で使用されるクロッ
ク信号であるマスタ・クロック信号（ＭＡＳＴＥＲ）、
ブランキング信号（ＢＬＡＮＫＩＮＧ）、メディア制御
モジュール同期信号（ＭＣＭ　　ＳＹＮＣ）、表示同期
信号（ＤＩＳＰ　　ＳＹＮＣ）、及びＮＴＳＣ合成同期
信号（ＮＴＳＣ　　ＳＹＮＣ）を提供する。ＷＩＮＤ　
　ＣＬＫ信号は、すべてのメディア・ソースに提供され
、したがって合成中に同期的切替えが可能である。ＭＡ
ＳＴＥＲ信号は、メディア制御モジュール３０によって
内部で使用されるクロック信号である。ＢＬＡＮＫＩＮ
Ｇ信号は、水平ブランキング信号（Ｈ　　ＢＬＡＮＫＩ
ＮＧ）及び垂直ブランキング信号（Ｖ　　ＢＬＡＮＫＩ
ＮＧ）を含み、イメージ信号を走査する表示装置のフラ
イバック中など表示装置１４が照明されない時間を制御
する。ＭＣＭ　　ＳＹＮＣ信号は、水平成分（ＭＣＭ　
　ＨＳＹＮＣ）及び垂直成分（ＭＣＭＶＳＹＮＣ）を含
み、メディア制御モジュール３０の表示タイミングを制
御する。ＮＴＳＣ　　ＳＹＮＣ信号は、標準の米国ＮＴ
ＳＣ形式と互換性のある同期信号である。ＤＩＳＰ　　
ＳＹＮＣ信号は、水平成分（ＤＩＳＰ　　ＨＳＹＮＣ）
及び垂直成分（ＤＩＳＰ　　ＶＳＹＮＣ）を含み、ＶＧ
Ａ型表示装置が必要とする水平及び垂直同期パルスを制
御する。

【００５７】直接ユーザ・インターフェースとして機能
するとき、入力装置１６から提供される入力信号は、メ
ディア制御モジュール・バス５５を介してメディア制御
モジュール・マイクロプロセッサ６２が受け取る。これ
らの入力信号はメニュー表現を生成するために使用でき
、その場合、入力信号はメディア制御モジュール３０に
よって直接使用される。また、これらの入力信号は、プ
ロセッサ・モジュール３６などの別のモジュール用にも
使用できる。その場合、入力信号は、メディア制御モジ
ュール３０が受け取り、次にシステム・バス２０を介し
てプロセッサ・モジュール３６に提供される。入力信号
が別のモジュール用に使用されるとき、メディア制御モ
ジュール３０はやはり、入力信号を適当なモジュールに
提供する前に入力信号を解釈するのに必要なサポートを
提供する。

【００５８】システム・バス２０及びＳＣＳＩバス２２
とインターフェースするとき、メディア制御チャネル３
０はバス・インターフェース回路５１を使用する。また
バスインターフェース回路５１によって、メディア制御
チャネル３０はメディア・バス２４のメディア制御チャ
ネルとインターフェースすることができる。

【００５９】図４を参照すると、ミキサ回路７２は、ス
イッチ１１０、１１２、１１３、１１４を使って、それ
ぞれＰＶＣ　　ＲＧＢ信号、ＳＶＣ　　ＲＧＢ信号、Ｍ
ＣＭ　　ＲＧＢ信号、及びＤＩＧ　　ＩＭイメージ信号
のＲＧＢ等価信号のうちの１つまたは複数を加算回路１
１６に提供することができる。スイッチ１１０、１１２
は、表示制御装置７０から提供されるＩＮＨ　　ＰＶＣ
信号とＩＮＨ　　ＳＶＣ信号、及び当該のメディア・ソ
ースから提供されるＰＶＣ　　ＣＫＭ信号とＳＶＣＣＫ
Ｍ信号によって制御される。スイッチ１１３、１１４は
、表示制御装置７０から提供されるＭＣＭ　　ＳＥＬ信
号及びＤＩＧ　　ＳＥＬ信号によって制御される。加算
回路１１６は、スイッチ１１０、１１２、１１３、１１
４から提供されるイメージ信号を受け取り、混合された
合成ＲＧＢイメージ信号ＣＯＭＰ　　ＲＧＢを発生する
。また加算回路１１６は、基準電圧Ｖ　　ＢＩＡＳを発
生するバイアス発生回路１１７を含む。

【００６０】１次受信回路１１８がメディア・バス２４
から受け取ったＰＶＣ　　ＲＧＢ信号は、メディア・バ
ス２４から受け取ったＰＶＣ　　ＣＫＭ信号、及び表示
制御装置７０から提供される１次ビデオ阻害信号（ＩＮ
Ｈ　　ＰＶＣ）に基づいて加算回路１１６に提供される
。ＰＶＣ　　ＣＫＭ信号及びＩＮＨ　　ＰＶＣ信号がと
もに非活動状態であるとＯＲゲート１１９が判定したと
き、スイッチ１１０はＰＶＣ　　ＲＧＢイメージ信号を
加算回路１１６に提供する。ＯＲゲート１１９は、１次
チャネル選択（ＰＶＣ　　ＳＥＬ）信号をスイッチ１１
０に提供する。 したがって、１次ビデオ・チャネルが阻害されない限り
、あるいはカラー・キーの突合せが特定の座標に関する
ＰＶＣ　　ＲＧＢ信号に対応しない限り、ＰＶＣ　　Ｒ
ＧＢ信号は加算回路１１６に提供される。

【００６１】２次受信回路１２０がメディア・バス２４
から受け取ったＳＶＣ　　ＲＧＢ信号は、メディア・バ
ス２４から受け取ったＳＶＣ　　ＣＫＭ信号、及び表示
制御装置７０から提供される２次ビデオ阻害信号（ＩＮ
Ｈ　　ＳＶＣ）に基づいて加算回路１１６に提供される
。ＳＶＣ　　ＣＫＭ信号及びＩＮＨ　　ＰＶＣ信号がと
もに非活動状態であるとＯＲゲート１２１が判定したと
き、スイッチ１１２はＳＶＣ　　ＲＧＢイメージ信号を
加算回路１１６に提供する。ＯＲゲート１２１は、２次
チャネル選択（ＳＶＣ　　ＳＥＬ）信号をスイッチ１１
２に提供する。 したがって、２次ビデオ・チャネルが阻害されない限り
、あるいはカラー・キーの突合せが特定の座標に関する
ＳＶＣ　　ＲＧＢ信号に対応しない限り、ＳＶＣ　　Ｒ
ＧＢ信号は加算回路１１６に提供される。

【００６２】ディジタル−ＲＧＢ変換器１２２は、ＤＩ
Ｇ　　ＩＭ信号のレベル調整されたＲＧＢ等価信号であ
る信号（ＤＩＧ　　ＲＧＢ）をスイッチ１１４に提供す
る。 変換器１２２はＶ　　ＢＩＡＳ信号を受け取り、ＤＩＧ
　　ＲＧＢ信号のレベルを適切に調整する。表示制御装
置７０から提供されるディジタル・イメージ選択信号Ｄ
ＩＧ　　ＳＥＬが活動状態のとき、スイッチ１１４はＤ
ＩＧ　　ＲＧＢ信号を加算回路１１６に提供する。

【００６３】表示制御装置７０から提供されるＭＣＭ　
　ＳＥＬ信号が活動状態のとき、スイッチ１１３はＭＣ
Ｍ　　ＲＧＢ信号を加算回路１１６に提供する。

【００６４】図５及び図６を参照すると、ミキサ回路７
２は、１次受信回路１１８、２次受信回路１２０、切替
え回路１１０、１１２、１１３、１１４、加算回路１１
６、ならびに調節回路１２２、バイアス発生回路１１７
を含む。

【００６５】１次受信回路１１８は、ＰＶＣ　　ＲＧＢ
信号のそれぞれの成分を受け取る３つの差動受信回路１
２４（ｒ）、１２４（ｇ）、１２４（ｂ）（差動受信回
路１２４と総称する）を含む。受信回路１２４（ｒ）は
、ＰＶＣ　　ＲＧＢ信号の差分赤成分信号（ＰＶＣ　　
Ｒ）を受け取り、単端１次赤成分信号（ＰＲＩ　　Ｒ）
を提供する。受信回路１２４（ｇ）は、ＰＶＣ　　ＲＧ
Ｂ信号の差分緑成分信号（ＰＶＣＧ）を受け取り、単端
１次緑成分信号（ＰＲＩ　　Ｇ）を提供する。受信回路
１２４（ｂ）は、ＰＶＣ　　ＲＧＢ信号の差分青成分信
号（ＰＶＣ　　Ｂ）を受け取り、単端１次青成分信号（
ＰＲＩ　　Ｂ）を提供する。各受信回路１２４（ｒ）、
１２４（ｇ）、１２４（ｂ）は、差動受信装置として動
作するように構成された高速電圧モード演算増幅器（Ｈ
ａｒｒｉｓ，Ｉｎｃ．からＨＡ−２５４０の商名で市販
）を含む。各成分受信回路１２４は、Ｖ　　ＢＩＡＳ基
準信号を提供される。

【００６６】２次受信回路１２０は、ＳＶＣ　　ＲＧＢ
信号のそれぞれの成分を受け取る３つの差動受信回路１
２８（ｒ）、１２８（ｇ）、１２８（ｂ）（差動受信回
路１２８と総称する）を含む。受信回路１２８（ｒ）は
、ＳＶＣ　　ＲＧＢ信号の差分赤成分信号（ＳＶＣ　　
Ｒ）を受け取り、単端２次赤成分信号（ＳＥＣ　　Ｒ）
を提供する。受信回路１２８（ｇ）は、ＳＶＣ　　ＲＧ
Ｂ信号の差分緑成分信号（ＳＶＣＧ）を受け取り、単端
２次緑成分信号（ＳＥＣ　　Ｇ）を提供する。受信回路
１２８（ｂ）は、ＳＶＣ　　ＲＧＢ信号の差分青成分信
号（ＳＶＣ　　Ｂ）を受け取り、単端２次青成分信号（
ＳＥＣ　　Ｂ）を提供する。各受信回路１２８（ｒ）、
１２８（ｇ）、１２８（ｂ）は、差動受信装置として動
作するように構成された高速電圧モード演算増幅器（Ｈ
ａｒｒｉｓ，Ｉｎｃ．からＨＡ−２５４０の商名で市販
）を含む。各成分受信回路１２８は、Ｖ　　ＢＩＡＳ基
準信号を提供される。

【００６７】各成分受信回路１２４、１２８はＶ　　Ｂ
ＩＡＳ基準信号を受け取るので、システム基準電圧に基
づいてレベルがセットされた出力信号を提供する。した
がって、成分受信回路出力信号はすべて同じ基準レベル
に基づいている。

【００６８】各スイッチ回路１１０、１１２、１１３、
１１４は、それぞれの信号の赤、緑、及び青成分に対応
する３つの成分スイッチを含む。各成分スイッチによっ
て、ＰＲＩ　　ＲＧＢ、ＳＥＣ　　ＲＧＢ、ＤＩＧ　　
ＲＧＢ、及びＭＣＭ　　ＲＧＢ信号の成分の加算増幅回
路１３０への選択的アクセスが可能になる。成分スイッ
チは、高速アナログ・スイッチ（Ｔｅｘａｓ　　Ｉｎｓ
ｔｒｕｍｅｎｔｓ，Ｉｎｃ．からＴＬＣ　　４０６６Ｉ
の商名で市販）である。各スイッチによって、成分加算
増幅回路１３０への選択的アクセスが可能になる。

【００６９】スイッチ１１０、１１２、１１３、１１４
は、選択信号ＰＶＣ　　ＳＥＬ、ＳＥＣ　　ＳＥＬ、Ｄ
ＩＧ　　ＳＥＬ、及びＭＣＭ　　ＳＥＬによってイネー
ブルされる。これらの選択信号は、これらのスイッチに
提供される前にインバータ回路１３１によって反転され
、レベル変換される。

【００７０】加算回路１１６は、３つの成分加算増幅回
路１３０（ｒ）、１３０（ｇ）、１３０（ｂ）（成分加
算増幅回路１３０と総称する）を含む。赤成分加算増幅
回路１３０（ｒ）は、赤成分入力信号としてＰＲＩ　　
Ｒ信号、ＳＥＣ　　Ｒ信号、ＭＣＭ　　Ｒ信号、及びＤ
ＩＧ　　Ｒ信号を受け取り、赤成分入力信号の和である
、ＣＯＭＰ　　ＲＧＢ信号（ＣＯＭＰ　　Ｒ）の赤成分
を提供する。 緑成分加算増幅回路１３０（ｇ）は、緑成分入力信号と
してＰＲＩ　　Ｇ信号、ＳＥＣ　　Ｇ信号、ＭＣＭＧ信
号、及びＤＩＧ　　Ｇ信号を受け取り、緑成分入力信号
の和である、ＣＯＭＰＲＧＢ信号（ＣＯＭＰ　　Ｇ）の
緑成分を提供する。青成分加算増幅回路１３０（ｂ）は
、青成分入力信号としてＰＲＩ　　Ｂ信号、ＳＥＣ　　
Ｂ信号、ＭＣＭ　　Ｂ信号、及びＤＩＧ　　Ｂ信号を受
け取り、青成分入力信号の和である、ＣＯＭＰ　　ＲＧ
Ｂ信号（ＣＯＭＰ　　Ｂ）の青成分を提供する。各成分
加算増幅回路１３０は、単位利得加算増幅器として構成
された高速演算増幅器（Ｈａｒｒｉｓ，Ｉｎｃ．からＨ
Ａ−２５４０の商名で市販）を含む。各成分加算増幅回
路に、Ｖ　　ＢＩＡＳ基準信号が提供される。したがっ
て、各成分加算増幅回路出力信号は、同じシステム基準
電圧に基づいてレベルが設定されている。

【００７１】調節回路１２２は、３端子電圧調整可能電
圧調節器（たとえばＮａｔｉｏｎａｌ　　Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ，Ｉｎｃ．から市販のＬＭ　　３１７）
を含む。この電圧調節器は抵抗によってバイアスされ、
１０ボルトの調節電圧を提供する。調節回路１２２は、
システム１０への電力が切れたときコンデンサを放電さ
せる分路を提供するダイオードを含む。

【００７２】バイアス発生回路１１７は、調節された電
圧を半分に分割し、低インピーダンス基準電圧であるＶ
　　ＢＩＡＳ基準信号を提供する。この低インピーダン
ス電圧は、Ｖ　　ＢＩＡＳ信号の妨害を受けやすさを低
下させる。バイアス発生回路１１７は、トランジスタと
して構成された低インピーダンス電圧フォロワと、必要
ならばバイアス発生回路１１７に電流を供給させる演算
増幅器を含む。

【００７３】図７を参照すると、プログラマブル同期発
生機構１０４は、入力マルチプレクサ１５０、主位相ロ
ック・ループ１５２、出力マルチプレクサ１５４、及び
同期タイミング発生機構１５６を含む。入力マルチプレ
クサ１５０は、ＳＯＵＲＣＥＳＹＮＣ信号及びＥＨＳ信
号を受け取り、選択されたソース同期（ＳＥＬ　　ＳＯ
ＵＲＣＥ　　ＳＹＮＣ）信号を位相ロック・ループ１５
２及び同期タイミング発生機構１５６に提供する。位相
ロック・ループ１５２は、ＳＥＬ　　ＳＯＵＲＣＥＳＹ
ＮＣ信号を受け取り、位相ロックされた同期信号（ＳＹ
ＮＣ　　ＣＬＫ）を出力マルチプレクサ１５４に提供す
る。出力マルチプレクサ１５４は、ＳＹＮＣＣＬＫ信号
及びＩＮＴ　　ＳＹＮＣ信号を受け取り、ＭＡＳＴＥＲ
　　ＣＬＫ信号を同期タイミング発生機構１５６に提供
する。同期タイミング発生機構１５６は、ＭＡＳＴＥＲ
　　ＣＬＫ信号及びＳＥＬ　　ＳＯＵＲＣＥ　　ＳＹＮ
Ｃ信号を受け取り、ＢＬＡＮＫＩＮＧ信号、ＭＣＭ　　
ＩＮＴ　　ＳＹＮＣ信号、ＳＹＳ　　ＳＹＮＣ信号、Ｎ
ＴＳＣ　　ＣＯＭＰ　　ＳＹＮＣ信号、ＷＩＮＤ　　Ｃ
ＬＫ信号、及びＤＩＳＰＬＡＹ　　ＳＹＮＣ信号を提供
する。

【００７４】より具体的には、図８及び図９を参照する
と、入力マルチプレクサ１５０は、それぞれＳＯＵＲＣ
Ｅ　　ＨＳＹＮＣ信号及びＳＯＵＲＣＥ　　ＶＳＹＮＣ
信号を受け取るスイッチ１６０（ｈ）、１６０（ｖ）を
含む。スイッチ１６０（ｈ）、１６０（ｖ）は、メディ
ア制御モジュール・マイクロプロセッサ６２から提供さ
れるＳＹＮＣ　　ＩＮＰＵＴ　　ＳＥＬＥＣＴ信号を用
いて制御される。また入力マルチプレクサ１５０は、そ
れぞれＥＨＳ　　ＨＳＹＮＣ信号及びＥＨＳ　　ＶＳＹ
ＮＣ信号を受け取るスイッチ１６２（ｈ）、１６２（ｖ
）を含む。 またＥＨＳ　　ＶＳＹＮＣ信号は、垂直同期信号検出回
路１６４に提供される。検出回路１６４は垂直同期信号
の存在を検出し、スイッチ制御回路１６６に制御入力信
号を提供する。スイッチ制御回路１６６は、ＳＹＮＣ　
　ＩＮＰＵＴ　　ＳＥＬＥＣＴ信号をも受け取る。合成
同期信号またはブラック・バースト同期信号をマルチプ
レクサ１５０に提供するためのＥＨＳ　　ＨＳＹＮＣ信
号経路は、同期信号セパレータ回路１６８にも接続され
ている。同期信号セパレータ回路１６８は、合成同期信
号またはブラック・バースト同期信号を水平成分と垂直
成分に分離する。分離された信号の水平成分及び垂直成
分は、合成スイッチ１７０に提供され、合成スイッチ１
７０は水平成分出力信号及び垂直成分出力信号を提供す
る。セパレータ回路１６８によって提供される分離され
た信号の垂直成分は、スイッチ制御回路１６６に提供さ
れる。スイッチ制御回路１６６は、分離された信号の水
平成分と、垂直同期信号検出器１６４によって提供され
る制御入力信号と、ＳＹＮＣ　　ＩＮＰＵＴＳＥＬＥＣ
Ｔ信号とに基づいて、スイッチ１６２（ｈ）、１６２（
ｖ）及び合成スイッチ１７０の活動化を制御する。スイ
ッチ１６０（ｈ）、１６２（ｈ）の出力信号、及び合成
スイッチ１７０の水平成分が結合されて、ＳＥＬ　　Ｓ
ＯＵＲＣＥ　　ＨＳＹＮＣ信号を提供する。スイッチ１
６０（ｖ）、１６２（ｖ）の出力信号、及び合成スイッ
チ１７０の垂直成分が結合されて、ＳＥＬ　　ＳＯＵＲ
ＣＥＶＳＹＮＣ信号を提供する。ＳＥＬ　　ＳＯＵＲＣ
Ｅ　　ＨＳＹＮＣ信号は、主位相ロック・ループ１５２
に提供される。

【００７５】主位相ロック・ループ１５２は、マスタ・
システム・クロック・シンセサイザとして機能する。位
相ロック・ループ制御信号（ＰＬＬ　　ＣＮＴ）は、メ
ディア制御モジュール・バス５５を介してメディア制御
モジュール・マイクロプロセッサ６２からプログラマブ
ル分割器１７２、１７４に提供される。位相検出器１７
６は、ＳＥＬ　　ＳＯＵＲＣＥ　　ＨＳＹＮＣ信号を受
け取り、その位相を検出する。ループ・フィルタ１７８
は、位相検出器１７６の出力信号を受け取り、位相ロッ
ク・ループの獲得／追跡フィルタ特性を決定する。電圧
制御式発振器１７９は、ループ・フィルタ１７８から提
供される直流電圧を受け取り、この電圧に基づいて周波
数を提供する。プログラマブル分割器１７２、１７４は
、ＰＬＬ　　ＣＮＴ信号に基づいてこの周波数を分割す
る。主位相ロック・ループ１５２は、マスタ・ビデオ・
タイミング・クロック（ＳＹＮＣ　　ＣＬＫ）を提供す
る。ＳＹＮＣＣＬＫ信号は、すべてのビデオ画素及び表
示タイミングの基礎である。ＳＹＮＣ　　ＣＬＫ信号は
、出力マルチプレクサ１５４に提供される。

【００７６】出力マルチプレクサ１５４は、ＳＹＮＣ　
　ＣＬＫ信号またはＩＮＴＳＹＮＣ信号に基づいて交互
固定周波数マスタ・クロック信号を提供する。より具体
的には、同期信号を提供するようにビデオ・ソースが選
択され、かつ外部同期信号が利用可能である限り、メデ
ィア制御モジュール・マイクロプロセッサ６２は、シス
テム１０のタイミング・ソース用ＳＹＮＣ　　ＣＬＫ信
号を選択するように出力マルチプレクサ１５４に指令す
る。 この状態では、メディア制御モジュール３０は、システ
ムのタイミング・ソースとしてＩＮＴ　　ＳＹＮＣ信号
を選択するようにマルチプレクサ１５４に指令する。シ
ステム１０が初めて活動化され、したがってどのソース
もまだ選択されていないとき、この状態が存在し得る。 この場合、ＩＮＴ　　ＳＹＮＣ信号は、メディア制御モ
ジュール３０によって発生されるメニューが表示される
ようにタイミング基準を提供する。ＭＡＳＴＥＲ　　Ｃ
ＬＫ信号は、プログラマブル・ビデオ同期発生機構１５
６に提供される。

【００７７】プログラマブル・ビデオ同期発生機構１５
６は、水平カウンタ回路１８０及び垂直カウンタ回路１
８２を含む。これらのカウンタ回路は、メディア制御モ
ジュール・マイクロプロセッサ６２によって使用中の表
示装置をサポートするタイミング信号の水平成分及び垂
直成分を提供するようにプログラミングされる。これら
のタイミング信号は、表示装置１４、及びメディア制御
モジュール３０の表示装置アダプタ回路５６によって使
用される。

【００７８】またプログラマブル・ビデオ同期発生機構
１５６は、ＮＴＳＣタイミング発生機構１８６をクロッ
クする信号を提供する１４．３１８ＭＨｚシンセサイザ
１８４を含む。シンセサイザ１８４は、位相ロック・ル
ープを使用して、ＳＹＳ　　ＨＳＹＮＣ信号に基づいて
この信号を取り出し、システム１０がゲンロック・モー
ドで動作しているときＮＴＳＣ　　ＣＯＭＰ　　ＳＹＮ
Ｃ出力信号がメディア・ソース同期信号と同期されるよ
うにする。しかし、システム１０がＩＮＴＳＹＮＣ信号
と同期されている場合は、ＮＴＳＣ　　ＣＯＭＰ　　Ｓ
ＹＮＣ信号は内部同期信号と同期される。いずれの場合
も、ＮＴＳＣ　　ＣＯＭＰ　　ＳＹＮＣ信号は、システ
ム１０を同期させる信号と同期される。

【００７９】またプログラマブル・ビデオ同期発生機構
１５６は、ＷＩＮＤ　　ＣＬＫ信号を提供するプログラ
マブル・ウィンドウ・クロック回路１８８を含む。ＷＩ
ＮＤＣＬＫ信号は、すべてのメディア・ソースによって
使用され、その当該のウィンドウ回路を同期させる。Ｗ
ＩＮＤ　　ＣＬＫ信号の周波数は、メディア・ソースに
よって使用されているアプリケーション・ソフトウェア
の解像度要件に基づいて、メディア制御モジュール・マ
イクロプロセッサ６２によってプログラミングされる。

【００８０】またプログラマブル・ビデオ同期発生機構
１５６は、ＳＹＳ　　ＳＹＮＣ信号に基づいてＤＩＳＰ
ＬＡＹ　　ＳＹＮＣ信号を提供する、モニタ同期極性エ
ンコーダ１９０を含む。ＤＩＳＰ　　ＨＳＹＮＣ信号及
びＤＩＳＰ　　ＶＳＹＮＣ信号は、標準のＶＧＡ型表示
装置によって使用される水平同期パルス及び垂直同期パ
ルスを含む。

【００８１】バス・インターフェース回路図１０を参照
すると、対応するモジュール用のバス・インターフェー
ス回路３９が示されている。インターフェース回路３９
は、制御回路２００、ならびにアナログ・イメージ信号
プロセッサ回路２０２、ディジタル・ビデオ・スイッチ
２０６、音声アナログ・スイッチ２０８、同期アナログ
・スイッチ２１０を含む。アナログ・イメージ信号プロ
セッサ回路２０２は、メディア・ソースからアナログ・
イメージ信号（ＡＮＡＬＯＧ　　ＩＭＡＧＥ）を受け取
り、この信号を制御回路２００の制御下で１次ビデオ・
チャネルまたは２次ビデオ・チャネル上に切り替える。 ディジタル・ビデオ・スイッチ２０６は、ディジタル・
イメージ信号（ＤＩＧＩＴＡＬ　　ＩＭＡＧＥ）を受け
取り、この信号をディジタル・ビデオ・チャネル上に切
り替える。音声スイッチ２１０は、音声信号を受け取り
、この信号を音声チャネル上に切り替える。 同期アナログ・スイッチ２０８はソース同期情報を受け
取り、この情報をメディア制御チャネルの一部分上に切
り替える。

【００８２】制御回路２００は、メディア・バス２４の
メディア制御チャネルから制御情報を受け取り、制御信
号をプロセッサ回路２０２、及びスイッチ２０６、２０
８、２１０に提供する。制御情報には、座標切替え信号
ＨＳＴＡＲＴ、ＨＳＴＯＰ、ＶＳＴＡＲＴ、ＶＳＴＯＰ
、４ビットのウィンドウ優先順位信号ＷＰ、及び属性パ
ラメータ信号などのウィンドウ制御ブロック情報を含む
。属性パラメータ信号には、１次ビデオ・チャネル・イ
ネーブル信号ＰＶＣ　　ＥＮ、２次ビデオ・チャネル・
イネーブル信号ＳＶＣ　　ＥＮ、スーパーインポーズ信
号Ｓ、フル・ウィンドウ信号ＦＷ、フェード・イン信号
ＦＩＮ、フェード・アウト信号ＦＯＵＴ、８ビット・フ
ェード・レベル信号ＦＬＥＶＥＬ、フェード・ステップ
・サイズ信号ＳＴＥＰが含まれる。ウィンドウ制御ブロ
ック情報は、ウィンドウ制御ブロック・メモリ２１４に
記憶される。

【００８３】制御回路２００は、アナログ・ウィンドウ
制御回路２１２及びディジタル・ウィンドウ制御回路２
１６を介してそれぞれプロセッサ２０２及びスイッチ２
０６の活動化及び非活動化を制御する。したがって、制
御回路２００は、メディア・バス２４へのアクセスを制
御し、したがってメディア・ソースのＡＮＡＬＯＧＩＭ
ＡＧＥ信号及びＤＩＤＩＴＡＬ　　ＩＭＡＧＥ信号の合
成を制御する。制御回路２００は、座標切替え情報と、
メディア制御モジュール３０から受け取るウィンドウ優
先順位情報とに基づいて、プロセッサ２０２及びスイッ
チ２０６の活動化及び非活動化を制御する。好ましい実
施例では、フレームが最初に合成されるとき、ウィンド
ウ・ブロック情報を制御回路２００が受け取る。この情
報は、メディア制御モジュール３０によって更新される
まで、制御回路２００の座標メモリ２１４に記憶される
。 記憶された情報は、アナログ・ウィンドウ制御回路２１
２及びディジタル・ウィンドウ制御回路２１６に提供さ
れる。アナログ・ウィンドウ制御回路２１２とディジタ
ル・ウィンドウ制御回路２１６は、類似の回路を含む。 ただし、ディジタル・ウィンドウ制御回路２１６は１本
のビデオ・チャネル、すなわちディジタル・ビデオ・チ
ャネルへのアクセスを制御し、アナログ・ウィンドウ制
御回路２１４は２本のビデオチャネル、すなわち１次ビ
デオ・チャネル及び２次ビデオ・チャネルへのアクセス
を制御するので、ディジタル・ウィンドウ制御回路２１
６の回路の一部がアナログ・ウィンドウ制御回路２１４
では重複している。

【００８４】また制御回路２００は、音声スイッチ２１
０の活動化及び非活動化を制御する。したがって、制御
回路２００は、特定のモジュールの音声情報のメディア
・バス２４へのアクセスを制御する。

【００８５】また制御回路２００は、メディア制御モジ
ュール・マイクロプロセッサ６２からメディア制御チャ
ネルを介して提供される同期制御情報に基づいて、アナ
ログ同期スイッチ２０８の活動化及び非活動化を制御す
る。したがって、制御回路２００は、特定のモジュール
の同期情報のメディア・バス２４へのアクセスを制御す
る。メディア・バス２４へのアクセスを許可されたモジ
ュールの同期情報が、ＳＯＵＲＣＥ　　ＳＹＮＣ信号に
なる。

【００８６】特定のメディア・ソースがすべてのタイプ
のメディア信号を提供する必要はなことを理解されたい
。たとえば、あるメディア・ソースは、ディジタル・イ
メージ信号を提供しないでアナログ・イメージ信号を提
供することができ、逆も可能である。また、たとえば、
あるメディア・ソースは、音声信号を提供しないでアナ
ログ・イメージ信号を提供することができる。特定のメ
ディア・ソース用のバス・インターフェース回路３９は
、その特定のメディア・ソースが提供するタイプのメデ
ィア信号についてバス２４への選択的アクセスを可能に
するように構成されるだけでよい。たとえば、ディジタ
ル・イメージ信号を提供しないでアナログ・イメージ信
号を提供するメディア・ソース用のバス・インターフェ
ース回路３９は、ディジタル・スイッチ２０６またはデ
ィジタル・ウィンドウ制御回路２１６を含む必要がない
。

【００８７】図１１を参照すると、ウィンドウ制御ブロ
ック・メモリ２１４に記憶される情報に加えて、アナロ
グ・ウィンドウ制御回路２１２は、バス２４からＷＩＮ
ＤＣＬＫ信号を受け取る。アナログ・ウィンドウ制御回
路２１２は、４ビットＰＶＣ　　ＡＲＢ信号及び４ビッ
トＳＶＣ　　ＡＲＢ信号をメディア・バス２４に提供し
、かつ１次ビデオ・チャネル・イネーブル制御信号（Ｇ
ＡＴＥ　　ＰＶＣ）及び２次ビデオ・チャネル・イネー
ブル制御信号（ＧＡＴＥ　　ＳＶＣ）をアナログ・イメ
ージ信号プロセッサ回路２０２に提供する。

【００８８】アナログ・ウィンドウ制御回路２１２は、
比較回路２２０、タイミング回路２２２、ウィンドウ優
先順位回路２２４、及びフェード回路２２６を含む。

【００８９】比較回路２２０は、ＨＳＴＡＲＴ信号、Ｈ
ＳＴＯＰ信号、ＶＳＴＡＲＴ信号、及びＶＳＴＯＰ信号
をそれぞれ受け取るレジスタ２３０、２３２、２３４、
２３６を含む。レジスタ２３０はクロックされたＨＳＴ
ＡＲＴ信号を比較機構２３８に提供する。レジスタ２３
２はクロックされたＨＳＴＯＰ信号を比較機構２４０に
提供する。比較機構２３８及び２４０は、ＨＳＴＡＲＴ
信号及びＨＳＴＯＰ信号を、タイミング回路２２２のカ
ウンタ２４２から提供される水平カウント信号（ＨＣＮ
Ｔ）と比較する。レジスタ２３４はクロックＶＳＴＡＲ
Ｔ信号を比較機構２４４に提供し、レジスタ２３６はク
ロックされたＶＳＴＯＰ信号を比較機構２４６に提供す
る。比較機構２４４及び２４６は、ＶＳＴＡＲＴ及びＶ
ＳＴＯＰ信号を、タイミング回路２２２のカウンタ２４
８から提供される垂直カウント信号（ＶＣＮＴ）と比較
する。

【００９０】タイミング回路２２２は、メディア制御モ
ジュール３０の同期発生回路５８から提供されるＷＩＮ
Ｄ　　ＣＬＫ信号に基づいて、ＶＣＮＴ信号及びＨＣＮ
Ｔ信号を提供する。カウンタ２４２、２４８は、メディ
ア・バス２４から周波数合成されたＷＩＮＤ　　ＣＬＫ
信号を受け取り、それぞれＨＣＮＴ信号及びＶＣＮＴ信
号を提供する。ＨＣＮＴ信号及びＶＣＮＴ信号は、表示
装置１４の表示座標を指示する。またＷＩＮＤ　　ＣＬ
Ｋ信号は、ラッチ２５２、２５４、及びウィンドウ優先
順位回路２２４をクロック・セット／リセットするため
に使用される。

【００９１】比較機構２３８は水平セット信号をフリッ
プ・フロップ２５２の入力セット端子に提供し、比較機
構２４０は水平リセット信号をフリップ・フロップ・ラ
ッチ２５２の入力リセット端子に提供する。したがって
、比較機構２３８がＨＣＮＴ信号とＨＳＴＡＲＴ信号の
一致を検出したとき、フリップ・フロップ２５２がセッ
トされる。比較機構２４０がＨＣＮＴ信号とＨＳＴＯＰ
信号の一致を検出したとき、フリップ・フロップ２５２
がリセットされる。したがって、フリップ・フロップ２
５２がセットされたとき、現表示座標はＨＳＴＡＲＴ信
号及びＨＳＴＯＰ信号によって決定される水平ウィンド
ウ座標の内部にある。フリップ・フロップ２５２は、１
次ビデオ・チャネル・ウィンドウ競合信号（ＰＶＣ　　
ＣＯＭＰＥＴＥ）をウィンドウ優先順位回路２２４に提
供する。ＰＶＣ　　ＣＯＭＰＥＴＥ信号は、いつ現表示
座標がＨＳＴＡＲＴ信号、ＨＳＴＯＰ信号、ＶＳＴＡＲ
Ｔ信号、及びＶＳＴＯＰ信号によって規定されるウィン
ドウ座標の内部にあり、１次ビデオ・チャネルがイネー
ブルされるかを指示する。

【００９２】比較機構２４４は垂直セット信号をフリッ
プ・フロップ２５４のセット入力端子に提供し、比較機
構２４６は垂直リセット信号をフリップ・フロップ２５
４のリセット入力端子に提供する。比較機構２４４がＶ
ＣＮＴ信号とＶＳＴＡＲＴ信号の一致を検出したとき、
フリップ・フロップ２５４がセットされる。比較機構２
４６がＶＣＮＴ信号とＶＳＴＯＰ信号の一致を検出した
とき、フリップ・フロップ２５４がリセットされる。フ
リップ・フロップ２５４は、ウィンドウ活動状態信号（
ＷＡＣＴＩＶＥ）をＡＮＤゲート２５５に提供する。 ＷＡＣＴＩＶＥ信号は、いつ現座標がＶＳＴＡＲＴ信号
及びＶＳＴＯＰ信号によって規定される垂直座標の内部
にあるかを指示する。

【００９３】ＡＮＤゲート２５５は１次チャネル・イネ
ーブルド信号をフリップ・フロップ２５２に提供する。 またＡＮＤゲート２５５はＨＳＹＮＣ信号及びＰＶＣ　
　ＥＮ信号を受け取る。したがって、ＷＡＣＴＩＶＥ信
号が非活動状態で、走査が垂直開始座標及び停止座標内
にないことを示すとき、またはＰＶＣ　　ＥＮ信号が非
活動状態で、１次ビデオ・チャネルがイネーブルされて
いないことを示すとき、フリップ・フロップ２５２はリ
セットされ、非活動ＰＶＣ　　ＣＯＭＰＥＴＥ信号をウ
ィンドウ優先順位回路２２４に提供する。ＨＳＹＮＣ信
号がＡＮＤゲート２５５に提供されるので、１次チャネ
ル・イネーブルド信号は１点ずつでフリップ・フロップ
２５２に提供することができる。

【００９４】また比較機構２３８は水平セット信号をフ
リップ・フロップ２５６のセット入力端子に提供し、比
較機構２４０は水平リセット信号をフリップ・フロップ
・ラッチ２５６のリセット入力端子に提供する。比較機
構２３８がＨＣＮＴ信号とＨＳＴＡＲＴ信号の一致を検
出したとき、フリップ・フロップ２５６がセットされる
。比較機構２４０がＨＣＮＴ信号とＨＳＴＯＰ信号の一
致を検出したとき、フリップ・フロップ２５６がリセッ
トされる。したがって、フリップ・フロップ２５２がセ
ットされたとき、現表示座標はＨＳＴＡＲＴ信号及びＨ
ＳＴＯＰ信号によって決定される水平ウィンドウ座標の
内部にある。フリップ・フロップ２５６は、２次ビデオ
・チャネル・ウィンドウ競合信号（ＳＶＣ　　ＣＯＭＰ
ＥＴＥ）をウィンドウ優先順位回路２２４に提供する。 ＳＶＣ　　ＣＯＭＰＥＴＥ信号は、いつ現表示座標がＨ
ＳＴＡＲＴ信号、ＨＳＴＯＰ信号、ＶＳＴＡＲＴ信号、
及びＶＳＴＯＰ信号によって規定されるウィンドウ座標
の内部にあり、２次ビデオ・チャネルがイネーブルされ
るかを指示する。

【００９５】またフリップ・フロップ２５４によって発
生されるＷＡＣＴＩＶＥ信号はＡＮＤゲート２５７にも
提供される。ＡＮＤゲート２５７は２次チャネル・イネ
ーブルド信号をフリップ・フロップ２５２に提供する。 またＡＮＤゲート２５７はＨＳＹＮＣ信号及びＳＶＣ　
　ＥＮ信号を受け取る。したがって、ＷＡＣＴＩＶＥ信
号が非活動状態で、走査が垂直開始座標及び停止座標内
にないことを示すとき、またはＳＶＣ　　ＥＮ信号が非
活動状態で、２次ビデオ・チャネルがイネーブルされて
いないことを示すとき、フリップ・フロップ２５６がリ
セットされ、非活動ＳＶＣ　　ＣＯＭＰＥＴＥ信号をウ
ィンドウ優先順位回路２２４に提供する。ＨＳＹＮＣ信
号がＡＮＤゲート２５７に提供されるので、２次チャネ
ル・イネーブルド信号は１点ずつフリップ・フロップ２
５６に提供することができる。

【００９６】ウィンドウ優先順位回路２２４はメディア
・バス２４へのアクセスを調停し、メディア・バス２４
へのアクセスを制御し、１次及び２次ビデオ・チャネル
のスーパーインポーズを制御する。ウィンドウ優先順位
回路２２４は、比較回路２２０からＰＶＣ　　ＣＯＭＰ
ＥＴＥ信号及びＳＶＣ　　ＣＯＭＰＥＴＥ信号を受け取
り、バス２４からＷＩＮＤ　　ＣＬＫ信号、ＰＶＣ　　
ＥＮイネーブル信号及びＳＶＣＥＮイネーブル信号、Ｐ
ＶＣ　　ＡＲＢ調停信号及びＳＶＣ　　ＡＲＢ調停信号
を受け取り、さらにレジスタ２５７に記憶されているＷ
Ｐ信号、Ｓ信号、及びＦＷ信号を受け取る。ウィンドウ
優先順位回路２２４は、それぞれＧＡＴＥＰＶＣ信号及
びＧＡＴＥ　　ＳＶＣ信号を提供する１次ウィンドウ優
先順位回路２５８（ｐ）及び２次ウィンドウ優先順位回
路２５８（ｓ）を含んでいる。しかし、１次及び２次ウ
ィンドウ優先順位回路２５８（ｐ）、２５８（ｓ）が受
け取る信号及び提供する信号を除けば、これらの回路は
同じである。

【００９７】１次ウィンドウ優先順位回路２２４（ｐ）
が活動ＰＶＣ　　ＣＯＭＰＥＴＥ信号、活動ＰＶＣ　　
ＥＮ信号を受け取り、調停によってバス２４の制御を得
たとき、ウィンドウ優先順位回路２２４（ｐ）は活動Ｇ
ＡＴＥ　　ＰＶＣ信号を発生する。この活動ＧＡＴＥ　
　ＰＶＣ信号はプロセッサ回路２０２の１次スイッチを
活動化し、したがってＡＮＡＬＯＧ　　ＩＭＡＧＥ信号
がバス２４の１次ビデオ・チャネルに提供される。２次
ウィンドウ優先順位回路２２４（ｓ）が活動ＳＶＣ　　
ＣＯＭＰＥＴＥ信号、活動ＳＶＣ　　ＥＮ信号を受け取
り、調停によってバス２４の制御を得たとき、ウィンド
ウ優先順位回路２２４（ｓ）は活動ＧＡＴＥＳＶＣ信号
を発生する。 この活動ＧＡＴＥ　　ＳＶＣ信号はプロセッサ回路２０
２の２次スイッチを活動化し、したがってＡＮＡＬＯＧ
　　ＩＭＡＧＥ信号がバス２４の２次ビデオ・チャネル
に提供される。

【００９８】また制御回路２００はフェード回路２２６
を含み、このフェード回路はフェード信号ＦＩＮ、ＦＯ
ＵＴ、ＦＬＥＶＥＬ、ＳＴＥＰに基づいてアナログ・イ
メージ信号プロセッサ回路２０２のドライバの振幅を制
御する。より具体的には、フェード信号発生回路２５８
はＦＬＥＶＥＬ信号及びＳＴＥＰ信号に基づいてシリア
ルＦＡＤＥ　　ＤＡＴＡ信号を発生する。ＦＡＤＥ　　
ＤＡＴＡ信号は、ＦＬＥＶＥＬ信号によって規定される
ある振幅レベルからＳＴＥＰ信号によって規定されるあ
るステップ・サイズだけフェード信号発生回路２５８を
増分または減分することによって、各フレームまたはそ
の倍数ごとに更新される。この更新は、最小または最大
フェード・レベルに達するまで繰り返される。ＦＡＤＥ
　　ＤＡＴＡ信号は、アナログ・イメージ信号プロセッ
サ回路２０２に提供される。ＦＩＮ信号及びＦＯＵＴ信
号は、特定のイメージにフェード・インするか、それと
も特定のイメージからフェード・アウトするかを決定す
る。

【００９９】図１２を参照すると、１次ウィンドウ優先
順位回路２５８（ｐ）は調停回路２６０及びソース・イ
ネーブル回路２６２を含む。調停回路２６０は、比較回
路２２０からＰＶＣ　　ＣＯＭＰＥＴＥ信号を受け取り
、レジスタ２２５から４ビットＷＰ信号を受け取り、バ
ス２４から４ビットＰＶＣ　　ＡＲＢ信号及びＷＩＮＤ
ＣＬＫ信号を受け取り、バス２４の制御を調停する。ソ
ース・イネーブル回路２６２は、ウィンドウ制御ブロッ
ク・メモリ２１４からＳ信号及びＦＷ信号を受け取り、
バス２４からＷＩＮＤ　　ＣＬＫ信号及びＰＶＣ　　Ｅ
Ｎ信号を受け取り、調停回路２６０から調停信号を受け
取り、ＧＡＴＥ　　ＰＶＣ信号を提供する。

【０１００】調停回路２６０は、４点が同時に調停され
る４段パイプライン構造を提供する。バス２４に提供さ
れる情報は表示位置に依存するので、４段調停が可能で
ある。したがって、バス２４に提供される情報の現座標
位置を特定すれば将来の座標位置が特定できるようにな
る。したがって、すべてのＨＳＴＡＲＴ及びＨＳＴＯＰ
ウィンドウ切替え座標は、メディア制御モジュール３０
のソフトウェア制御下で所望の表示座標より４座標前に
決定される。

【０１０１】フレームの合成中、調停が実行されている
座標位置の特定の４サイクル前に調停が開始する。特定
の座標位置に関する調停中に、その位置に対応するＰＶ
ＣＣＯＭＰＥＴＥ信号が調停回路２６０に提供される。 このＰＶＣ　　ＣＯＭＰＥＴＥ信号は、調停回路２６０
を介してパイプライン化されるので、表示装置１４が対
応する座標位置にあるとき、ＰＶＣ　　ＣＯＭＰＥＴＥ
信号から由来する信号がＧＡＴＥ信号の発生に寄与する
。

【０１０２】より具体的には、最初の座標位置に関する
調停中に、最初の座標位置に対応するＰＶＣ　　ＣＯＭ
ＰＥＴＥ信号、及びＷＰ信号ＷＰ（３）（カッコ内の数
字はマルチビット信号の対応するビットを示す）の最上
位ビットがＮＡＮＤゲート２７０に提供される。ＰＶＣ
　　ＣＯＭＰＥＴＥ信号及びＷＰ（３）信号がともに活
動状態のとき、ＮＡＮＤゲート２７０はＡＲＢ（３）信
号を活動状態に駆動する。ＰＶＣ　　ＣＯＭＰＥＴＥ信
号またはＷＰ（３）信号が非活動状態の場合、ＮＡＮＤ
ゲート２７０はＡＲＢ（３）信号を活動状態に駆動しな
い。またＡＲＢ（３）信号は、バス２４を調停している
他のメディア・ソースによって活動状態に駆動されるこ
ともあり得る。

【０１０３】ＷＰ（３）ビット及びＡＲＢ（３）ビット
はＯＲゲート２７２に提供され、ＯＲゲート２７２より
上位の調停ビット指示信号をＡＮＤゲート２７４に提供
する。またＡＮＤゲート２７４は、ＰＶＣ　　ＣＯＭＰ
ＥＴＥ信号を受け取る。ＡＮＤゲート２７４は、競合指
示信号をＤフリップ・フロップ２７６に提供し、フリッ
プ・フロップ２７６はパイプライン式競合信号（ＰＶＣ
　　ＣＯＭＰＥＴＥ２）をＮＡＮＤゲート２７８に提供
する。フリップ・フロップ２７６はＷＩＮＤ　　ＣＬＫ
信号によってクロックされる。またＮＡＮＤゲート２７
８は、ＷＰ（２）ビットを受け取る。ＰＶＣ　　ＣＯＭ
ＰＥＴＥ２信号及びＷＰ（２）ビットがともに活動状態
のとき、ＮＡＮＤゲート２７８はＡＲＢ（２）ビットを
活動状態に駆動する。ＰＶＣ　　ＣＯＭＰＥＴＥ２信号
またはＷＰ（２）ビットが非活動状態のとき、ＮＡＮＤ
ゲート２７８はＡＲＢ（２）ビットを活動状態に駆動し
ない。 またＡＲＢ（２）ビットは、バス２４を調停している他
のメディア・ソースによって活動状態に駆動されること
もあり得る。

【０１０４】ＷＰ（２）ビット及びＡＲＢ（２）ビット
はＯＲゲート２８０に提供され、ＯＲゲート２８０より
上位の調停ビット指示信号をＡＮＤゲート２８２に提供
する。またＡＮＤゲート２８２は、ＰＶＣ　　ＣＯＭＰ
ＥＴＥ２信号を受け取る。ＡＮＤゲート２８２は、競合
指示信号をＤフリップ・フロップ２８４に提供し、フリ
ップ・フロップ２８４はパイプライン式競合信号（ＰＶ
Ｃ　　ＣＯＭＰＥＴＥ３）をＮＡＮＤゲート２８６に提
供する。フリップ・フロップ２８４はＷＩＮＤ　　ＣＬ
Ｋ信号によってクロックされる。またＮＡＮＤゲート２
８６は、ＷＰ（１）ビットを受け取る。ＰＶＣ　　ＣＯ
ＭＰＥＴＥ３信号及びＷＰ（１）ビットがともに活動状
態のとき、ＮＡＮＤゲート２８６はＡＲＢ（１）ビット
を活動状態に駆動する。ＰＶＣ　　ＣＯＭＰＥＴＥ３信
号またはＷＰ（１）ビットが非活動状態のとき、ＮＡＮ
Ｄゲート２８６はＡＲＢ（１）ビットを活動状態に駆動
しない。 またＡＲＢ（１）ビットは、バス２４を調停している他
のメディア・ソースによって活動状態に駆動されること
があり得る。

【０１０５】ＷＰ（１）ビット及びＡＲＢ（１）ビット
はＯＲゲート２８８に提供され、ＯＲゲート２８８はよ
り上位の調停ビット指示信号をＡＮＤゲート２９０に提
供する。またＡＮＤゲート２９０は、ＰＶＣ　　ＣＯＭ
ＰＥＴＥ３信号を受け取る。ＡＮＤゲート２９０は、競
合指示信号をＤフリップ・フロップ２９２に提供し、フ
リップ・フロップ２９２はパイプライン式競合信号（Ｐ
ＶＣ　　ＣＯＭＰＥＴＥ４）をＮＡＮＤゲート２９４に
提供する。フリップ・フロップ２９０はＷＩＮＤＣＬＫ
信号によってクロックされる。またＮＡＮＤゲート２９
４は、ＷＰ（０）ビットを受け取る。ＰＶＣ　　ＣＯＭ
ＰＥＴＥ４信号及びＷＰ（０）ビットがともに活動状態
のとき、ＮＡＮＤゲート２９４はＡＲＢ（０）ビットを
活動状態に駆動する。ＰＶＣ　　ＣＯＭＰＥＴＥ４信号
またはＷＰ（０）ビットが非活動状態のとき、ＮＡＮＤ
ゲート２９４はＡＲＢ（０）ビットを活動状態に駆動し
ない。 またＡＲＢ（０）ビットは、バス２４を調停している他
のメディア・ソースによって活動状態に駆動されること
があり得る。

【０１０６】ＡＲＢ（０）ビットはＡＮＤゲート２９６
に提供され、ＡＮＤゲート２９６はＰＶＣ　　ＣＯＭＰ
ＥＴＥ４信号をも受け取る。ＡＮＤゲート２９６は、調
停ビット指示信号をＮＯＲゲート３００に提供する。Ｐ
ＶＣ　　ＣＯＭＰＥＴＥ４信号が活動状態であり、ＡＲ
Ｂ（０）ビットが非活動状態であるとき、ＡＮＤゲート
２９６は活動調停ビット指示信号をＮＯＲゲート３００
に提供する。ＮＯＲゲート３００は活動調停ビット指示
信号を受け取った場合、活動ゲート信号をフリップ・フ
ロップ３０４に提供する。ＰＶＣ　　ＣＯＭＰＥＴＥ４
信号が非活動状態であるか、またはＡＲＢ（０）ビット
が活動状態である場合、ＡＮＤゲート２９６は非活動調
停ビット指示信号をＮＯＲゲート３００に提供する。

【０１０７】ＷＰ（０）ビットはＡＮＤゲート３０２に
提供され、ＡＮＤゲート３０２はＰＶＣ　　ＣＯＭＰＥ
ＴＥ４信号をも受け取る。ＡＮＤゲート３０２は、ウィ
ンドウ優先順位ビット指示信号をＮＯＲゲート３００に
提供する。ＷＰ（０）信号が活動状態であり、かつＰＶ
Ｃ　　ＣＯＭＰＥＴＥ４ビットが活動状態である場合、
ＡＮＤゲート３０２は活動ウィンドウ優先順位ビット指
示信号をＮＯＲゲート３００に提供する。ＮＯＲゲート
３００は活動ウィンドウ優先順位ビット指示信号を受け
取った場合、活動ゲート信号をフリップ・フロップ３０
４に提供する。ＷＰ（０）信号が非活動状態であるか、
またはＰＶＣ　　ＣＯＭＰＥＴＥ４信号が非活動状態で
ある場合、ＡＮＤゲート２９６は非活動ウィンドウ優先
順位ビット指示信号をＮＯＲゲート３００に提供する。

【０１０８】ＮＯＲゲート３００は、アンロック・ゲー
ト信号をＷＩＮＤ　　ＣＬＫ信号によってクロックされ
るＤフリップ・フロップ３０４に提供する。フリップ・
フロップ３０４は、フリップ・フロップ３０４のセット
入力端子に提供されるＰＶＣＥＮ信号によって制御され
る。したがって、ＰＶＣ　　ＥＮ信号が活動状態である
場合、フリップ・フロップ３０４はＷＩＮＤ　　ＣＬＫ
信号の次の立上り端でアンクロック・ゲート信号を通過
させ、ＧＡＴＥ　　ＰＶＣ信号を提供する。ＰＶＣＥＮ
信号が非活動状態である場合、ＧＡＴＥ　　ＰＶＣ信号
は非活動状態のままとなる。

【０１０９】ＡＮＤゲート３０６は、Ｓ信号と、遅延回
路３０７によって３ＷＩＮＤ　　ＣＬＫ信号クロック・
サイクル遅延されたＰＶＣ　　ＣＯＭＰＥＴＥ信号とを
受け取り、Ｓ信号が活動状態であり、かつＰＶＣ　　Ｃ
ＯＭＰＥＴＥ信号が活動状態であるとき、活動スーパー
インポーズ・イネーブルド信号をＮＯＲゲート３００に
提供する。活動スーパーインポーズ・イネーブルド信号
は、ＮＯＲゲート３００に活動ゲート信号をフリップ・
フロップ３０４に提供させる。

【０１１０】ＡＮＤゲート３０８は、ＦＷ信号を受け取
り、ＦＷ信号が活動状態であるとき、活動フル・ウィン
ドウ・イネーブルド信号をＮＯＲゲート３００に提供す
る。活動フル・ウィンドウ・イネーブルド信号は、ＮＯ
Ｒゲート３００に、活動ゲート信号をフリップ・フロッ
プ３０４に提供させる。

【０１１１】図１３及び図１４を参照すると、アナログ
・イメージ信号プロセッサ回路２０２が示されている。 アナログ・イメージ信号プロセッサ回路２０２は、ＡＮ
ＡＬＯＧ　　ＩＭＡＧＥ信号、及びＦＡＤＥ　　ＣＬＫ
フェード信号、ＦＡＤＥ　　ＤＡＴＡフェード信号、Ｆ
ＡＤＥ　　ＥＮフェード信号、及びＨＳＹＮＣ信号の赤
、緑、青成分を受け取り、差動的に駆動されたＰＶＣ　
　ＲＧＢ信号及びＳＶＣ　　ＲＧＢ信号を提供する。ア
ナログ・イメージ信号プロセッサ回路２０２は、アナロ
グ・イメージ信号コンディショナ回路３５０、駆動回路
３５２、及びスイッチ回路３５４を含む。

【０１１２】アナログ・イメージ信号コンディショナ回
路３５０は、赤成分コンディショナ回路３５６（ｒ）、
緑成分コンディショナ回路３５６（ｇ）、及び青成分コ
ンディショナ回路３５６（ｂ）を含む。これらの回路は
、類似しており、成分コンディショナ回路３５６と総称
する。各成分コンディショナ回路３５６は、ビデオ増幅
回路３５８（たとえばＮａｔｉｏｎａｌ　　Ｓｅｍｉｃ
ｏｎｄｕｃｔｏｒ，Ｉｎｃ．から市販のＬＭ　　１２０
１）、ならびに３入力シリアル・ディジタル・アナログ
変換器（ＤＡＣ）３６０（たとえばＭｏｔｏｒｏｌａ　
　Ｃｏｒｐ．から市販のＭＣ１４４１１１）を含む。

【０１１３】ビデオ増幅回路３５８は、ＡＮＡＬＯＧ　
　ＩＭＡＧＥ信号の１成分を受け取り、この成分を条件
付け、条件付けられた成分信号を駆動回路３５２に提供
する。（たとえば、赤成分コンディショナ回路３５６（
ｒ）のビデオ増幅回路３５８はＣＯＮＤ　　Ｒ信号を提
供する。）ビデオ増幅回路３５８が制御する条件には、
成分のブラック・レベル、及び成分のフェード／利得レ
ベルが含まれる。

【０１１４】成分のブラック・レベルは、メディア制御
モジュール３０のバイアス発生回路１１７によって提供
されるＶ　　ＢＩＡＳ信号に基づく。これは、メディア
制御モジュール３０のブラック・レベルをセットするＶ
　　ＢＩＡＳ信号と同じである。バス・インターフェー
ス回路３９はメディア制御モジュール３０と同じ基準信
号を使用するので、どのメディア・ソースがそのイメー
ジ信号をバス２４に提供するかに関係なく、標準のブラ
ック・レベルが発生される。

【０１１５】成分のフェード・レベルは、ＤＡＣ３６０
からビデオ増幅回路３５８に提供される電圧レベルに基
づく。ＤＡＣ３６０は、ＦＡＤＥ　　ＣＬＫ信号、ＦＡ
ＤＥＤＡＴＡ信号、及びＦＡＤＥ　　ＥＮ信号を受け取
り、フェード・レベルを示す電圧をビデオ増幅回路３５
８に提供する。

【０１１６】駆動回路３５２は、赤成分駆動回路３８０
（ｒ）、緑成分駆動回路３８０（ｇ）、及び青成分駆動
回路３８０（ｂ）を含む。これらの成分回路は類似して
おり、成分駆動回路３８０と総称する。各成分駆動回路
３８０は、単位利得差動ドライバとして構成された演算
増幅器３８１、３８２を含む。演算増幅器３８１は電圧
非反転フォロワとして構成され、演算増幅器３８２は電
圧反転増幅器として構成される。したがって、成分駆動
回路３８０は、単端非均衡条件付き成分信号（たとえば
ＣＯＮＤ　　Ｒ）を受け取り、均衡差動成分信号を発生
する。

【０１１７】スイッチ回路３５４は、赤成分スイッチ回
路４００（ｒ）、緑成分スイッチ回路４００（ｇ）、及
び青成分スイッチ回路４００（ｂ）を含む。これらの成
分回路は類似しており、成分スイッチ回路４００と総称
する。各成分スイッチ回路４００は、４つのアナログ・
スイッチ（たとえばＴｅｘａｓ　　Ｉｎｓｔｒｕｍｅｎ
ｔｓ，Ｉｎｃ．から市販のＴＬＣ４０６６Ｉ）を含む。 ４つのアナログ・スイッチは、１次チャネル負スイッチ
４０２、１次チャネル正スイッチ４０４、２次チャネル
負スイッチ４０６、及び２次チャネル正スイッチ４０８
として配置される。１次チャネル負スイッチ４０２及び
１次チャネル正スイッチ４０４は、メディア制御モジュ
ール３０によって提供される制御情報の一部であるＰＶ
Ｃ　　ＥＮ信号の逆元によって制御される。２次チャネ
ル負スイッチ４０６及び２次チャネル正スイッチ４０８
は、メディア制御モジュール３０によって提供される制
御情報の一部であるＳＶＣ　　ＥＮ信号の逆元によって
制御される。

【０１１８】その他の実施例 その他の実施例も、頭記の特許請求の範囲に含まれる。

【０１１９】たとえば、イメージ信号がアナログ・イメ
ージ信号コンディショナ回路３５０に提供される前に、
単端イメージ信号を切り替えるように、アナログ・イメ
ージ信号プロセッサ回路２０２を構成することが可能で
ある。

【０１２０】たとえば、メディア・コア１２は、カラー
表現ではなくモノクロ表現を提供するように構成するこ
ともできる。このような構成では、メディア・バス２４
の信号経路は、イメージ信号の赤緑青成分用の成分経路
ではなく単一成分経路をもつだけでよい。さらに、メデ
ィア・コア１２のドライバ及びレシーバは、単一成分を
処理するだけでよい。また、マルチメディア・システム
の好ましい実施例を用いて、モノクロ・イメージ信号を
メディア・バス２４の成分経路のそれぞれに等しく提供
することによってモノクロ表現を提示することもできる
。

【０１２１】また、たとえば、ＲＧＢ以外のカラー特性
を使用して機能するようにマルチメディア・システム１
０を構成することもできる。たとえば、マルチメディア
・システム１０は、ある表現の色相、彩度、明度（ＨＳ
Ｉ）特性を使用して機能することができる。

【０１２２】

【発明の効果】本発明によれば、差分アナログ・イメー
ジ信号をバスに選択的に提供することによって、好都合
なことに、このイメージ信号の実時間の合成及び表示が
可能になる。

【図面の簡単な説明】

【図１】本発明によるマルチメディア・システムのブロ
ック図である。

【図２】合成されたフレームの例を示す図である。

【図３】図１のマルチメディア・システムのメディア制
御モジュール及び音声モジュールのブロック図である。

【図４】図３のメディア制御モジュールのビデオ・プロ
セッサ回路のブロック図である。

【図５】図４のビデオ・プロセッサ回路の概略図である
。

【図６】図４のビデオ・プロセッサ回路の概略図である
。

【図７】図３のメディア制御モジュールの同期回路のブ
ロック図である。

【図８】図７の同期回路のブロック図である。

【図９】図７の同期回路のブロック図である。

【図１０】図１のマルチメディア・システムのバス・イ
ンターフェース回路のブロック図である。

【図１１】図５及び図７のバス・インターフェース回路
のウィンドウ制御回路のブロック図である。

【図１２】図１０及び図１１のウィンドウ制御モジュー
ルのウィンドウ優先順位回路のブロック図である。

【図１３】図１２のバス・インターフェース回路のレシ
ーバ／スイッチ回路のブロック図である。

【図１４】図１２のバス・インターフェース回路のレシ
ーバ／スイッチ回路のブロック図である。

【符号の説明】

１０　　マルチメディア・システム １２　　マルチメディア・コア １４　　表示装置 １５　　音声出力装置 １６　　入力装置 １７　　アナログ・フル・モーション・ビデオ・ソース
２４　　メディア・バス ３０　　メディア制御モジュール ３１　　音声モジュール ３４　　図形アクセラレータ・モジュール３６　　プロ
セッサ・モジュール ３８　　プログラマブル・レシーバ・モジュール３９　
　バス・インターフェース回路 ５０　　メディア制御回路 ５１　　バス・インターフェース回路 ５２　　イメージ信号プロセッサ回路 ５４　　フレーム捕捉回路 ５６　　表示装置アダプタ回路 ５８　　同期発生回路

Claims (18)

【特許請求の範囲】
1. 【請求項１】イメージを表すアナログ・イメージ信号を
   選択的にバスに提供するための装置であって、アナログ
   ・イメージ信号プロセッサ回路を含み、前記アナログ・
   イメージ信号プロセッサ回路が、メディア・ソースから
   単端アナログ・イメージを受け取り、差分アナログ・イ
   メージ信号をバスに選択的に提供するように構成されて
   いる、装置。
2. 【請求項２】前記アナログ・イメージ信号プロセッサ回
   路が、メディア・ソースから前記単端アナログ・イメー
   ジを受け取り、差分アナログ・イメージ信号を提供する
   ように構成されたドライバ回路と、制御情報に応答して
   前記差分アナログ・イメージ信号をバスに選択的に提供
   するように構成された切替え回路とを含む、請求項１に
   記載の装置。
3. 【請求項３】前記ドライバ回路が単位利得差動ドライバ
   である、請求項２に記載の装置。
4. 【請求項４】前記ドライバ回路が、第１演算増幅器を含
   み、前記第１演算増幅器が、電流モード増幅器として構
   成されている、請求項２に記載の装置。
5. 【請求項５】前記ドライバ回路が、第２演算増幅器を含
   み、前記第２演算増幅器が、非反転電圧フォロワとして
   構成されている、請求項４に記載の装置。
6. 【請求項６】前記アナログ・イメージ信号が、イメージ
   の特徴を識別する複数のアナログ成分信号を含み、前記
   ドライバ回路が、前記複数のアナログ成分信号に対応す
   る複数の成分ドライバ回路を含み、前記ドライバ回路が
   、対応する複数の差分アナログ成分信号を提供するよう
   に構成され、前記切替え回路が、前記複数のアナログ成
   分信号に対応する複数の成分切替え回路を含む、請求項
   ２に記載の装置。
7. 【請求項７】前記成分信号が、赤成分信号、緑成分信号
   、及び青成分信号を含む、請求項６に記載の装置。
8. 【請求項８】前記複数の成分ドライバ回路が、共通の基
   準信号を受け取るように構成され、前記複数の成分ドラ
   イバ回路が、前記共通基準信号を使用して均衡のとれた
   差分アナログ成分信号を提供するように構成されている
   、請求項６に記載の装置。
9. 【請求項９】前記アナログ・イメージ信号プロセッサ回
   路がさらに、アナログ・イメージ信号を受け取り、前記
   アナログ・イメージ信号の条件を調整し、条件付けられ
   たアナログ・イメージ信号を提供するように構成されて
   いる、イメージ信号コンディショナ回路を含む、請求項
   ２に記載の装置。
10. 【請求項１０】前記アナログ・イメージ信号が、前記メ
    ディア・ソースによって提供される前記単端アナログ・
    イメージ信号であり、前記の条件付きアナログ・イメー
    ジ信号が、単端条件付きアナログ・イメージ信号として
    前記ドライバ回路に提供される、請求項９に記載の装置
    。
11. 【請求項１１】前記アナログ・イメージ信号が、前記ド
    ライバ回路によって提供される前記差分アナログ・イメ
    ージ信号であり、前記条件付きアナログ・イメージ信号
    が、差分条件付きアナログ・イメージ信号としてバスに
    提供される、請求項９に記載の装置。
12. 【請求項１２】前記アナログ・イメージ信号が利得レベ
    ルを含み、前記アナログ・イメージ信号コンディショナ
    回路が、前記アナログ・イメージ信号の利得レベルを調
    整する、請求項９に記載の装置。
13. 【請求項１３】前記アナログ・イメージ信号がフェード
    ・レベルを含み、前記アナログ・イメージ信号コンディ
    ショナ回路が、前記アナログ・イメージ信号のフェード
    ・レベルを調整する、請求項９に記載の装置。
14. 【請求項１４】前記アナログ・イメージ信号がカラー・
    レベルを含み、前記アナログ・イメージ信号コンディシ
    ョナ回路が、前記アナログ・イメージ信号のカラー・レ
    ベルを調整する、請求項９に記載の装置。
15. 【請求項１５】前記カラー・レベルがブラック・レベル
    である、請求項１４に記載の装置。
16. 【請求項１６】前記切替え回路が、第１チャネル切替え
    回路及び第２チャネル切替え回路を含み、前記第１チャ
    ネル切替え回路が、前記アナログ・イメージ信号を受け
    取り、前記アナログ・イメージ信号を前記バスの第１チ
    ャネルに選択的に提供するように構成され、前記第２チ
    ャネル切替え回路が、前記アナログ・イメージ信号を受
    け取り、前記アナログ・イメージ信号を前記バスの第２
    チャネルに選択的に提供するように構成されている、請
    求項２に記載の装置。
17. 【請求項１７】前記単端アナログ・イメージ信号が前記
    ドライバ回路に提供される前に、前記単端アナログ・イ
    メージ信号を切り替えることによって、前記切替え回路
    が、前記差分アナログ・イメージ信号をバスに選択的に
    提供する、請求項２に記載の装置。
18. 【請求項１８】前記差分アナログ・イメージ信号が前記
    ドライバ回路によって提供された後に、前記差分アナロ
    グ・イメージ信号を切り替えることによって、前記切替
    え回路が、前記差分アナログ・イメージ信号をバスに選
    択的に提供する、請求項２に記載の装置。