SU805402A1 - Устройство дл отображени гра-фичЕСКОй иНфОРМАции HA эКРАНЕэлЕКТРОННО-лучЕВОй ТРубКи - Google Patents

Description

 вл етс  началом последующего от-рез-ка , так как при использовании полных периодов синусоидальньох напр жений на экране ЭЛТ вычерчиваютс  отрезки линий не только в требуемых направлени х относительно исходных точек, но и в противоположных , т.е. всегда в двух квадрантахпервом и третьем или во втором и четвертом .

Вторым недостатком известного устройства  вл етс  относительна  сложность реализации схемы. В извеЬтном устройстве из-за использовани  четырех синусоидальных напр жений примен ютс  два дополнительных блока управлени  амплитудами и два сумматора напр жений.

Ближрйшим по технической сущности и предлагаемому устройству  вл етс  устройство дл  отображени  графической информации на экране ЭЛТ, содерЖсщее формирователь синусоидальных напр жений, блок коммутации, блоки управлени  по координатам X и Y-, счетчик, компаратор и регистр 3.

Данное устройство отличаетс  простотой схемы, но не может воспроизводить на экране ЭЛТ линии, состо гдие из следующих один за другим отрезков, так как оно не обеспечивает вычерчивание каждого из отрезков только в одном квс1дранте.

В большинстве случаев на экранах устройств отображени  графической информации необходимо отображать не только окружности и эллипсы, но в очередь отрезки линий, которыми может быть аппроксимирован любой .тип линий. Поэтому при использовании известного устройства необходимо дополнительно использовать и другое устройство - генератор отрезков линий, причем во врем  работы одного устройства другое простаивает , т.е. оборудование используетс  нерационсшьно.

Цель изобретени  - расширение области применени  за счет возможности отобрагкени  окружностей и отрезков линий.

Поставленна  цель достигаетс  тем,- что в устройство дл  отображени  графической информации на экрне ,ЭЛТ, содержащее формирователь синусоидальных напр жений, первый вхсрд которого соединен с выходом сччика , второй вход - с выходом компаратора , первый и второй выходы со входами блоков управлени  по коодинатам X и Y соответственно, а третий выход - с первым входом блок коммутацш., регистр, входы которого  вл ютс  входами блока, а все выходы , кроме одного, подключены ко вдам первой группы компаратора, вход второй группы которого соединены с остальными выходами счетчика, вход которого соединен с первым выходом

блока кo 1мyтaции, введс:ны дешифратор , блок СО-впадени , триггер, блок выделени  импульса и логический блок, вход которого соединен с выходом регистра, а выходы подключены к третьему и четвертому входам формировател  синусоидальных напр жений входы дешифратора подключены к выходам регистра, кроме одного, а второй вход которого подключен к выходу триггера, выход соединен с пер вым входом блока совпадени , остальные входы которого подключены к выходам счетчика, а выход - ко входу блока коммутации, вход блока выделени  импульса подключен к выходу компаратора , а выход - к первому входу триггера, второй вход которого св зан с вторым выходом блока коммутации , а также тем, что блок выделени  импульса содержит последовательно соединенные счетчик и элемент И, вхо счетчика  вл етс  входом блока, а выход элемента И - выходом блока, и тем, что логический блок содержит два инвертора и четыре элемента И, причем входы обоих инверторов, первы входы всех элементов И и вторые входы второго и четвертого элементов И  вл ютс  входами блока, выходы первого и второго инверторов подключены ко вторым входам первого и третьего элементов И соответственно, а выходы всех элементов И  вл ютс  выходами блока.

На фиг. 1 приведена структурна  схема устройства; на фиг. 2 - структурна  схема логического блока.

Устройство содержит формирователь 1 синусоидального напр жени , блок 2 коммутации, блоки 3 и 4 управлени  по координатам X и Y , счетчик 5, компаратор б, регистр 7, блок 8 выделени  третьего импульса, дешифратор 9, триггер 10, элемент 11 совпадени , логический блок 12.

Формирователь 1 синусоидального напр жени  включает в себ  счетные триггеры 13 и 1.4 и избирательные фильтры 15 и 16, настроенные на частоту формируемых синусоидальных напр жений.

Блок 2 коммутации включает в себ  счетчик 17 и элемент И 18.

Claims (3)

1. По шине 19 на вход устройства подаютс  импульсы установки р исходное состо ние элементов схемы. По шине 20 в регистр 7 ввод тс  ксщы сдвига синусоидального напр жени  и коды знаковых разр дов проекций отрезков линий на оси координат, по шинам 21 И 22 соответственно ввод тс  коды управлени  амплитудами синусоидальных напр жений. По шинам 24 и 25 выходные напр жени  выдаютс  на входы усилителей отклонени  луча. Блок 8 выделени  третьего импуль са может быть выполнен из двухразр лного счетчика, измен ющего свое |состо ние по заднему фронту счетио го импульса и элемента И. После поступлени  второго счетного импульса на выходе старшего разр да счетчика устанавливаетс  потенциал, кот рый пропускает через элемент И третий импульс. Дешифратор 9 предназначен дл  оп делени  признака линии и может вклю чать в себ  два элемента И и элемен ИЛИ. Первый элемент И предназначен дл  выделени  комбинации кода 0...О второй - дл  выделени  комбинациг кода 1...1. Указанные комбинации ко соответствуют сдвигу по фазе на О и 180. Логический блок 12 может включат в себ  инверторы 26 и 27 и элементы И 28 - 31. По шинам 32 на вход логи ческого блока из регистра 7 выдаютс коды знаковых разр дов проекций отрезков линий на оси координат. с выходов логического блока 12 по шинам 33 и 34 поступают на входы установки триггеров 13 и 14 в нулевые и единичные состо ни . Работа устройства подраздел етс  на два режима - отображение окружностей или эллипсов и отображение отрезков линий. В режиме отображени  окружностей или эллипсов устройство работает следующим образом. В исходном состо нии на выходе триггера 10 - низкий уровень напр жени  (логический О), на шине 35 отсутствует сигнал Подсвет. По сигналу на шине 19 устанавливаютс  в О счетчик блока 8 и счет чик 5, триггер старшего разр да счетчика 17 устанавливаетс  в едийичное состо ние, по шине 20 поступает код сдвига фазы напр жени  и вводитс  в регистр 7, при этом на jUHHe 32 CU знакового разр да проекции отрезка на ось X устанавливаетс  О, на шине 32(J знакового раз р да проекции отрезка на ось V , поэтому срабатывают элементы И 28 и 31 логического блока 12, при этом триггер 13 устанавливаетс  в состо ние 1, а триггер 14 - в состо ние О. Потенциалом с выхода триггера старшего разр да счетчика 17 открываетс  элемент И 18 и пропускает тактовые импульсы с шины 23 на вход счетчика 5. В момент времени , когда код на выходе счетчика 5 становитс  равным коду сдвига фазы напр жени , хран щемус  в регистре 7, срабатывает компаратор 6. По импульсу с выхода компаратора б устанавливаетс  1 в триггере 14. Далее на выходе счетчика 5 по вл етс  импульс переполнени , по которому триггер 13 устанавливаетс  . состо нии в такое же состо ние устанавливаетс  триггер 14 при повторном срабатывании компаратора 6. В результате счета импульсов на выходах триггеров 13 и 14 вырабатываютс  меандры, сдвинутые по фазе на величину, соответствующую введенному в регистр 7 коду. Дл  полного установлени  амплитудных колебаний в избирательных фильтрах 15 и 16 достаточно сформировать полный период синусоиды, а во врем  второго периода должно производитьс  отображение эллипса или окружности. Началу второго периода соотве ствует третий импульс на выходе компаратора 7. Блок 10 выдел ет этот импульс и устанавливает триггер 11 в единичное состо ние. Потенциалом с выхода триггера 11 открываетс  луч ЭЛТ дл  вычерчивани  изображени . Количество периодов напр жений выбираетс  блоком 2 коммутации. Импуль-. сы с выхода триггера 14 поступгиот на счетный вход счетчика 17, при переполнении которого закрываетс  элемент И 18, устанавливаетс  в О триггер 10, с шины 35 снимаетс  сигнал Подсвет, прекращаетс  формирование меандров до по влени  на шине 19 очередного импульса начальной установки. Перед поступлением на входы усилителей отклонени  сформированные синусоидальные напр жени  поступа- . ют на блоки 3 и 4 управлени  ампли.тудами , где производитс  умножение сформированных амплитуд на соответствующие коэффициенты. Эти коэффициенты вычисл ютс  во внешнем устройстве (ЦВМ) и в виде цифрового кода подвод тс  к блокам 3 и 4 управлени  по координатам X и Y . Работа устройства в режиме отображени  отрезков линий производитс  следующим образом. По сигналу установки с шины 19 в зависимости от кодов знаковых разр дов проекций отрезков линий на оси координат логический блок 12 устанавливает триггеры 13 и 14 в некоторые исходные состо ни  в соответствии с таблицей. По третьему импульсу с выхода комт паратора б, соответствующему началу второго периода синусоиды, триггер 11 устанавливаетс  в единичное состо ние и на шине 35 по вл етс  сигнал Подсвет, при этом начинаетс  вычерчивание отрезка линии. По истечении четверти периода синусиодал ного напр жени  по коду с выхода счетчика 5 и признаку линии с выход дешифратора 9 открываетс  элемент 11 совпадени  и устанавливает в состо ние О счетчик 17, следовательно , исчезнет сигнал подсвета луча и работа устройства прекратитс  до по влени  на шине 19 очередного импульса установки в исходные состо ни ; Предлагаемое техническое решение по сравнению с известным обеспечива ет расширение функциональных возможностей устройства, так как оно позвол ет воспроизводить на экране ЭЛТ до методу фигур ЛиссажУ не толь ко окружности и эллипсы, но и любые линии, аппроксимируемые отрезками. Благодар  этому устройство позвол ет выводить из ЭВМ на экран ЭЛТ любую графическую информацию, например графики, контурные карты и чертежи дл  последующего фотографировани  и размножени . В предлагаемом устройстве положительный эффект достигаетс  при незначительном повышении аппаратурных затрат, так как новыми признаками  вл ютс  простейшие цирфовые узлы. Например, дл шестиразр дного кода сдвига фазы и при использовании микросхем серии 133 дл  реализации введенных узлов достаточно 6,5 корпусов микросхем. Формула изобретени  Устройство дл  отображени  графи ческой информации на экране ЭЛТ, содержащее формирователь синусоидал ных напр жений, первый вход которого соединен с выходом счетчика, вто рой вход - с выходом компаратора, а выходы - со входами блоков управлени  по координатам X и V соответственно , регистр, входы которого  в л ютс  входами устройства, а все выходы, кроме одного, подключены ко входс1м первой группы компаратора, входы второй группы которого соединены с остальнь1ми выходами счетчика , вход которого соединен с выходом блока коммутации, отличающеес  тем, что, с целью расширени  области применени  устройства за счет возможности отображени  окружностей и отрезков линий, в него введены дешифратор, блок совпадени , триггер, блок выделени  импульса и логический блок, вход которого соединен с выходом регистра, а выходы подключены к третьему и четвертому входам формировател  синусоидальных напр жений, входы дешифратора подключены к выходам регистра, кроме одного , а выход . соединен с первым входом блока совпадени , остальные входы которого подключены к выходам счетчика, а выход - ко входу блока коммутации, вход блока вьщелени  импульса подключен к выходу компаратора , а выход - к первому входу триггера, второй вход которого св -зан с выходом блока коммутации. 2.Устройство по п. 1, отличающеес  тем, что блок выделени  импульса содержит последовательно соединенные счетчик и Элемент И, вход счетчика  вл етс  входом блока, а выход элемента И - выходом блока. 3.Устройство по пп. 1 и 2, отличающеес  тем, что логический блок содержит два инвертора и четыре элемента И, причем входы обоих инверторов, первые входы всех элементов И и вторые входы второго и четвертого элементов И  вл ютс  входс1ми блока, выходы первого и второго инверторов подключены ко вторым входам первого и третьего элементов И соответственно, а выходы всех элементов И  вл ютс  выходами блока. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 555415, кл.. G Об К 15./20, 1973.
2. 2.Патент США № 3476974, кл. 315-23, 1969.
3. 3.Авторское свидетельство СССР 584307, кл. G 06 К 15/20, 1976 (прототип).

   13

   ii

   М

   27

   3V