JPH05341750A - データ処理装置用ディスプレイの表示制御装置 - Google Patents
データ処理装置用ディスプレイの表示制御装置Info
- Publication number
- JPH05341750A JPH05341750A JP4153229A JP15322992A JPH05341750A JP H05341750 A JPH05341750 A JP H05341750A JP 4153229 A JP4153229 A JP 4153229A JP 15322992 A JP15322992 A JP 15322992A JP H05341750 A JPH05341750 A JP H05341750A
- Authority
- JP
- Japan
- Prior art keywords
- display
- control signal
- data
- display control
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】
【目的】 データ処理装置本体側から分離型表示装置の
表示環境が制御できるデータ処理装置用ディスプレイの
表示制御装置を提供する。 【構成】 表示装置の表示環境を制御するための表示制
御信号を発生する手段を含むデータ処理装置部１と、表
示制御信号に応じて表示環境を調整する手段を含む表示
装置部２８と、表示制御信号を含む信号を伝送するため
のビデオケーブル２９を備える。
表示環境が制御できるデータ処理装置用ディスプレイの
表示制御装置を提供する。 【構成】 表示装置の表示環境を制御するための表示制
御信号を発生する手段を含むデータ処理装置部１と、表
示制御信号に応じて表示環境を調整する手段を含む表示
装置部２８と、表示制御信号を含む信号を伝送するため
のビデオケーブル２９を備える。
Description
【０００１】
【産業上の利用分野】本発明はデータ処理装置等の表示
装置において、本体側から表示装置の環境を制御する機
能を有するデータ処理装置用ディスプレイ表示制御装置
に関する。
装置において、本体側から表示装置の環境を制御する機
能を有するデータ処理装置用ディスプレイ表示制御装置
に関する。
【０００２】
【従来の技術】従来のマルチスキャンディスプレイは、
水平同期信号周波数，垂直同期信号周波数，同期信号極
性を計測し判別する回路を用いて表示モード判別して表
示を制御している。
水平同期信号周波数，垂直同期信号周波数，同期信号極
性を計測し判別する回路を用いて表示モード判別して表
示を制御している。
【０００３】また、表示位置の調整や輝度は表示装置側
のつまみを動かして調整している。
のつまみを動かして調整している。
【０００４】
【発明が解決しようとする課題】表示モード判別は周波
数と極性を計測するための専用の回路が必要であり、そ
の規模も大である。また、表示装置側のみで対応してい
るので種々の表示モードの判別は煩雑である。パソコ
ン，ワークステーション等で使用する分離型ディスプレ
イにおいて、本体側からの（例えばキーボードからの）
指令等だけでは輝度や表示位置等の制御はできない。
数と極性を計測するための専用の回路が必要であり、そ
の規模も大である。また、表示装置側のみで対応してい
るので種々の表示モードの判別は煩雑である。パソコ
ン，ワークステーション等で使用する分離型ディスプレ
イにおいて、本体側からの（例えばキーボードからの）
指令等だけでは輝度や表示位置等の制御はできない。
【０００５】本発明は上記課題を解決するもので、本体
側から、分離型ディスプレイの表示環境が制御できるデ
ータ処理装置用ディスプレイの表示制御装置の提供を目
的とする。
側から、分離型ディスプレイの表示環境が制御できるデ
ータ処理装置用ディスプレイの表示制御装置の提供を目
的とする。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するため、データ処理装置側に表示モード信号および表
示装置の表示をコントロールする制御信号を画像信号の
一部に置き換えて送るか、または、非表示エリアに割り
当てて送る手段を設け、表示装置側でこの信号を判別し
表示をコントロールする手段を備えた構成を有する。
するため、データ処理装置側に表示モード信号および表
示装置の表示をコントロールする制御信号を画像信号の
一部に置き換えて送るか、または、非表示エリアに割り
当てて送る手段を設け、表示装置側でこの信号を判別し
表示をコントロールする手段を備えた構成を有する。
【０００７】
【作用】本発明は上記した構成によって、分離型ディス
プレイを備えたデータ処理装置において、データ処理装
置側から多くの表示制御ができるように作用する。
プレイを備えたデータ処理装置において、データ処理装
置側から多くの表示制御ができるように作用する。
【０００８】
【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。
ながら説明する。
【０００９】（実施例１）図１は本発明の第１の実施例
におけるデータ処理装置用ディスプレイの表示装置にお
けるデータ処理装置のハードウェアブロック図である。
におけるデータ処理装置用ディスプレイの表示装置にお
けるデータ処理装置のハードウェアブロック図である。
【００１０】図１はＣＰＵ２，データーメモリ３，ビデ
オメモリ４，映像出力回路５，入力部６で構成される一
般的なデータ処理装置部１であり、データ処理装置にお
いて、キーボード等の入力部６からの文字コードや画像
データはデータメモリ３において編集および記憶され、
さらに映像出力回路５でコントロールされるビデオメモ
リ４にビットマップ変換されて書き込まれる。映像出力
回路５はビデオメモリ４上のビットマップデータを読み
出して表示装置へ送るといった基本的動作を行なう。
オメモリ４，映像出力回路５，入力部６で構成される一
般的なデータ処理装置部１であり、データ処理装置にお
いて、キーボード等の入力部６からの文字コードや画像
データはデータメモリ３において編集および記憶され、
さらに映像出力回路５でコントロールされるビデオメモ
リ４にビットマップ変換されて書き込まれる。映像出力
回路５はビデオメモリ４上のビットマップデータを読み
出して表示装置へ送るといった基本的動作を行なう。
【００１１】表示装置に対して表示の停止，起動，表示
モードの変更等を制御する場合、以下に示す表示制御信
号を非表示エリアに配置して表示装置に送るようにす
る。表示制御信号は例えば図２で示すように固定符号ｎ
１ビットを例えば１６ビット、表示モードｎ２ビット、
制御コードｎビットを例えば各々８ビットとし、合計
（ｎ１＋ｎ２＋ｎ３）を３２ビットとするような構成と
する。ここで、固定符号は表示制御信号であることを示
す符号とし例えばすべて“０”とする。表示モードは表
示サイズ，表示周波数，ＳＹＮＣ正負等を定めたいいわ
ゆるＶＧＡやＸＧＡ等を示す符号とし、制御コードは表
示の停止、動作、画像表示位置、輝度の高低等を示すも
のとする。この表示制御信号は必要に応じてレジスタ７
に設定される。すなわち例えば、あらかじめキーボード
等の入力部６にキーの割付をしてそのキーが押されたと
きに表示制御データを更新するようにプログラムしてお
き、ＣＰＵ２がレジスタ７の更新を行なうようにしてお
く。また表示モードの変更等の場合もプログラムに従っ
てＣＰＵ２が自動的にレジスタ７を更新するようにして
おけばよい。このレジスタ７内の制御信号をデータの更
新されたときに非表示エリアの任意の１ラインに相当す
るビデオメモリ４のエリアにＦＭコード変換して送出す
る。これは、レジスタ７内の制御信号データを図３のよ
うにデータがハイレベル（“１”）の場合は頭のクロッ
クビット８と中間点にデータビット９を立てる。データ
がローレベル（“０”）の場合は頭のクロックビット８
のみを立てるというルールに従ってＦＭコード変換する
もので、あらかじめ表示モード別に設定した１ビット当
たりのドットサイズ幅に応じてビデオメモリ４に送るも
のである。ここで、１ビット当たりの送出ドット幅は、
表示モードによって１ビット当たりの時間がほぼ同じに
なるように水平表示ドットサイズおよびドット周波数に
応じて設定し、例えば、図４（ａ）の水平表示ドット６
４０でドットタイム３５ｎＳのモードの場合は１ビット
につき例えば９ドット幅で送出し、図４（ｂ）の水平表
示ドット１２８０でドットタイム９ｎＳのモードの場合
は１ビットにつき例えば３５ドット幅で送出する。デー
タ処理装置では表示モード（ＶＧＡやＸＧＡ）をあらか
じめ選択してから表示するので１ビット当たりの送出ド
ット幅はＣＰＵで設定可能となる。ビデオメモリ４に送
られたＦＭコード変換された制御信号は映像出力回路５
を経て表示装置へ送られる。
モードの変更等を制御する場合、以下に示す表示制御信
号を非表示エリアに配置して表示装置に送るようにす
る。表示制御信号は例えば図２で示すように固定符号ｎ
１ビットを例えば１６ビット、表示モードｎ２ビット、
制御コードｎビットを例えば各々８ビットとし、合計
（ｎ１＋ｎ２＋ｎ３）を３２ビットとするような構成と
する。ここで、固定符号は表示制御信号であることを示
す符号とし例えばすべて“０”とする。表示モードは表
示サイズ，表示周波数，ＳＹＮＣ正負等を定めたいいわ
ゆるＶＧＡやＸＧＡ等を示す符号とし、制御コードは表
示の停止、動作、画像表示位置、輝度の高低等を示すも
のとする。この表示制御信号は必要に応じてレジスタ７
に設定される。すなわち例えば、あらかじめキーボード
等の入力部６にキーの割付をしてそのキーが押されたと
きに表示制御データを更新するようにプログラムしてお
き、ＣＰＵ２がレジスタ７の更新を行なうようにしてお
く。また表示モードの変更等の場合もプログラムに従っ
てＣＰＵ２が自動的にレジスタ７を更新するようにして
おけばよい。このレジスタ７内の制御信号をデータの更
新されたときに非表示エリアの任意の１ラインに相当す
るビデオメモリ４のエリアにＦＭコード変換して送出す
る。これは、レジスタ７内の制御信号データを図３のよ
うにデータがハイレベル（“１”）の場合は頭のクロッ
クビット８と中間点にデータビット９を立てる。データ
がローレベル（“０”）の場合は頭のクロックビット８
のみを立てるというルールに従ってＦＭコード変換する
もので、あらかじめ表示モード別に設定した１ビット当
たりのドットサイズ幅に応じてビデオメモリ４に送るも
のである。ここで、１ビット当たりの送出ドット幅は、
表示モードによって１ビット当たりの時間がほぼ同じに
なるように水平表示ドットサイズおよびドット周波数に
応じて設定し、例えば、図４（ａ）の水平表示ドット６
４０でドットタイム３５ｎＳのモードの場合は１ビット
につき例えば９ドット幅で送出し、図４（ｂ）の水平表
示ドット１２８０でドットタイム９ｎＳのモードの場合
は１ビットにつき例えば３５ドット幅で送出する。デー
タ処理装置では表示モード（ＶＧＡやＸＧＡ）をあらか
じめ選択してから表示するので１ビット当たりの送出ド
ット幅はＣＰＵで設定可能となる。ビデオメモリ４に送
られたＦＭコード変換された制御信号は映像出力回路５
を経て表示装置へ送られる。
【００１２】表示画面での制御信号の表示箇所を図５に
示す。この例は、非表示エリア（ブランキングエリア）
の任意の１ラインの場合を示す。制御信号は非表示エリ
アなので表示画面には現われないことは言うまでもな
い。
示す。この例は、非表示エリア（ブランキングエリア）
の任意の１ラインの場合を示す。制御信号は非表示エリ
アなので表示画面には現われないことは言うまでもな
い。
【００１３】図６は表示制御信号の映像フォーマットす
なわち、映像出力回路５の出力波形であり、１２８０ド
ットの場合の例である。固定符号，表示モード，制御コ
ードの合計３２ビットが３５ドット／ビットで水平同期
信号間の映像信号部に配置された図である。
なわち、映像出力回路５の出力波形であり、１２８０ド
ットの場合の例である。固定符号，表示モード，制御コ
ードの合計３２ビットが３５ドット／ビットで水平同期
信号間の映像信号部に配置された図である。
【００１４】図７は制御信号の送出のフローチャートで
ある。ステップａでデータをデータメモリ３に配置し、
ステップｂでインタラプトがなければステップｃでビデ
オメモリ４に書き込み、ビデオメモリ４の常時読み出し
によって映像出力するものであり、通常の動作ルーチン
である。ステップｂでインタラプトがかかるとステップ
ｄ，ｅを経てステップｆで制御信号の内容によって表示
モードまたは表示制御コードをデータ化してレジスタ７
に設定し、ステップｇでそのデータをＦＭコード変換し
てビデオメモリ４に送り、元の通常ルーチンへ戻る。
ある。ステップａでデータをデータメモリ３に配置し、
ステップｂでインタラプトがなければステップｃでビデ
オメモリ４に書き込み、ビデオメモリ４の常時読み出し
によって映像出力するものであり、通常の動作ルーチン
である。ステップｂでインタラプトがかかるとステップ
ｄ，ｅを経てステップｆで制御信号の内容によって表示
モードまたは表示制御コードをデータ化してレジスタ７
に設定し、ステップｇでそのデータをＦＭコード変換し
てビデオメモリ４に送り、元の通常ルーチンへ戻る。
【００１５】次に表示装置側における制御信号の検出方
法について図８，図９を参照して説明する。制御信号検
出回路は制御信号のゲーティング部、制御信号からのデ
ータ抜き取り部、データシフト用のパルス発生部、デー
タ判別部とから構成される。表示装置側では、垂直同期
信号，水平同期信号，映像信号を波形整形回路１０，１
１，１２に通し、次段の制御信号検出回路とのレベル的
なマッチングを取るように波形整形する。波形整形回路
通過後の映像信号と垂直同期信号をゲーティング回路２
５に導き、垂直同期信号後の映像信号を通過させる。ゲ
ーティング回路２５通過後の映像信号（制御信号）は制
御信号の立ち上がりの変化点を検出する立ち上がり検出
回路１３を通し、その出力をカウンタ１５のリセット信
号とする。また、制御信号の立ち下がりを検出する立ち
下がり検出回路１４もゲーティング回路２５に接続され
ており、この出力をアンド回路１７にての検出用のクロ
ック１６のゲーティング信号とし、アンド回路１７でゲ
ーティングされた検出用クロックはカウンタ１５の入力
となる。ここで検出用のクロック１６は１ビットの表示
幅よりも十分に小なるものを使用する。
法について図８，図９を参照して説明する。制御信号検
出回路は制御信号のゲーティング部、制御信号からのデ
ータ抜き取り部、データシフト用のパルス発生部、デー
タ判別部とから構成される。表示装置側では、垂直同期
信号，水平同期信号，映像信号を波形整形回路１０，１
１，１２に通し、次段の制御信号検出回路とのレベル的
なマッチングを取るように波形整形する。波形整形回路
通過後の映像信号と垂直同期信号をゲーティング回路２
５に導き、垂直同期信号後の映像信号を通過させる。ゲ
ーティング回路２５通過後の映像信号（制御信号）は制
御信号の立ち上がりの変化点を検出する立ち上がり検出
回路１３を通し、その出力をカウンタ１５のリセット信
号とする。また、制御信号の立ち下がりを検出する立ち
下がり検出回路１４もゲーティング回路２５に接続され
ており、この出力をアンド回路１７にての検出用のクロ
ック１６のゲーティング信号とし、アンド回路１７でゲ
ーティングされた検出用クロックはカウンタ１５の入力
となる。ここで検出用のクロック１６は１ビットの表示
幅よりも十分に小なるものを使用する。
【００１６】次に、カウンタ１５および１８の動作につ
いて説明する。図９に示すように、カウンタ１５のＱn
の出力をＡ点とし、Ｂ点での出力をＱn-aとする。こで
Ｂ点のデータがハイレベルの場合は前記リセット信号が
発生してカウンタ１５はリセットされ、次の立ち下がり
から再カウントするのでＱnの出力は無い（ローレベ
ル）。Ｂ点のデータがローレベルの場合はリセットがか
からないのでＱnはハイレベルとなる。一方、カウンタ
１８は電源投入時の初期リセット後、立ち下がり検出回
路１９の出力をアンド回路２１にての検出用クロック１
６のゲーティング信号としアンド回路２１を通過した検
出用クロックでカウントしてＣ点のＱn+bで出力する。
そしてＱn+cの出力でカウンタ１８自らをリセットす
る。カウンタ１８で作ったパルスＱn+bをカウンタ１５
で抜き取ったデータＱnのシフト用とし、それぞれシフ
トレジスタ２０のシフトパルス端子，データ端子と接続
される。このシーケンスで１６回シフトして固定符号部
のデータがそろうのでデータ判別部へ送って判定する。
これはＣＰＵ２２を介してＲＯＭデータ２３と比較すれ
ばよい。次の１６回のシフトでモード信号，制御信号の
データがそろうのでこれもＣＰＵ２２を介してＲＯＭテ
ーブル２３と比較すればよい。
いて説明する。図９に示すように、カウンタ１５のＱn
の出力をＡ点とし、Ｂ点での出力をＱn-aとする。こで
Ｂ点のデータがハイレベルの場合は前記リセット信号が
発生してカウンタ１５はリセットされ、次の立ち下がり
から再カウントするのでＱnの出力は無い（ローレベ
ル）。Ｂ点のデータがローレベルの場合はリセットがか
からないのでＱnはハイレベルとなる。一方、カウンタ
１８は電源投入時の初期リセット後、立ち下がり検出回
路１９の出力をアンド回路２１にての検出用クロック１
６のゲーティング信号としアンド回路２１を通過した検
出用クロックでカウントしてＣ点のＱn+bで出力する。
そしてＱn+cの出力でカウンタ１８自らをリセットす
る。カウンタ１８で作ったパルスＱn+bをカウンタ１５
で抜き取ったデータＱnのシフト用とし、それぞれシフ
トレジスタ２０のシフトパルス端子，データ端子と接続
される。このシーケンスで１６回シフトして固定符号部
のデータがそろうのでデータ判別部へ送って判定する。
これはＣＰＵ２２を介してＲＯＭデータ２３と比較すれ
ばよい。次の１６回のシフトでモード信号，制御信号の
データがそろうのでこれもＣＰＵ２２を介してＲＯＭテ
ーブル２３と比較すればよい。
【００１７】カウンタ２４は１６回シフト，３２回シフ
トのパルス発生用でありＱn+cの出力を３２発カウント
し、その出力をカウンタ２４のリセット信号とするとと
もにゲーティング回路２５を閉じる信号とする。このゲ
ーティングは、その後の垂直同期信号の到来で開くよう
にしておく。すなわち、映像信号中の制御信号をタイミ
ング的にしぼり込みカウンタ１５，１８を制御信号が有
る区間のみに動作させる。
トのパルス発生用でありＱn+cの出力を３２発カウント
し、その出力をカウンタ２４のリセット信号とするとと
もにゲーティング回路２５を閉じる信号とする。このゲ
ーティングは、その後の垂直同期信号の到来で開くよう
にしておく。すなわち、映像信号中の制御信号をタイミ
ング的にしぼり込みカウンタ１５，１８を制御信号が有
る区間のみに動作させる。
【００１８】このように本実施例によると、上記したシ
ーケンスによってデータを判別し、モード信号の更新の
場合はディスプレイの回路部２６のｆＨ，ｆＶのトラッ
キングコントロールやサイズコントロール等をＣＰＵ２
２等の指示に従い、表示制御信号の更新の場合はディス
プレイ回路部における輝度のコントロール等をＣＰＵ２
２等の指示に従って行なうことができる。
ーケンスによってデータを判別し、モード信号の更新の
場合はディスプレイの回路部２６のｆＨ，ｆＶのトラッ
キングコントロールやサイズコントロール等をＣＰＵ２
２等の指示に従い、表示制御信号の更新の場合はディス
プレイ回路部における輝度のコントロール等をＣＰＵ２
２等の指示に従って行なうことができる。
【００１９】なお、制御信号の検出方法に関してはＦＭ
コード変換したデータ形式であるからＰＬＬ（フェーズ
ドロックループ）方式でも検出可能である。
コード変換したデータ形式であるからＰＬＬ（フェーズ
ドロックループ）方式でも検出可能である。
【００２０】（実施例２）次に、他の実施例として表示
制御信号を画像データの一部を置き換えて送る場合につ
いて説明する。図１で示した非表示エリアに配置した場
合のデータ処理装置と同じ構成で構成できるが、ビデオ
メモリエリアに制御信号の書き込みのためのエリアを新
たに設ける必要はない。これは表示エリアの一部に制御
信号のデータを書き込んでいるからである。動作につい
ては表示制御信号の表示装置への送出時間を例えば１秒
と決めておいて、その時間経過後は最新の画像データを
送り本来の表示を行なうようにすること以外は、非表示
エリアに配置した場合と同じである。これを図１０に示
す制御信号の送出のフローチャートで説明する。
制御信号を画像データの一部を置き換えて送る場合につ
いて説明する。図１で示した非表示エリアに配置した場
合のデータ処理装置と同じ構成で構成できるが、ビデオ
メモリエリアに制御信号の書き込みのためのエリアを新
たに設ける必要はない。これは表示エリアの一部に制御
信号のデータを書き込んでいるからである。動作につい
ては表示制御信号の表示装置への送出時間を例えば１秒
と決めておいて、その時間経過後は最新の画像データを
送り本来の表示を行なうようにすること以外は、非表示
エリアに配置した場合と同じである。これを図１０に示
す制御信号の送出のフローチャートで説明する。
【００２１】図１０において、ステップｈでデータをデ
ータメモリ３に配置し、ステップｉでインタラプトがな
ければステップｊでビデオメモリ４に書き込み、ビデオ
メモリ４の常時読み出しによって映像出力するものであ
り、通常の動作ルーチンである。ステップｉでインタラ
プトがかかるとステップｋ，ｌを経てステップｍで制御
信号の内容によって表示モードまたは表示制御コードを
データ化してレジスタに設定し、ステップｎでそのデー
タをＦＭコード変換してステップｐでビデオメモリ４に
送り、その後、約１秒のタイマ経過後に元の通常ルーチ
ンへ戻るものである。元のルーチンへ戻ると、最新の画
像データが通常ルーチンで映像出力される。図１１に表
示エリアの先頭１ラインに制御信号を配置した場合を表
示画面での表示箇所として示す。上記説明の通り制御信
号が表示されるのは約１秒程度である。また、表示装置
側の制御信号検出は図８，図９に示した方法と同じであ
る。
ータメモリ３に配置し、ステップｉでインタラプトがな
ければステップｊでビデオメモリ４に書き込み、ビデオ
メモリ４の常時読み出しによって映像出力するものであ
り、通常の動作ルーチンである。ステップｉでインタラ
プトがかかるとステップｋ，ｌを経てステップｍで制御
信号の内容によって表示モードまたは表示制御コードを
データ化してレジスタに設定し、ステップｎでそのデー
タをＦＭコード変換してステップｐでビデオメモリ４に
送り、その後、約１秒のタイマ経過後に元の通常ルーチ
ンへ戻るものである。元のルーチンへ戻ると、最新の画
像データが通常ルーチンで映像出力される。図１１に表
示エリアの先頭１ラインに制御信号を配置した場合を表
示画面での表示箇所として示す。上記説明の通り制御信
号が表示されるのは約１秒程度である。また、表示装置
側の制御信号検出は図８，図９に示した方法と同じであ
る。
【００２２】このように本実施例によると、第１の実施
例においては表示制御データをディスプレイデバイスの
表示エリア外に配置したのに対して、本第２実施例では
画像データの一部に置き換えたもので、表示中に制御デ
ータはわずかに残るが、作用効果は第２の実施例と変わ
らない。
例においては表示制御データをディスプレイデバイスの
表示エリア外に配置したのに対して、本第２実施例では
画像データの一部に置き換えたもので、表示中に制御デ
ータはわずかに残るが、作用効果は第２の実施例と変わ
らない。
【００２３】図１２に本表示制御方法の基本的構成を示
す。表示制御信号発生手段と画像データの一部を該制御
信号をＦＭコード変換して置き換えて表示装置部へ送る
機能をもつデータ処理装置部１、該表示制御信号を自動
的に検出，判別し、表示をコントロールする手段をもつ
表示装置部２８、ブロック１と２８を接続するビデオケ
ーブル２９とを備えている。
す。表示制御信号発生手段と画像データの一部を該制御
信号をＦＭコード変換して置き換えて表示装置部へ送る
機能をもつデータ処理装置部１、該表示制御信号を自動
的に検出，判別し、表示をコントロールする手段をもつ
表示装置部２８、ブロック１と２８を接続するビデオケ
ーブル２９とを備えている。
【００２４】
【発明の効果】以上の実施例から明らかなように本発明
によると、表示制御信号構成をコード化し、表示の停
止，動作のみならず表示モードおよび多くの制御信号を
表示装置に送る手段を設けてあるので、本体側から、分
離型表示装置の表示環境が制御できるデータ処理装置用
のディスプレイの表示制御装置を提供できる。
によると、表示制御信号構成をコード化し、表示の停
止，動作のみならず表示モードおよび多くの制御信号を
表示装置に送る手段を設けてあるので、本体側から、分
離型表示装置の表示環境が制御できるデータ処理装置用
のディスプレイの表示制御装置を提供できる。
【図１】本発明の第１の実施例におけるデータ処理装置
用ディスプレイの表示制御装置におけるデータ処理装置
の構成を示すハードウェアブロック図
用ディスプレイの表示制御装置におけるデータ処理装置
の構成を示すハードウェアブロック図
【図２】同装置における表示制御信号例の構成図
【図３】同装置における表示制御信号のＦＭコード変換
図
図
【図４】同信号のＦＭコードデータの送出ドットサイズ
図
図
【図５】同信号の表示エリアの配置を示す模式図
【図６】同信号の波形図
【図７】同信号の送出フローチャート
【図８】本発明の一実施例の表示装置側における表示制
御信号検出手段の構成を示すブロック図
御信号検出手段の構成を示すブロック図
【図９】同検出手段における検出タイミングチャート
【図１０】本発明の第２の実施例における表示制御信号
の送出フローチャート
の送出フローチャート
【図１１】同表示制御信号の表示部分例を示す模式図
【図１２】本発明の一実施例におけるデータ処理装置用
ディスプレイの表示制御装置の基本構成図
ディスプレイの表示制御装置の基本構成図
１ データ処理装置部 ２８ 表示装置部 ２９ ビデオケーブル
Claims (5)
- 【請求項１】 表示装置の表示環境を制御するための表
示制御信号を発生する表示制御信号発生手段、前記表示
制御信号を表示装置に送出するための送出手段を含むデ
ータ処理装置と、前記表示制御信号に応じて表示環境を
調整する手段を含む表示装置と、前記データ処理装置と
前記表示装置を接続し前記表示制御信号を含む信号を伝
送するための手段とを備えたデータ処理装置用ディスプ
レイの表示制御装置。 - 【請求項２】 表示制御信号は、表示制御信号であるこ
とを示す信号と、複数の表示環境に制御するための信号
を含んで構成された請求項１記載のデータ処理装置用デ
ィスプレイの表示制御装置。 - 【請求項３】 表示制御信号を、表示装置画面の非表示
時間領域に挿入した請求項１または２記載のデータ処理
装置用ディスプレイの表示制御装置。 - 【請求項４】 表示制御信号を画像データの一部に置き
換えた請求項１または２記載のデータ処理装置用ディス
プレイの表示制御装置。 - 【請求項５】 表示制御信号をＦＭコード変換した請求
項１ないし４のいずれか１項に記載のデータ処理装置用
ディスプレイの表示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4153229A JPH05341750A (ja) | 1992-06-12 | 1992-06-12 | データ処理装置用ディスプレイの表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4153229A JPH05341750A (ja) | 1992-06-12 | 1992-06-12 | データ処理装置用ディスプレイの表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05341750A true JPH05341750A (ja) | 1993-12-24 |
Family
ID=15557880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4153229A Pending JPH05341750A (ja) | 1992-06-12 | 1992-06-12 | データ処理装置用ディスプレイの表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05341750A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998020476A1 (fr) * | 1996-11-07 | 1998-05-14 | Seiko Epson Corporation | Dispositif de reproduction d'images, projecteur, systeme de reproduction d'images et support d'enregistrement d'information |
| US6836268B1 (en) | 1999-07-31 | 2004-12-28 | Lg Electronics Inc. | Apparatus and method of interfacing video information in a computer system |
| US7671821B2 (en) | 1999-06-14 | 2010-03-02 | Mitsubishi Denki Kabushiki Kaisha | Image signal generating apparatus, image signal transmission apparatus, image signal generating method, image signal transmission method, image display unit, control method for an image display unit, and image display system |
-
1992
- 1992-06-12 JP JP4153229A patent/JPH05341750A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998020476A1 (fr) * | 1996-11-07 | 1998-05-14 | Seiko Epson Corporation | Dispositif de reproduction d'images, projecteur, systeme de reproduction d'images et support d'enregistrement d'information |
| US6483502B2 (en) | 1996-11-07 | 2002-11-19 | Seiko Epson Corporation | Image reproducing apparatus, projector, image reproducing system, and information storing medium |
| US7671821B2 (en) | 1999-06-14 | 2010-03-02 | Mitsubishi Denki Kabushiki Kaisha | Image signal generating apparatus, image signal transmission apparatus, image signal generating method, image signal transmission method, image display unit, control method for an image display unit, and image display system |
| US6836268B1 (en) | 1999-07-31 | 2004-12-28 | Lg Electronics Inc. | Apparatus and method of interfacing video information in a computer system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7286126B2 (en) | Apparatus for and method of processing display signal | |
| US4228430A (en) | CRT Display apparatus with changeable cursor indicia | |
| US20040100450A1 (en) | Apparatus and method for preventing noise of touch screen | |
| KR100266433B1 (ko) | 컴퓨터-티브이/비디오변환장치 | |
| JP3647338B2 (ja) | 画像信号解像度変換方法及び装置 | |
| US5781185A (en) | Display device capable of mode detection and automatic centering | |
| WO1998020476A1 (fr) | Dispositif de reproduction d'images, projecteur, systeme de reproduction d'images et support d'enregistrement d'information | |
| US4468662A (en) | Display apparatus for displaying characters or graphics on a cathode ray tube | |
| EP0366124A1 (en) | Field discrimination circuit | |
| US6061048A (en) | Technique for automatically controlling the centering of monitor screen | |
| JPH084340B2 (ja) | インタ−フエイス装置 | |
| JPH05341750A (ja) | データ処理装置用ディスプレイの表示制御装置 | |
| US4559561A (en) | Television receiver | |
| US7209134B2 (en) | Liquid crystal display | |
| JP2001083927A (ja) | ディスプレイ装置及びその駆動方法 | |
| JPH02127688A (ja) | 陰極線管表示装置制御方式 | |
| JPH03175493A (ja) | テレビジョン画面表示装置 | |
| JP3397813B2 (ja) | 入力映像信号の判別機能を有するディスプレイ装置 | |
| EP0163177B1 (en) | Window borderline generating circuit for crt display | |
| KR940004554B1 (ko) | 평판형 디스플레이장치 | |
| SU1525727A1 (ru) | Устройство дл отображени информации | |
| JP2000115574A (ja) | 同期信号極性判別方法、同期信号極性判別回路および電子機器 | |
| EP0371064B1 (en) | Line marker for a visual display unit | |
| JPH0918741A (ja) | 表示制御方法及び表示制御回路 | |
| JP2001060077A (ja) | ビデオ信号変換装置およびｌｃｄ装置 |