JP3397813B2 - 入力映像信号の判別機能を有するディスプレイ装置 - Google Patents
入力映像信号の判別機能を有するディスプレイ装置Info
- Publication number
- JP3397813B2 JP3397813B2 JP33372192A JP33372192A JP3397813B2 JP 3397813 B2 JP3397813 B2 JP 3397813B2 JP 33372192 A JP33372192 A JP 33372192A JP 33372192 A JP33372192 A JP 33372192A JP 3397813 B2 JP3397813 B2 JP 3397813B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- video signal
- horizontal
- input video
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はコンピュータの表示装置
として使用されるディスプレイ装置に関し、更に詳述す
れば、映像信号の１ドットと表示装置の１画素との同期
をとるために、接続されているコンピュータからの入力
映像信号の種類を自動的に判別するディスプレイ装置に
関する。 【０００２】 【従来の技術】現在多種多様なコンピュータが市販され
ている。このため、コンピュータ用に使用されるディス
プレイ装置は複数種類のコンピュータに対応可能な汎用
性が要求される。ところで、コンピュータの映像信号を
ディスプレイ装置の画面に映写するためには、特に液晶
プロジェクタのように総画素数が少ないディスプレイ装
置においては、液晶パネルの１画素と映像信号の１ドッ
トとを同期させる必要がある。そのため、ディスプレイ
装置に入力される映像信号のドットクロックの周波数を
入力信号から決定しなければならない。 【０００３】従来は、映像信号の水平周波数あるいは１
垂直周期当りの水平ライン数，水平及び垂直同期信号の
極性から機種を判別することにより、ドットクロックを
決定していた。以下にその従来の技術について、ディス
プレイ装置の当該部分の構成例を示す図１のブロック図
及びその動作手順を示す図２のフローチャートを参照し
て説明する。 【０００４】図１において、参照符号11はROM であり、
このディスプレイ装置に接続可能な各コンピュータから
の入力映像信号の水平周波数の値，１垂直周期当りの水
平ライン数，同期信号の極性のデータが予め格納されて
いる。参照符号12はCPU であり、カウンタ回路13及び極
性判別回路14からの出力信号が入力されている。 【０００５】カウンタ回路13はコンピュータから入力さ
れている映像信号の水平周波数を検出すると共に１垂直
周期当りの水平ライン数の値をカウントする。また、極
性判別回路14はコンピュータから入力されている映像信
号の同期信号の極性を判定する。 【０００６】まず、CPU 12は、ROM 11に予め格納されて
いる各コンピュータからの入力映像信号の水平周波数の
値，１垂直周期当りの水平ライン数，同期信号の極性の
データを読み出す (ステップS11)。次に、CPU 12はカウ
ンタ回路13及び極性判別回路14の出力信号とROM 11から
与えられているデータとの一致判定を行う (ステップS1
2, S13, S14)。水平周波数，１垂直周期当りの水平ライ
ン数，同期信号の極性の全てが一致するデータがあれば
映像信号の種類が決定する (ステップS15)。しかし、一
つでも異なれば不一致と見做して次の比較用データを読
出して再度比較を行う (ステップS16)。 【０００７】このような処理が、入力映像信号の種類が
決定するまで、または全部が不一致と判定されるまで
(ステップS17)、反復される。コンピュータからの入力
映像信号の種類が決定すれば、CPU 12は表示制御回路15
に信号を与えることにより、コンピュータから入力され
る映像信号の１ドットに各画素を同期させて表示が行わ
れるように制御する。 【０００８】図３は現在市販されている代表的なコンピ
ュータの機種の映像信号の水平周波数，１垂直周期当り
の水平ライン数，水平及び垂直同期信号の極性を示して
いる。図３において、fHは水平周波数(KHz) を、lineは
１垂直周期当りのライン数を、H pol.は水平同期信号の
極性 (＋または−) を、V pol.は垂直同期信号の極性
(＋または−) をそれぞれ示している。 【０００９】図３から明らかなように、水平周波数，１
垂直周期当りの水平ライン数，水平及び垂直同期信号の
極性が決定すれば１種類の映像信号が特定出来ることが
判る。たとえば、水平周波数が31.468750KHz以外である
場合は水平周波数のみで判別出来る。また水平周波数が
31.468750KHzであれば、１垂直周期当りの水平ライン数
と水平及び垂直同期信号の極性とで判別出来る。 【００１０】上述のように、水平周波数，１垂直周期当
りの水平ライン数，水平及び垂直同期信号の極性から映
像信号の種類を判別出来るので、ドットクロックを確定
することが可能であり、表示装置のディスプレイ画面に
画素とドットとが同期した画面表示が可能になる。 【００１１】しかし、図３から明らかなように、水平周
波数が31.468750KHzである場合と、31.468906KHzである
場合とは、水平周波数を検出するための発振子の誤差,
バラツキを考慮すると厳密には判別することが出来な
い。このため、VGA(640 ×400、1 垂直周期当り 449ラ
イン) とVGA(720 ×400)とは、１垂直周期当りのライン
数及び水平及び垂直同期信号の極性が一致しており、従
来の手法では判別不可能になる。 【００１２】ところで、VGA においては 640×400 がグ
ラフィックモードであり、 720×400 がテキストモード
であるので、これらの両モードは頻繁に切り換えられ
る。このため、従来は両モード間の切換えの都度、オペ
レータがスイッチ操作を行わねばならず、使い勝手を著
しく損ねる要因になっている。 【００１３】 【発明が解決しようとする課題】このように、従来のデ
ィスプレイ装置では、接続されているコンピュータから
の入力映像信号の種類を判別する際に、水平周波数を検
出するための発振子の誤差, バラツキ等がある場合には
判別が出来なくなる虞がある。本発明はこのような事情
に鑑みてなされたものであり、従来は判別不可能であっ
た入力映像信号の種類をも判別可能なディスプレイ装置
の提供を目的とする。 【００１４】 【課題を解決するための手段】本発明に係るディスプレ
イ装置は、入力映像信号の水平周波数の検出及び１垂直
周期当りの水平ライン数のカウントを行なうカウンタ回
路と、入力映像信号の水平及び垂直同期信号の極性を判
別する極性判別回路と、複数のコンピュータの映像信号
に対応した水平周波数、１垂直周期当りの水平ライン
数、水平及び垂直同期信号の極性の情報を保持する記憶
手段と、前記カウンタ回路により検出された水平周波数
の値及びカウントされた１垂直周期当りの水平ライン数
と、前記極性判別回路により判別された水平及び垂直同
期信号の極性とに基づいて、入力映像信号の種類を前記
記憶手段の記憶内容に従って判別する判別手段とを備え
たディスプレイ装置において、任意の周波数で発振が可
能な可変発振回路と、該発振回路により発振される信号
の立ち上がりエッジを抽出する第１のエッジ抽出回路
と、入力映像信号の立ち上がりエッジを抽出する第２の
エッジ抽出回路と、前記両エッジ抽出回路により抽出さ
れたそれぞれのエッジを比較する比較回路とを備え、前
記判別手段は、前記カウンタ回路により検出された水平
周波数の値及びカウントされた１垂直周期当りの水平ラ
イン数と前記極性判別回路による判別結果とに基づいて
映像信号を判別し、前記比較回路の比較結果が一致する
前記可変発振回路の発振周波数を入力映像信号の１画素
当りの周波数に対応するドットクロックとして特定する
ようにしてあることを特徴とする。 【００１５】 【作用】本発明に係るディスプレイ装置では、カウンタ
回路と極性判別回路とにより映像信号の種類を判別する
と共に、任意の周波数で発振が可能な発振回路により発
振された信号の立ち上がりエッジが第１のエッジ抽出回
路で抽出され、入力映像信号の立ち上がりエッジが第２
のエッジ抽出回路で抽出され、両エッジ抽出回路により
抽出されたそれぞれのエッジが比較回路で比較され、こ
の結果により入力映像信号の１画素当りの周波数に対応
するドットクロックが特定される。 【００１６】 【実施例】以下、本発明をその実施例を示す図面に基づ
いて詳述する。 【００１７】図４は本発明のディスプレイ装置の要部の
構成を示すブロック図である。図４において、参照符号
11乃至14は前述の図１に示されている従来例と同一であ
り、CPU 12がカウンタ回路13及び極性判別回路14からの
出力信号により判定を行うことも同様である。しかし、
本発明のディスプレイ装置では、前述のように水平周波
数を検出するための発振子の誤差, バラツキを考慮する
と厳密には判別することが出来ないような場合にも厳密
な判別を行うことが出来る。 【００１８】本発明のディスプレイ装置では判別の手段
として判別回路16が備えられている。この判別回路16に
より、本発明のディスプレイ装置では従来のように入力
映像信号の種類を判別してからドットクロックを決定す
るのではなく、いくつかの候補を選択した後にドットク
ロックを特定する。そして、この判別回路16による判別
結果に従って、表示制御回路15がコンピュータから入力
される映像信号の１ドットに各画素を同期させて表示が
行われるように制御する。 【００１９】その手法の説明のため、一例としてVGA(64
0 ×400 、1 垂直周期当り 449ライン) とVGA(720 ×40
0)との判別の手順を以下に示す。まず、従来技術で説明
したように、即ちカウンタ回路13及び極性判別回路14に
より、コンピュータから入力されている映像信号の水平
周波数，１垂直周期当りの水平ライン数，水平及び垂直
同期信号の極性により、入力されている映像信号はVGA
(640 ×400 、1 垂直周期当り 449ライン) とVGA(720
×400)とのいずれかであることが判る。次に、以下のよ
うな手順によりドットクロックを調べる。 【００２０】図５の回路図に判別回路16の具体的な回路
構成を示す。これはアナログRGB 信号からドットクロッ
クを特定するための回路である。また、図６はその動作
説明のための波形図である。 【００２１】図５の波形整形回路１には図６(a) に示さ
れているようなアナログの映像信号が入力される。この
波形整形回路１に入力されたアナログ信号は波形成形回
路１により、図６(b) に示されているような TTLレベル
のディジタルの映像信号に変換される。なお、波形成形
回路１はコンパレータにより容易に実現出来る。 【００２２】次に、波形整形回路１に得られたディジタ
ルの映像信号は第１エッジ検出回路２に入力され、図６
(c) に示されているように立ち上がりエッジのみが抽出
された信号が出力される。なお、第１エッジ検出回路２
は微分回路により容易に実現出来る。 【００２３】第１エッジ検出回路２から出力された立ち
上がりエッジの信号は、ドットクロックに同期した正極
性パルスであるため、その周波数を特定すればよい。そ
こで、このパルスを一例としてVGA(640 ×400 、1 垂直
周期当り 449ライン) のドットクロックである25.175MH
z のパルスでマスク処理する。このために、発振回路４
には水平周波数に同期して25.175MHz で発振するように
CPU 12から指示が与えられる。 【００２４】発振回路４からは、図６(d) に示されてい
るように、水平周波数に同期した25.175Mhz の波形が出
力されて第２エッジ検出回路５に入力される。第２エッ
ジ検出回路５は入力された25.175Mhz の波形の立ち上が
りエッジを抽出して図６(e)に示されているような25.17
5MHz の正極性パルスを出力する。この第２エッジ検出
回路５から出力される25.175MHz の正極性パルスはマス
ク回路３に与えられる。 【００２５】一方、前述の図６(c) に示されている第１
エッジ検出回路２の出力もマスク回路３に与えられてい
る。マスク回路３は第１エッジ検出回路２の出力信号を
上述の第２エッジ検出回路５の出力信号でマスクする。 【００２６】マスク回路３の一構成例を図７に示す。図
７において、第１エッジ検出回路２から出力される、図
６(c) に示されているディジタルの映像信号は AND回路
７の一方の入力端子に入力される。また、水平周波数に
同期した第２エッジ検出回路５から出力される図６(e)
に示されている25.175MHz のパルスは NOT回路６により
反転されて図６(f) に示されているような波形になり、
AND回路７の他方の入力端子に入力される。 【００２７】AND回路７は両入力端子から入力される信
号を論理乗算する。この結果、コンピュータから入力さ
れているディジタルの映像信号が25.175MHz のドットク
ロックであれば、 AND回路７の出力は図６(g) に示され
ているように常時”Ｌ”レベルになるので、この場合に
はVGA(640 ×400 、1 垂直周期当り 449ライン) である
と判定することが出来る。 【００２８】一方、コンピュータから入力されているデ
ィジタルの映像信号のドットクロックが25.175MHz でな
ければ、図６(h) に示されているように AND回路７の出
力が常時”Ｌ”レベルにはならずに”Ｈ”レベルの期間
もあり得る波形になる。従って、この場合はドットクロ
ックが28.322MHz であるVGA(720 ×400)であると判定す
ることが出来る。 【００２９】このようにして、VGA(640 ×400 、1 垂直
周期当り 449ライン) とVGA(720 ×400)とを判別するこ
とが出来る。 【００３０】なお、上述の説明は一例であって、発振回
路４はその発振周波数が可変であるので、CPU 12からの
指示により発振周波数を変化させることにより、他のド
ットクロックの判定を行うことが出来ることは言うまで
もない。 【００３１】 【発明の効果】以上に説明したように本発明によれば、
接続されているコンピュータからの入力映像信号の種類
を従来以上に正確に判別することが可能なディスプレイ
装置を提供することが可能になる。たとえば、従来は V
GAではグラフィックモード(640×400 、1 垂直周期当り
449ライン) とテキストモード(720×400)とを判別する
ことが不可能であったため、グラフィックモードとテキ
ストモードとの間で切り換えを行う場合にはオペレータ
がその都度スイッチ等を操作する必要があった。しか
し、本発明では自動的に判別を行えるようになるので、
オペレータはそのような煩わしい操作から開放される。
として使用されるディスプレイ装置に関し、更に詳述す
れば、映像信号の１ドットと表示装置の１画素との同期
をとるために、接続されているコンピュータからの入力
映像信号の種類を自動的に判別するディスプレイ装置に
関する。 【０００２】 【従来の技術】現在多種多様なコンピュータが市販され
ている。このため、コンピュータ用に使用されるディス
プレイ装置は複数種類のコンピュータに対応可能な汎用
性が要求される。ところで、コンピュータの映像信号を
ディスプレイ装置の画面に映写するためには、特に液晶
プロジェクタのように総画素数が少ないディスプレイ装
置においては、液晶パネルの１画素と映像信号の１ドッ
トとを同期させる必要がある。そのため、ディスプレイ
装置に入力される映像信号のドットクロックの周波数を
入力信号から決定しなければならない。 【０００３】従来は、映像信号の水平周波数あるいは１
垂直周期当りの水平ライン数，水平及び垂直同期信号の
極性から機種を判別することにより、ドットクロックを
決定していた。以下にその従来の技術について、ディス
プレイ装置の当該部分の構成例を示す図１のブロック図
及びその動作手順を示す図２のフローチャートを参照し
て説明する。 【０００４】図１において、参照符号11はROM であり、
このディスプレイ装置に接続可能な各コンピュータから
の入力映像信号の水平周波数の値，１垂直周期当りの水
平ライン数，同期信号の極性のデータが予め格納されて
いる。参照符号12はCPU であり、カウンタ回路13及び極
性判別回路14からの出力信号が入力されている。 【０００５】カウンタ回路13はコンピュータから入力さ
れている映像信号の水平周波数を検出すると共に１垂直
周期当りの水平ライン数の値をカウントする。また、極
性判別回路14はコンピュータから入力されている映像信
号の同期信号の極性を判定する。 【０００６】まず、CPU 12は、ROM 11に予め格納されて
いる各コンピュータからの入力映像信号の水平周波数の
値，１垂直周期当りの水平ライン数，同期信号の極性の
データを読み出す (ステップS11)。次に、CPU 12はカウ
ンタ回路13及び極性判別回路14の出力信号とROM 11から
与えられているデータとの一致判定を行う (ステップS1
2, S13, S14)。水平周波数，１垂直周期当りの水平ライ
ン数，同期信号の極性の全てが一致するデータがあれば
映像信号の種類が決定する (ステップS15)。しかし、一
つでも異なれば不一致と見做して次の比較用データを読
出して再度比較を行う (ステップS16)。 【０００７】このような処理が、入力映像信号の種類が
決定するまで、または全部が不一致と判定されるまで
(ステップS17)、反復される。コンピュータからの入力
映像信号の種類が決定すれば、CPU 12は表示制御回路15
に信号を与えることにより、コンピュータから入力され
る映像信号の１ドットに各画素を同期させて表示が行わ
れるように制御する。 【０００８】図３は現在市販されている代表的なコンピ
ュータの機種の映像信号の水平周波数，１垂直周期当り
の水平ライン数，水平及び垂直同期信号の極性を示して
いる。図３において、fHは水平周波数(KHz) を、lineは
１垂直周期当りのライン数を、H pol.は水平同期信号の
極性 (＋または−) を、V pol.は垂直同期信号の極性
(＋または−) をそれぞれ示している。 【０００９】図３から明らかなように、水平周波数，１
垂直周期当りの水平ライン数，水平及び垂直同期信号の
極性が決定すれば１種類の映像信号が特定出来ることが
判る。たとえば、水平周波数が31.468750KHz以外である
場合は水平周波数のみで判別出来る。また水平周波数が
31.468750KHzであれば、１垂直周期当りの水平ライン数
と水平及び垂直同期信号の極性とで判別出来る。 【００１０】上述のように、水平周波数，１垂直周期当
りの水平ライン数，水平及び垂直同期信号の極性から映
像信号の種類を判別出来るので、ドットクロックを確定
することが可能であり、表示装置のディスプレイ画面に
画素とドットとが同期した画面表示が可能になる。 【００１１】しかし、図３から明らかなように、水平周
波数が31.468750KHzである場合と、31.468906KHzである
場合とは、水平周波数を検出するための発振子の誤差,
バラツキを考慮すると厳密には判別することが出来な
い。このため、VGA(640 ×400、1 垂直周期当り 449ラ
イン) とVGA(720 ×400)とは、１垂直周期当りのライン
数及び水平及び垂直同期信号の極性が一致しており、従
来の手法では判別不可能になる。 【００１２】ところで、VGA においては 640×400 がグ
ラフィックモードであり、 720×400 がテキストモード
であるので、これらの両モードは頻繁に切り換えられ
る。このため、従来は両モード間の切換えの都度、オペ
レータがスイッチ操作を行わねばならず、使い勝手を著
しく損ねる要因になっている。 【００１３】 【発明が解決しようとする課題】このように、従来のデ
ィスプレイ装置では、接続されているコンピュータから
の入力映像信号の種類を判別する際に、水平周波数を検
出するための発振子の誤差, バラツキ等がある場合には
判別が出来なくなる虞がある。本発明はこのような事情
に鑑みてなされたものであり、従来は判別不可能であっ
た入力映像信号の種類をも判別可能なディスプレイ装置
の提供を目的とする。 【００１４】 【課題を解決するための手段】本発明に係るディスプレ
イ装置は、入力映像信号の水平周波数の検出及び１垂直
周期当りの水平ライン数のカウントを行なうカウンタ回
路と、入力映像信号の水平及び垂直同期信号の極性を判
別する極性判別回路と、複数のコンピュータの映像信号
に対応した水平周波数、１垂直周期当りの水平ライン
数、水平及び垂直同期信号の極性の情報を保持する記憶
手段と、前記カウンタ回路により検出された水平周波数
の値及びカウントされた１垂直周期当りの水平ライン数
と、前記極性判別回路により判別された水平及び垂直同
期信号の極性とに基づいて、入力映像信号の種類を前記
記憶手段の記憶内容に従って判別する判別手段とを備え
たディスプレイ装置において、任意の周波数で発振が可
能な可変発振回路と、該発振回路により発振される信号
の立ち上がりエッジを抽出する第１のエッジ抽出回路
と、入力映像信号の立ち上がりエッジを抽出する第２の
エッジ抽出回路と、前記両エッジ抽出回路により抽出さ
れたそれぞれのエッジを比較する比較回路とを備え、前
記判別手段は、前記カウンタ回路により検出された水平
周波数の値及びカウントされた１垂直周期当りの水平ラ
イン数と前記極性判別回路による判別結果とに基づいて
映像信号を判別し、前記比較回路の比較結果が一致する
前記可変発振回路の発振周波数を入力映像信号の１画素
当りの周波数に対応するドットクロックとして特定する
ようにしてあることを特徴とする。 【００１５】 【作用】本発明に係るディスプレイ装置では、カウンタ
回路と極性判別回路とにより映像信号の種類を判別する
と共に、任意の周波数で発振が可能な発振回路により発
振された信号の立ち上がりエッジが第１のエッジ抽出回
路で抽出され、入力映像信号の立ち上がりエッジが第２
のエッジ抽出回路で抽出され、両エッジ抽出回路により
抽出されたそれぞれのエッジが比較回路で比較され、こ
の結果により入力映像信号の１画素当りの周波数に対応
するドットクロックが特定される。 【００１６】 【実施例】以下、本発明をその実施例を示す図面に基づ
いて詳述する。 【００１７】図４は本発明のディスプレイ装置の要部の
構成を示すブロック図である。図４において、参照符号
11乃至14は前述の図１に示されている従来例と同一であ
り、CPU 12がカウンタ回路13及び極性判別回路14からの
出力信号により判定を行うことも同様である。しかし、
本発明のディスプレイ装置では、前述のように水平周波
数を検出するための発振子の誤差, バラツキを考慮する
と厳密には判別することが出来ないような場合にも厳密
な判別を行うことが出来る。 【００１８】本発明のディスプレイ装置では判別の手段
として判別回路16が備えられている。この判別回路16に
より、本発明のディスプレイ装置では従来のように入力
映像信号の種類を判別してからドットクロックを決定す
るのではなく、いくつかの候補を選択した後にドットク
ロックを特定する。そして、この判別回路16による判別
結果に従って、表示制御回路15がコンピュータから入力
される映像信号の１ドットに各画素を同期させて表示が
行われるように制御する。 【００１９】その手法の説明のため、一例としてVGA(64
0 ×400 、1 垂直周期当り 449ライン) とVGA(720 ×40
0)との判別の手順を以下に示す。まず、従来技術で説明
したように、即ちカウンタ回路13及び極性判別回路14に
より、コンピュータから入力されている映像信号の水平
周波数，１垂直周期当りの水平ライン数，水平及び垂直
同期信号の極性により、入力されている映像信号はVGA
(640 ×400 、1 垂直周期当り 449ライン) とVGA(720
×400)とのいずれかであることが判る。次に、以下のよ
うな手順によりドットクロックを調べる。 【００２０】図５の回路図に判別回路16の具体的な回路
構成を示す。これはアナログRGB 信号からドットクロッ
クを特定するための回路である。また、図６はその動作
説明のための波形図である。 【００２１】図５の波形整形回路１には図６(a) に示さ
れているようなアナログの映像信号が入力される。この
波形整形回路１に入力されたアナログ信号は波形成形回
路１により、図６(b) に示されているような TTLレベル
のディジタルの映像信号に変換される。なお、波形成形
回路１はコンパレータにより容易に実現出来る。 【００２２】次に、波形整形回路１に得られたディジタ
ルの映像信号は第１エッジ検出回路２に入力され、図６
(c) に示されているように立ち上がりエッジのみが抽出
された信号が出力される。なお、第１エッジ検出回路２
は微分回路により容易に実現出来る。 【００２３】第１エッジ検出回路２から出力された立ち
上がりエッジの信号は、ドットクロックに同期した正極
性パルスであるため、その周波数を特定すればよい。そ
こで、このパルスを一例としてVGA(640 ×400 、1 垂直
周期当り 449ライン) のドットクロックである25.175MH
z のパルスでマスク処理する。このために、発振回路４
には水平周波数に同期して25.175MHz で発振するように
CPU 12から指示が与えられる。 【００２４】発振回路４からは、図６(d) に示されてい
るように、水平周波数に同期した25.175Mhz の波形が出
力されて第２エッジ検出回路５に入力される。第２エッ
ジ検出回路５は入力された25.175Mhz の波形の立ち上が
りエッジを抽出して図６(e)に示されているような25.17
5MHz の正極性パルスを出力する。この第２エッジ検出
回路５から出力される25.175MHz の正極性パルスはマス
ク回路３に与えられる。 【００２５】一方、前述の図６(c) に示されている第１
エッジ検出回路２の出力もマスク回路３に与えられてい
る。マスク回路３は第１エッジ検出回路２の出力信号を
上述の第２エッジ検出回路５の出力信号でマスクする。 【００２６】マスク回路３の一構成例を図７に示す。図
７において、第１エッジ検出回路２から出力される、図
６(c) に示されているディジタルの映像信号は AND回路
７の一方の入力端子に入力される。また、水平周波数に
同期した第２エッジ検出回路５から出力される図６(e)
に示されている25.175MHz のパルスは NOT回路６により
反転されて図６(f) に示されているような波形になり、
AND回路７の他方の入力端子に入力される。 【００２７】AND回路７は両入力端子から入力される信
号を論理乗算する。この結果、コンピュータから入力さ
れているディジタルの映像信号が25.175MHz のドットク
ロックであれば、 AND回路７の出力は図６(g) に示され
ているように常時”Ｌ”レベルになるので、この場合に
はVGA(640 ×400 、1 垂直周期当り 449ライン) である
と判定することが出来る。 【００２８】一方、コンピュータから入力されているデ
ィジタルの映像信号のドットクロックが25.175MHz でな
ければ、図６(h) に示されているように AND回路７の出
力が常時”Ｌ”レベルにはならずに”Ｈ”レベルの期間
もあり得る波形になる。従って、この場合はドットクロ
ックが28.322MHz であるVGA(720 ×400)であると判定す
ることが出来る。 【００２９】このようにして、VGA(640 ×400 、1 垂直
周期当り 449ライン) とVGA(720 ×400)とを判別するこ
とが出来る。 【００３０】なお、上述の説明は一例であって、発振回
路４はその発振周波数が可変であるので、CPU 12からの
指示により発振周波数を変化させることにより、他のド
ットクロックの判定を行うことが出来ることは言うまで
もない。 【００３１】 【発明の効果】以上に説明したように本発明によれば、
接続されているコンピュータからの入力映像信号の種類
を従来以上に正確に判別することが可能なディスプレイ
装置を提供することが可能になる。たとえば、従来は V
GAではグラフィックモード(640×400 、1 垂直周期当り
449ライン) とテキストモード(720×400)とを判別する
ことが不可能であったため、グラフィックモードとテキ
ストモードとの間で切り換えを行う場合にはオペレータ
がその都度スイッチ等を操作する必要があった。しか
し、本発明では自動的に判別を行えるようになるので、
オペレータはそのような煩わしい操作から開放される。
【図面の簡単な説明】
【図１】従来のディスプレイ装置の要部の構成例を示す
ブロック図である。 【図２】従来のディスプレイ装置動作手順を示すフロー
チャートである。 【図３】市販されている代表的なコンピュータの機種の
水平周波数，１垂直周期当りの水平ライン数，水平及び
垂直同期信号の極性を示す表の模式図である。 【図４】本発明のディスプレイ装置の要部の構成を示す
ブロック図である。 【図５】本発明のディスプレイ装置の判別回路の具体的
な回路構成を示す回路図である。 【図６】本発明のディスプレイ装置の判別回路の動作説
明のための波形図である。 【図７】本発明のディスプレイ装置の判別回路のマスク
回路の一構成例を示す回路図である。 【符号の説明】 ２ 第１エッジ検出回路 ３ マスク回路 ４ 発振回路 ５ 第２エッジ検出回路 12 CPU 13 カウンタ回路 14 極性判別回路
ブロック図である。 【図２】従来のディスプレイ装置動作手順を示すフロー
チャートである。 【図３】市販されている代表的なコンピュータの機種の
水平周波数，１垂直周期当りの水平ライン数，水平及び
垂直同期信号の極性を示す表の模式図である。 【図４】本発明のディスプレイ装置の要部の構成を示す
ブロック図である。 【図５】本発明のディスプレイ装置の判別回路の具体的
な回路構成を示す回路図である。 【図６】本発明のディスプレイ装置の判別回路の動作説
明のための波形図である。 【図７】本発明のディスプレイ装置の判別回路のマスク
回路の一構成例を示す回路図である。 【符号の説明】 ２ 第１エッジ検出回路 ３ マスク回路 ４ 発振回路 ５ 第２エッジ検出回路 12 CPU 13 カウンタ回路 14 極性判別回路
フロントページの続き
(56)参考文献 特開 昭64−61786（ＪＰ，Ａ)
特開 平４−27998（ＪＰ，Ａ)
特開 平４−271395（ＪＰ，Ａ)
特開 平５−66752（ＪＰ，Ａ)
特開 平５−333812（ＪＰ，Ａ)
特開 平５−323928（ＪＰ，Ａ)
特開 平２−130593（ＪＰ，Ａ)
実開 平５−4688（ＪＰ，Ｕ)
特許2994896（ＪＰ，Ｂ２)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09G 5/00 - 5/40
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 入力映像信号の水平周波数の検出及び１
垂直周期当りの水平ライン数のカウントを行なうカウン
タ回路と、 入力映像信号の水平及び垂直同期信号の極性を判別する
極性判別回路と、 複数のコンピュータの映像信号に対応した水平周波数、
１垂直周期当りの水平ライン数、水平及び垂直同期信号
の極性の情報を保持する記憶手段と、 前記カウンタ回路により検出された水平周波数の値及び
カウントされた１垂直周期当りの水平ライン数と、前記
極性判別回路により判別された水平及び垂直同期信号の
極性とに基づいて、入力映像信号の種類を前記記憶手段
の記憶内容に従って判別する判別手段とを備えたディス
プレイ装置において、 任意の周波数で発振が可能な可変発振回路と、 該発振回路により発振される信号の立ち上がりエッジを
抽出する第１のエッジ抽出回路と、 入力映像信号の立ち上がりエッジを抽出する第２のエッ
ジ抽出回路と、 前記両エッジ抽出回路により抽出されたそれぞれのエッ
ジを比較する比較回路とを備え、 前記判別手段は、前記カウンタ回路により検出された水
平周波数の値及びカウントされた１垂直周期当りの水平
ライン数と前記極性判別回路による判別結果とに基づい
て映像信号を判別し、前記比較回路の比較結果が一致す
る前記可変発振回路の発振周波数を入力映像信号の１画
素当りの周波数に対応するドットクロックとして特定す
るようにしてあることを特徴とする入力映像信号の判別
機能を有するディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33372192A JP3397813B2 (ja) | 1992-11-18 | 1992-11-18 | 入力映像信号の判別機能を有するディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33372192A JP3397813B2 (ja) | 1992-11-18 | 1992-11-18 | 入力映像信号の判別機能を有するディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06161416A JPH06161416A (ja) | 1994-06-07 |
| JP3397813B2 true JP3397813B2 (ja) | 2003-04-21 |
Family
ID=18269218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33372192A Expired - Fee Related JP3397813B2 (ja) | 1992-11-18 | 1992-11-18 | 入力映像信号の判別機能を有するディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3397813B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3823420B2 (ja) | 1996-02-22 | 2006-09-20 | セイコーエプソン株式会社 | ドットクロック信号を調整するための方法及び装置 |
-
1992
- 1992-11-18 JP JP33372192A patent/JP3397813B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06161416A (ja) | 1994-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6483502B2 (en) | Image reproducing apparatus, projector, image reproducing system, and information storing medium | |
| JP3397813B2 (ja) | 入力映像信号の判別機能を有するディスプレイ装置 | |
| JP2994896B2 (ja) | コンピュータの判別機能を有する液晶ディスプレイ装置 | |
| JPH1185121A (ja) | 画像表示装置 | |
| JP2002189465A (ja) | 映像表示装置 | |
| JP3228179B2 (ja) | 表示装置 | |
| JP2002320243A (ja) | 映像信号処理装置 | |
| US5339094A (en) | VDU line marker | |
| JP3338198B2 (ja) | 液晶表示装置 | |
| KR100263165B1 (ko) | 비디오 모드 판별장치 | |
| JPH0720824A (ja) | 液晶表示装置 | |
| JP2972808B2 (ja) | 表示装置用制御回路 | |
| KR100266222B1 (ko) | 모니터 디스플레이용 신호 처리장치 | |
| JPH05341750A (ja) | データ処理装置用ディスプレイの表示制御装置 | |
| JP3054498B2 (ja) | 画像表示装置及び入力信号判別回路 | |
| JP3291330B2 (ja) | 文字表示装置及びそれを備えたマイクロコンピュータ | |
| KR100480709B1 (ko) | 모니터의 영상모드 판별 방법 | |
| JP2000115574A (ja) | 同期信号極性判別方法、同期信号極性判別回路および電子機器 | |
| KR100483533B1 (ko) | 액정표시장치의동기신호의발생방법및발생회로 | |
| JPH07219486A (ja) | 液晶表示装置 | |
| SU805402A1 (ru) | Устройство дл отображени гра-фичЕСКОй иНфОРМАции HA эКРАНЕэлЕКТРОННО-лучЕВОй ТРубКи | |
| JPH11143439A (ja) | 表示装置及びコンピュータ読み取り可能な記憶媒体 | |
| JP3777828B2 (ja) | 疑似パルス除去回路、電子機器および疑似パルス除去方法 | |
| JP3629651B2 (ja) | フィールド判別回路 | |
| JPH08149396A (ja) | 画像表示位置設定回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |