JP3777828B2 - 疑似パルス除去回路、電子機器および疑似パルス除去方法 - Google Patents
疑似パルス除去回路、電子機器および疑似パルス除去方法 Download PDFInfo
- Publication number
- JP3777828B2 JP3777828B2 JP28179698A JP28179698A JP3777828B2 JP 3777828 B2 JP3777828 B2 JP 3777828B2 JP 28179698 A JP28179698 A JP 28179698A JP 28179698 A JP28179698 A JP 28179698A JP 3777828 B2 JP3777828 B2 JP 3777828B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- pseudo
- signal
- horizontal synchronization
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronizing For Television (AREA)
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、コピーガード信号等に含まれる疑似パルスを水平同期信号から除去するのに好適な疑似パルス除去方法、疑似パルス除去回路、およびこれを用いた電子機器に関する。
【０００２】
【従来の技術】
液晶表示装置のように映像信号に基づいて画像を表示する電子機器あっては、コンポジット同期信号から分離した水平同期信号をＰＬＬ(Phase Locked Loop)回路に取り込みコンポジット同期信号に同期したクロック信号を生成することが行われる。そして、このクロック信号に基づいて各種のタイミング信号を生成し、これを用いて映像処理を行っている。したがって、クロック信号がコンポジット同期信号に正確に同期していることが重要である。
【０００３】
ところで、映像信号の垂直ブランキング期間内の前後には、映像機器を制御するための信号が付加されていることがある。このような制御信号としては、例えば、複製防止用の信号（以下、コピーガード信号と称する）がある。図４（ａ）は、コピーガード信号の波形を示したものである。図示するようにコピーガード信号は、水平同期パルスHP、疑似シンクPSおよびＡＧＣパルスAPから構成されている。そして、このコピーガード信号は、各フィールドの１２ラインから１９ラインまでに介挿される。
【０００４】
このようなコピーガード信号が付加された映像信号のコンポジット同期信号ＣＳは、図４（ｂ）,（ｃ）に示すように疑似シンクPSが重畳したものとなる。このため、コンポジット同期信号ＣＳから分離した水平同期信号にも、疑似シンクPSが重畳する。
【０００５】
ＰＬＬ回路は、水平同期信号の水平同期パルスHPを時間基準としてクロック信号の周波数および位相を制御するが、水平同期信号に疑似シンクPSが重畳していると、ＰＬＬ回路は、水平同期パルスHPおよび疑似シンクPSを基準として位相比較を行うことになる。この結果、疑似シンクPSによってクロック信号の周波数が乱され、正常な映像処理を行うことができないといった問題があった。上述したように、コピーガード信号は各フィールドの１２ラインから１９ラインまで、すなわち、映像開始の直前に介挿されるので、コピーガード信号に起因するクロック信号の乱れは、映像開始後の数水平走査期間続く。このため、表示画像の上部に映像の乱れが発生することになる。
【０００６】
このようなコピーガード信号に起因する画像の乱れを防止するため、疑似シンクPSが介挿される期間をマスクすることにより、疑似シンクPSを除去する技術が特開平４−１１５７９０号公報に開示されている。具体的には、ＰＬＬ回路から出力されるクロック信号をカウンタでカウントすることにより、図４（ｄ）に示すマスクパルスMSKを各水平走査期間毎に生成し、これに基づいて図４（ｅ）に示すマスク信号SYMSKを生成し、これを用いて疑似シンクPSを除去している。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の技術においては、マスクパルスMSKを生成するためにカウンタを用いるが、このカウンタは、少なくとも図４（ｄ）に示す期間Ｔを計測可能なだけのビット数を備えている必要がある。しかし、ビット数の大きなカウンタは回路規模が大きいといった問題がある。
【０００８】
また、上述したマスクパルスMSKは、コピーガード信号が付加される１２ラインから１９ラインまでに限られず、他のラインでも常に生成される。ところで、消費電力を削減するために、同期回路やＰＬＬ回路を、動作停止時に電力を殆ど消費しないＣＭＯＳで構成することがある。しかし、カウンタは、他のラインにおいても、少なくとも期間Ｔだけはクロック信号を計測しマスクパルスMSKを生成しているから、消費電力の削減が十分でないといった問題があった。
【０００９】
本発明は、上述した事情に鑑みてなされたものであり、カウンタの構成を簡易にするとともに低消費電力で動作させることができる疑似パルス除去方法、疑似パルス除去回路、およびこれを用いた電子機器を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するため請求項１に記載の発明にあっては、水平同期パルスに続いて複数の疑似パルスが予め定められた間隔で配置された水平同期信号から、前記疑似パルスを除去する疑似パルス除去回路において、クロック信号をカウントするカウンタと、前記水平同期信号を構成する前記水平同期パルスおよび前記疑似パルスに基づいて、前記カウンタをリセットするリセット手段と、前記水平同期パルスおよび複数の疑似パルスのパルス間隔より広い間隔に対応する基準値と前記カウンタのカウント値とが一致するタイミングを検出するタイミング検出手段と、前記タイミング検出手段の検出結果に基づいて前期水平同期信号から前記疑似パルスを除去する除去手段とを備えたことを特徴とする。
【００１１】
この疑似パルス除去回路によれば、カウンタは水平同期パルスおよび疑似パルスに基づいてリセットされるので、カウンタをリトリガブル動作させることができる。また、疑似パルスの間隔は所定の間隔を越えないから、カウント値が基準値を越えると、それより後は次の水平走査期間が始まらない限り疑似パルスが発生しないことを意味する。したがって、基準値とカウント値とが一致するタイミングに基づいて疑似パルスを除去することが可能となる。
【００１２】
また、カウンタは、請求項２に記載したように、カウント値が前記基準値以上の予め定められた値になるとカウント動作を停止するものであってもよい。カウント動作を停止することによって、カウント値が「０」に戻ることを防ぐことができるので、カウンタの構成を簡易なものにすることができる。また、動作停止によって、消費電力の削減を図ることができる。
【００１３】
また、請求項３に記載の発明にあっては、前記タイミング検出手段は、前記基準値と前記カウンタのカウント値とが一致すると一致パルスを生成し、前記除去手段は、前記水平同期パルスから前記一致パルスまで期間を特定するマスク信号を生成するマスク信号生成手段と、このマスク信号に基づいて前記水平同期信号をマスクするマスク手段とを備えることを特徴とする。
【００１４】
また、請求項４に記載の発明にあっては、請求項１乃至３のうちいずれか１項に記載した疑似パルス除去回路を有する電子機器であって、疑似パルスが除去された水平同期信号に基づいて映像処理に用いるタイミング信号を生成するタイミング回路を備え、前記タイミング信号に基づいて映像処理を行うことを特徴とする。例えば、液晶表示装置や、カーナビゲーションシステム、携帯情報端末機器、その他各種の電子機器が考えられる。
【００１５】
また、請求項５に記載の発明にあっては、クロック信号をカウントするカウンタを用いて、水平同期パルスに続いて複数の疑似パルスが予め定められた間隔で配置された水平同期信号から、前記疑似パルスを除去する疑似パルス除去方法において、前記水平同期信号を構成する前記水平同期パルスおよび前記疑似パルスに基づいて、前記カウンタをリセットする第１のステップと、前記水平同期パルスおよび複数の疑似パルスのパルス間隔より広い間隔に対応する基準値と前記カウンタのカウント値とが一致するタイミングを検出する第２のステップと、第２のステップの検出結果に基づいて前記疑似パルスが重畳している期間を特定し、当該期間において前記水平同期信号をマスクする第３のステップとを備えることを特徴とする。
【００１６】
【発明の実施の形態】
本発明の一実施形態に係る疑似シンク除去回路について、図面を参照しつつ説明をする。
【００１７】
＜１．疑似シンク除去回路＞
図１は、本実施形態に係る疑似シンク除去回路およびその周辺回路のブロック図である。図１に示すように疑似シンク除去回路１００は、微分回路１０、カウンタ２０、デコーダ３０、ラッチ回路４０、およびアンド回路５０から大略構成されている。なお、これらのデジタル回路に用いられる素子としては、各種の者があるが、この例にあっては、消費電力を考慮してＣＭＯＳ素子を用いている。
【００１８】
微分回路１０は、入力信号がハイレベルからローレベルに変化するタイミングで発生する立ち下がりエッジに同期して、正極性のパルスを発生する回路であって、そこには、コンポジット同期信号ＣＳから分離した水平同期信号ＨＳが供給される。
【００１９】
図２（ａ）は、１１ラインから２１ラインまでの水平同期信号ＨＳを示すタイミングチャートであり、図２（ｂ）は１１ラインから１３ラインまでの水平同期信号ＨＳを示すタイミングチャートである。ここで、図２（ｂ）に示す水平同期信号ＨＳが微分回路１０に供給されたとすると、微分回路１０は水平同期信号ＨＳの各立ち下がりエッジに同期して、ローレベルからハイレベルに立ち上がり、所定期間が経過した後、ローレベルとなる微分パルスＰ１を生成する（図２（ｃ）参照）。
【００２０】
カウンタ２０は、ＰＬＬ回路２００から供給されるクロック信号ＣＫをカウントするものであり、また、リセット端子Ｒに供給される信号の立ち上がりエッジでカウント値がリセットされるようになっている。図１に示すようにリセット端子Ｒには微分パルスＰ１が供給されるので、カウンタ２０は水平同期信号ＨＳの立ち上がりエッジに同期してリセットされる。また、カウンタ２０は、カウント値が所定値Ｋに達するとカウント動作を停止するように構成されている。
【００２１】
ここで、疑似シンクPSの間隔を図２（ｂ）に示すように期間Ｔpsで表すものとし、期間Ｔpsに相当するカウンタ２０のカウント値をＪで表すものとすれば、Ｊ＋１＜Ｋとなるように所定値Ｋは設定されている。したがって、カウンタ２０を用いれば、隣接する疑似シンクPSの時間間隔Ｔpsを計測することができる。
【００２２】
図２（ｄ）は、カウンタ２０のカウント値を縦軸に時間を横軸にとって、カウント値の変化を示したものである。なお、同図においては、Ｊ,Ｊ＋１,Ｋの間隔は、説明の都合上拡大して表現してある。
【００２３】
例えば、第１１ラインにおいては、まず、時刻t1でカウンタ２０がリセットされ、カウントが開始される。当該ラインでは疑似シンクPSが存在しないので、カウント値は途中でリセットされることなく順次歩進され、時刻t3でカウント値がＫに至り、その時点でカウンタ２０はカウント動作を停止する。このため、時刻t3から時刻t4まではカウント値Ｋが保持されることになる。
【００２４】
一方、第１２ラインにおいては、時刻t4でカウンタ２０がリセットされカウントが開始されるが、このラインには疑似シンクPSが重畳されているので、時刻t5,t6,t7,t8といったタイミングでカウント値が各々リセットされ「０」からカウントが再開されることになる。すなわち、カウンタ２０は、リトリガブル動作を行うことになる。
【００２５】
次に、デコーダ３０は、カウンタ２０のカウント値をデコードしてカウント値がＪ＋１と一致するときにハイレベルとなる一致パルスＰ２を生成する。図２（ｄ）に示すように時刻t2,t9のタイミングでは、カウント値がＪ＋１となるので、一致パルスＰ２は図２（ｅ）に示すものとなる。
【００２６】
次に、ラッチ回路４０は、セット端子Ｓに供給される微分パルスＰ１の立ち上がりに同期してセットされ、リセット端子Ｒに供給される一致パルスＰ２によってリセットされるようになっており、その反転出力端子からマスク信号MSKが取り出されるようになっている。したがって、マスク信号MSKは、図２（ｆ）に示すものとなる。
【００２７】
次に、アンド回路５０は、マスク信号MSKと水平同期信号ＨＳとの論理積を算出する。このマスク信号MSKは、カウント値がＪ＋１に達するとハイレベルになる一致パルスＰ２に基づいて生成されるが、疑似シンクPSが水平同期信号ＨＳに重畳していると、カウント値がＪに達した時にカウンタ２０はリセットされるから、疑似シンクPSが重畳している期間中は一致パルスＰ２がハイレベルとなることはない。このため、当該期間のマスク信号MSKは、必ずローレベルとなる。したがって、アンド回路５０によって疑似シンクPSは確実に除去され、図２（ｇ）に示すマスク済水平同期信号ＨＳ'が生成される。ＰＬＬ回路２００は、マスク済水平同期信号ＨＳ'を基準として、位相比較を行うことにより、マスク済水平同期信号ＨＳ'に同期したクロック信号ＣＫを生成している。
【００２８】
このように、本実施形態に係る疑似シンク除去回路１００によれば、コピーガード信号の疑似シンクPSの時間間隔Ｔpsが予め定められていることに着目し、カウンタ２０を水平同期信号ＨＳに同期した微分パルスＰ１でリセットしてリトリガブル動作させるようにしたので、カウンタ２０のビット数を削減することができる。具体的には、カウンタ２０のビット数を、従来のように水平同期パルスから第４番目の疑似シンクPSまでの期間を計数できるように設定する必要はなく、カウンタ２０は、隣接する疑似シンクPS間の期間を少なくとも計数できれば足りる。したがって、マスク信号MSKを生成する構成の回路規模を大幅に削減することができる。
【００２９】
また、この疑似シンク除去回路１００によれば、カウンタ２０は、そのカウント値がＫに至るとカウント動作を停止するから、コピーガード信号が付加されていないライン（例えば、第１１ライン）において、動作時間を短くすることができる。したがって、従来の技術と比較して、消費電力を大幅に削減することが可能となる。
【００３０】
＜２．応用例＞
上述した疑似シンク除去回路１００は、例えば、液晶表示装置に適用することができる。液晶表示装置は、ｉ本のデータ線X1〜Xiとｊ本の走査線Y1〜Yjとを備えた液晶表示パネル、各データ線X1〜Xiにデータ信号を供給するデータ信号駆動回路、各走査線Y1〜Yjの走査信号を供給する走査信号駆動回路、およびデータ信号駆動回路と走査信号駆動回路とを制御する駆動制御回路によって大略構成されている。ここで、駆動制御回路は、水平同期信号に同期したクロック信号を生成するＰＬＬ回路を備えており、このクロック信号に基づいて各構成部分を制御するためのタイミング信号が生成される。したがって、駆動制御回路中に上述した疑似シンク除去回路１００を設け、そこで生成されるマスク済水平同期信号ＨＳ'をＰＬＬ回路に供給することで、疑似シンクPSの影響を受けない安定したタイミング信号を生成することができる。この結果、液晶表示パネルに表示される画像品質を向上させることができる。
【００３１】
さらに、この液晶表示装置をライトバルブとして用いてビデオプロジェクタを構成してもよい。また、液晶表示装置をパーソナルコンピュータや、ページャに適用してもよい。なお、これらの電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、携帯電話、テレビ電話、POS端末、タッチパネルを備えた装置等などが電子機器の例として挙げられる。
【００３２】
＜３．変形例＞
（１）上述した疑似シンク除去回路１００において、カウンタ２０はカウント値がＫに達するとカウント動作を停止するものであったが、カウント値がＪ＋１に達したときにカウント動作を停止させるようにしてもよい。この場合には、カウント値がＪ＋１に達すると、デコーダ３０から出力される一致パルスＰ２がハイレベルとなる。ここで、疑似シンク除去回路１００のタイミングチャートは図３に示すものとなり、一致パルスＰ２の波形は図３（ｅ）に示すものとなる。すなわち、一致パルスＰ２の波形は図２（ｆ）に示すマスク信号MSKの波形と同じになる。そこで、カウント値がＪ＋１（デコーダのデコード値）に達するとカウント動作を停止するようにカウンタ２０を構成し、ラッチ回路４０を省略し、一致パルスＰ１をマスク信号MSKの替わりにアンド回路５０に供給するように構成してもよい。
【００３３】
（２）上述した疑似シンク除去回路１００においては、水平同期パルスHPと疑似シンクPSとの時間間隔と、隣り合う疑似シンクPSの各時間間隔とが等しいものとして説明したが、これらの時間間隔が異なる値をとる場合には、最も長い時間間隔に対応するカウンタ２０のカウント値をＪとして、上述した実施形態および変形例を適用すればよい。要は、水平同期パルスHPおよび複数の疑似シンクPSのパルス間隔より広い間隔に対応する基準値Ｊ＋１とカウンタ２０のカウント値とが一致するタイミングで一致パルスＰ１を生成すればよい。
【００３４】
（３）上述した疑似シンク除去回路１００においては、コピーガード信号に係る疑似シンクPSを除去するものであったが、本発明はこれに限定されるのではなく、垂直ブランキング期間等に重畳される各種の制御信号に係る疑似パルスを除去するために用いてもよいことは勿論である。要は、水平同期パルスに続いて複数の疑似パルスが予め定められた間隔で配置された水平同期信号から、疑似パルスを除去するのであれば、制御信号の種類は問わない。
【００３５】
【発明の効果】
上述したように本発明に係る発明特定事項によれば、水平同期信号に重畳している疑似パルスを除去することができる。また、カウンタをリセットするように構成したので、カウンタの回路規模を削減することができる。さらに、所定値になるとカウント動作を停止するように構成したので、消費電力を削減することができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態に係る疑似シンク除去回路およびその周辺構成のブロック図である。
【図２】 同実施形態に係わる疑似シンク除去回路のタイミングチャートである。
【図３】 変形例に係わる疑似シンク除去回路のタイミングチャートである。
【図４】 （ａ）はコピーガード信号、（ｂ）および（ｃ）はコンポジット同期信号、（ｄ）は従来の技術に係るマスクパルス、（ｅ）は従来の技術に係るマスク信号の各波形を示す波形図である。
【符号の説明】
１０……微分回路（リセット手段）、
２０……カウンタ、
３０……デコーダ（タイミング検出手段）、
５０……アンド回路（除去手段、マスク手段）、
４０……ラッチ回路（マスク信号生成手段）、
PS……疑似シンク（疑似パルス）、
ＨＳ……水平同期信号、
ＣＫ……クロック信号、
１００……疑似シンク除去回路（疑似パルス除去回路）。
【発明の属する技術分野】
本発明は、コピーガード信号等に含まれる疑似パルスを水平同期信号から除去するのに好適な疑似パルス除去方法、疑似パルス除去回路、およびこれを用いた電子機器に関する。
【０００２】
【従来の技術】
液晶表示装置のように映像信号に基づいて画像を表示する電子機器あっては、コンポジット同期信号から分離した水平同期信号をＰＬＬ(Phase Locked Loop)回路に取り込みコンポジット同期信号に同期したクロック信号を生成することが行われる。そして、このクロック信号に基づいて各種のタイミング信号を生成し、これを用いて映像処理を行っている。したがって、クロック信号がコンポジット同期信号に正確に同期していることが重要である。
【０００３】
ところで、映像信号の垂直ブランキング期間内の前後には、映像機器を制御するための信号が付加されていることがある。このような制御信号としては、例えば、複製防止用の信号（以下、コピーガード信号と称する）がある。図４（ａ）は、コピーガード信号の波形を示したものである。図示するようにコピーガード信号は、水平同期パルスHP、疑似シンクPSおよびＡＧＣパルスAPから構成されている。そして、このコピーガード信号は、各フィールドの１２ラインから１９ラインまでに介挿される。
【０００４】
このようなコピーガード信号が付加された映像信号のコンポジット同期信号ＣＳは、図４（ｂ）,（ｃ）に示すように疑似シンクPSが重畳したものとなる。このため、コンポジット同期信号ＣＳから分離した水平同期信号にも、疑似シンクPSが重畳する。
【０００５】
ＰＬＬ回路は、水平同期信号の水平同期パルスHPを時間基準としてクロック信号の周波数および位相を制御するが、水平同期信号に疑似シンクPSが重畳していると、ＰＬＬ回路は、水平同期パルスHPおよび疑似シンクPSを基準として位相比較を行うことになる。この結果、疑似シンクPSによってクロック信号の周波数が乱され、正常な映像処理を行うことができないといった問題があった。上述したように、コピーガード信号は各フィールドの１２ラインから１９ラインまで、すなわち、映像開始の直前に介挿されるので、コピーガード信号に起因するクロック信号の乱れは、映像開始後の数水平走査期間続く。このため、表示画像の上部に映像の乱れが発生することになる。
【０００６】
このようなコピーガード信号に起因する画像の乱れを防止するため、疑似シンクPSが介挿される期間をマスクすることにより、疑似シンクPSを除去する技術が特開平４−１１５７９０号公報に開示されている。具体的には、ＰＬＬ回路から出力されるクロック信号をカウンタでカウントすることにより、図４（ｄ）に示すマスクパルスMSKを各水平走査期間毎に生成し、これに基づいて図４（ｅ）に示すマスク信号SYMSKを生成し、これを用いて疑似シンクPSを除去している。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の技術においては、マスクパルスMSKを生成するためにカウンタを用いるが、このカウンタは、少なくとも図４（ｄ）に示す期間Ｔを計測可能なだけのビット数を備えている必要がある。しかし、ビット数の大きなカウンタは回路規模が大きいといった問題がある。
【０００８】
また、上述したマスクパルスMSKは、コピーガード信号が付加される１２ラインから１９ラインまでに限られず、他のラインでも常に生成される。ところで、消費電力を削減するために、同期回路やＰＬＬ回路を、動作停止時に電力を殆ど消費しないＣＭＯＳで構成することがある。しかし、カウンタは、他のラインにおいても、少なくとも期間Ｔだけはクロック信号を計測しマスクパルスMSKを生成しているから、消費電力の削減が十分でないといった問題があった。
【０００９】
本発明は、上述した事情に鑑みてなされたものであり、カウンタの構成を簡易にするとともに低消費電力で動作させることができる疑似パルス除去方法、疑似パルス除去回路、およびこれを用いた電子機器を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するため請求項１に記載の発明にあっては、水平同期パルスに続いて複数の疑似パルスが予め定められた間隔で配置された水平同期信号から、前記疑似パルスを除去する疑似パルス除去回路において、クロック信号をカウントするカウンタと、前記水平同期信号を構成する前記水平同期パルスおよび前記疑似パルスに基づいて、前記カウンタをリセットするリセット手段と、前記水平同期パルスおよび複数の疑似パルスのパルス間隔より広い間隔に対応する基準値と前記カウンタのカウント値とが一致するタイミングを検出するタイミング検出手段と、前記タイミング検出手段の検出結果に基づいて前期水平同期信号から前記疑似パルスを除去する除去手段とを備えたことを特徴とする。
【００１１】
この疑似パルス除去回路によれば、カウンタは水平同期パルスおよび疑似パルスに基づいてリセットされるので、カウンタをリトリガブル動作させることができる。また、疑似パルスの間隔は所定の間隔を越えないから、カウント値が基準値を越えると、それより後は次の水平走査期間が始まらない限り疑似パルスが発生しないことを意味する。したがって、基準値とカウント値とが一致するタイミングに基づいて疑似パルスを除去することが可能となる。
【００１２】
また、カウンタは、請求項２に記載したように、カウント値が前記基準値以上の予め定められた値になるとカウント動作を停止するものであってもよい。カウント動作を停止することによって、カウント値が「０」に戻ることを防ぐことができるので、カウンタの構成を簡易なものにすることができる。また、動作停止によって、消費電力の削減を図ることができる。
【００１３】
また、請求項３に記載の発明にあっては、前記タイミング検出手段は、前記基準値と前記カウンタのカウント値とが一致すると一致パルスを生成し、前記除去手段は、前記水平同期パルスから前記一致パルスまで期間を特定するマスク信号を生成するマスク信号生成手段と、このマスク信号に基づいて前記水平同期信号をマスクするマスク手段とを備えることを特徴とする。
【００１４】
また、請求項４に記載の発明にあっては、請求項１乃至３のうちいずれか１項に記載した疑似パルス除去回路を有する電子機器であって、疑似パルスが除去された水平同期信号に基づいて映像処理に用いるタイミング信号を生成するタイミング回路を備え、前記タイミング信号に基づいて映像処理を行うことを特徴とする。例えば、液晶表示装置や、カーナビゲーションシステム、携帯情報端末機器、その他各種の電子機器が考えられる。
【００１５】
また、請求項５に記載の発明にあっては、クロック信号をカウントするカウンタを用いて、水平同期パルスに続いて複数の疑似パルスが予め定められた間隔で配置された水平同期信号から、前記疑似パルスを除去する疑似パルス除去方法において、前記水平同期信号を構成する前記水平同期パルスおよび前記疑似パルスに基づいて、前記カウンタをリセットする第１のステップと、前記水平同期パルスおよび複数の疑似パルスのパルス間隔より広い間隔に対応する基準値と前記カウンタのカウント値とが一致するタイミングを検出する第２のステップと、第２のステップの検出結果に基づいて前記疑似パルスが重畳している期間を特定し、当該期間において前記水平同期信号をマスクする第３のステップとを備えることを特徴とする。
【００１６】
【発明の実施の形態】
本発明の一実施形態に係る疑似シンク除去回路について、図面を参照しつつ説明をする。
【００１７】
＜１．疑似シンク除去回路＞
図１は、本実施形態に係る疑似シンク除去回路およびその周辺回路のブロック図である。図１に示すように疑似シンク除去回路１００は、微分回路１０、カウンタ２０、デコーダ３０、ラッチ回路４０、およびアンド回路５０から大略構成されている。なお、これらのデジタル回路に用いられる素子としては、各種の者があるが、この例にあっては、消費電力を考慮してＣＭＯＳ素子を用いている。
【００１８】
微分回路１０は、入力信号がハイレベルからローレベルに変化するタイミングで発生する立ち下がりエッジに同期して、正極性のパルスを発生する回路であって、そこには、コンポジット同期信号ＣＳから分離した水平同期信号ＨＳが供給される。
【００１９】
図２（ａ）は、１１ラインから２１ラインまでの水平同期信号ＨＳを示すタイミングチャートであり、図２（ｂ）は１１ラインから１３ラインまでの水平同期信号ＨＳを示すタイミングチャートである。ここで、図２（ｂ）に示す水平同期信号ＨＳが微分回路１０に供給されたとすると、微分回路１０は水平同期信号ＨＳの各立ち下がりエッジに同期して、ローレベルからハイレベルに立ち上がり、所定期間が経過した後、ローレベルとなる微分パルスＰ１を生成する（図２（ｃ）参照）。
【００２０】
カウンタ２０は、ＰＬＬ回路２００から供給されるクロック信号ＣＫをカウントするものであり、また、リセット端子Ｒに供給される信号の立ち上がりエッジでカウント値がリセットされるようになっている。図１に示すようにリセット端子Ｒには微分パルスＰ１が供給されるので、カウンタ２０は水平同期信号ＨＳの立ち上がりエッジに同期してリセットされる。また、カウンタ２０は、カウント値が所定値Ｋに達するとカウント動作を停止するように構成されている。
【００２１】
ここで、疑似シンクPSの間隔を図２（ｂ）に示すように期間Ｔpsで表すものとし、期間Ｔpsに相当するカウンタ２０のカウント値をＪで表すものとすれば、Ｊ＋１＜Ｋとなるように所定値Ｋは設定されている。したがって、カウンタ２０を用いれば、隣接する疑似シンクPSの時間間隔Ｔpsを計測することができる。
【００２２】
図２（ｄ）は、カウンタ２０のカウント値を縦軸に時間を横軸にとって、カウント値の変化を示したものである。なお、同図においては、Ｊ,Ｊ＋１,Ｋの間隔は、説明の都合上拡大して表現してある。
【００２３】
例えば、第１１ラインにおいては、まず、時刻t1でカウンタ２０がリセットされ、カウントが開始される。当該ラインでは疑似シンクPSが存在しないので、カウント値は途中でリセットされることなく順次歩進され、時刻t3でカウント値がＫに至り、その時点でカウンタ２０はカウント動作を停止する。このため、時刻t3から時刻t4まではカウント値Ｋが保持されることになる。
【００２４】
一方、第１２ラインにおいては、時刻t4でカウンタ２０がリセットされカウントが開始されるが、このラインには疑似シンクPSが重畳されているので、時刻t5,t6,t7,t8といったタイミングでカウント値が各々リセットされ「０」からカウントが再開されることになる。すなわち、カウンタ２０は、リトリガブル動作を行うことになる。
【００２５】
次に、デコーダ３０は、カウンタ２０のカウント値をデコードしてカウント値がＪ＋１と一致するときにハイレベルとなる一致パルスＰ２を生成する。図２（ｄ）に示すように時刻t2,t9のタイミングでは、カウント値がＪ＋１となるので、一致パルスＰ２は図２（ｅ）に示すものとなる。
【００２６】
次に、ラッチ回路４０は、セット端子Ｓに供給される微分パルスＰ１の立ち上がりに同期してセットされ、リセット端子Ｒに供給される一致パルスＰ２によってリセットされるようになっており、その反転出力端子からマスク信号MSKが取り出されるようになっている。したがって、マスク信号MSKは、図２（ｆ）に示すものとなる。
【００２７】
次に、アンド回路５０は、マスク信号MSKと水平同期信号ＨＳとの論理積を算出する。このマスク信号MSKは、カウント値がＪ＋１に達するとハイレベルになる一致パルスＰ２に基づいて生成されるが、疑似シンクPSが水平同期信号ＨＳに重畳していると、カウント値がＪに達した時にカウンタ２０はリセットされるから、疑似シンクPSが重畳している期間中は一致パルスＰ２がハイレベルとなることはない。このため、当該期間のマスク信号MSKは、必ずローレベルとなる。したがって、アンド回路５０によって疑似シンクPSは確実に除去され、図２（ｇ）に示すマスク済水平同期信号ＨＳ'が生成される。ＰＬＬ回路２００は、マスク済水平同期信号ＨＳ'を基準として、位相比較を行うことにより、マスク済水平同期信号ＨＳ'に同期したクロック信号ＣＫを生成している。
【００２８】
このように、本実施形態に係る疑似シンク除去回路１００によれば、コピーガード信号の疑似シンクPSの時間間隔Ｔpsが予め定められていることに着目し、カウンタ２０を水平同期信号ＨＳに同期した微分パルスＰ１でリセットしてリトリガブル動作させるようにしたので、カウンタ２０のビット数を削減することができる。具体的には、カウンタ２０のビット数を、従来のように水平同期パルスから第４番目の疑似シンクPSまでの期間を計数できるように設定する必要はなく、カウンタ２０は、隣接する疑似シンクPS間の期間を少なくとも計数できれば足りる。したがって、マスク信号MSKを生成する構成の回路規模を大幅に削減することができる。
【００２９】
また、この疑似シンク除去回路１００によれば、カウンタ２０は、そのカウント値がＫに至るとカウント動作を停止するから、コピーガード信号が付加されていないライン（例えば、第１１ライン）において、動作時間を短くすることができる。したがって、従来の技術と比較して、消費電力を大幅に削減することが可能となる。
【００３０】
＜２．応用例＞
上述した疑似シンク除去回路１００は、例えば、液晶表示装置に適用することができる。液晶表示装置は、ｉ本のデータ線X1〜Xiとｊ本の走査線Y1〜Yjとを備えた液晶表示パネル、各データ線X1〜Xiにデータ信号を供給するデータ信号駆動回路、各走査線Y1〜Yjの走査信号を供給する走査信号駆動回路、およびデータ信号駆動回路と走査信号駆動回路とを制御する駆動制御回路によって大略構成されている。ここで、駆動制御回路は、水平同期信号に同期したクロック信号を生成するＰＬＬ回路を備えており、このクロック信号に基づいて各構成部分を制御するためのタイミング信号が生成される。したがって、駆動制御回路中に上述した疑似シンク除去回路１００を設け、そこで生成されるマスク済水平同期信号ＨＳ'をＰＬＬ回路に供給することで、疑似シンクPSの影響を受けない安定したタイミング信号を生成することができる。この結果、液晶表示パネルに表示される画像品質を向上させることができる。
【００３１】
さらに、この液晶表示装置をライトバルブとして用いてビデオプロジェクタを構成してもよい。また、液晶表示装置をパーソナルコンピュータや、ページャに適用してもよい。なお、これらの電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、携帯電話、テレビ電話、POS端末、タッチパネルを備えた装置等などが電子機器の例として挙げられる。
【００３２】
＜３．変形例＞
（１）上述した疑似シンク除去回路１００において、カウンタ２０はカウント値がＫに達するとカウント動作を停止するものであったが、カウント値がＪ＋１に達したときにカウント動作を停止させるようにしてもよい。この場合には、カウント値がＪ＋１に達すると、デコーダ３０から出力される一致パルスＰ２がハイレベルとなる。ここで、疑似シンク除去回路１００のタイミングチャートは図３に示すものとなり、一致パルスＰ２の波形は図３（ｅ）に示すものとなる。すなわち、一致パルスＰ２の波形は図２（ｆ）に示すマスク信号MSKの波形と同じになる。そこで、カウント値がＪ＋１（デコーダのデコード値）に達するとカウント動作を停止するようにカウンタ２０を構成し、ラッチ回路４０を省略し、一致パルスＰ１をマスク信号MSKの替わりにアンド回路５０に供給するように構成してもよい。
【００３３】
（２）上述した疑似シンク除去回路１００においては、水平同期パルスHPと疑似シンクPSとの時間間隔と、隣り合う疑似シンクPSの各時間間隔とが等しいものとして説明したが、これらの時間間隔が異なる値をとる場合には、最も長い時間間隔に対応するカウンタ２０のカウント値をＪとして、上述した実施形態および変形例を適用すればよい。要は、水平同期パルスHPおよび複数の疑似シンクPSのパルス間隔より広い間隔に対応する基準値Ｊ＋１とカウンタ２０のカウント値とが一致するタイミングで一致パルスＰ１を生成すればよい。
【００３４】
（３）上述した疑似シンク除去回路１００においては、コピーガード信号に係る疑似シンクPSを除去するものであったが、本発明はこれに限定されるのではなく、垂直ブランキング期間等に重畳される各種の制御信号に係る疑似パルスを除去するために用いてもよいことは勿論である。要は、水平同期パルスに続いて複数の疑似パルスが予め定められた間隔で配置された水平同期信号から、疑似パルスを除去するのであれば、制御信号の種類は問わない。
【００３５】
【発明の効果】
上述したように本発明に係る発明特定事項によれば、水平同期信号に重畳している疑似パルスを除去することができる。また、カウンタをリセットするように構成したので、カウンタの回路規模を削減することができる。さらに、所定値になるとカウント動作を停止するように構成したので、消費電力を削減することができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態に係る疑似シンク除去回路およびその周辺構成のブロック図である。
【図２】 同実施形態に係わる疑似シンク除去回路のタイミングチャートである。
【図３】 変形例に係わる疑似シンク除去回路のタイミングチャートである。
【図４】 （ａ）はコピーガード信号、（ｂ）および（ｃ）はコンポジット同期信号、（ｄ）は従来の技術に係るマスクパルス、（ｅ）は従来の技術に係るマスク信号の各波形を示す波形図である。
【符号の説明】
１０……微分回路（リセット手段）、
２０……カウンタ、
３０……デコーダ（タイミング検出手段）、
５０……アンド回路（除去手段、マスク手段）、
４０……ラッチ回路（マスク信号生成手段）、
PS……疑似シンク（疑似パルス）、
ＨＳ……水平同期信号、
ＣＫ……クロック信号、
１００……疑似シンク除去回路（疑似パルス除去回路）。
Claims (5)
- 水平同期パルスに続いて複数の疑似パルスが予め定められた間隔で配置された水平同期信号から、前記疑似パルスを除去する疑似パルス除去回路において、
クロック信号をカウントするカウンタと、
前記水平同期信号を構成する前記水平同期パルスおよび前記疑似パルスに基づいて、前記カウンタをリセットするリセット手段と、
前記水平同期パルスおよび複数の疑似パルスのパルス間隔より広い間隔に対応する基準値と前記カウンタのカウント値とが一致するタイミングを検出するタイミング検出手段と、
前記タイミング検出手段の検出結果に基づいて前期水平同期信号から前記疑似パルスを除去する除去手段と
を備えたことを特徴とする疑似パルス除去回路。 - 前記カウンタはカウント値が前記基準値以上の予め定められた値になるとカウント動作を停止することを特徴とする請求項１に記載の疑似パルス除去回路。
- 前記タイミング検出手段は、前記基準値と前記カウンタのカウント値とが一致すると一致パルスを生成し、前記除去手段は、前記水平同期パルスから前記一致パルスまで期間を特定するマスク信号を生成するマスク信号生成手段と、このマスク信号に基づいて前記水平同期信号をマスクするマスク手段とを備えることを特徴とする請求項１または２に記載の疑似パルス除去回路。
- 請求項１乃至３のうちいずれか１項に記載した疑似パルス除去回路と、これにより疑似パルスが除去された水平同期信号に基づいて映像処理に用いるタイミング信号を生成するタイミング回路とを備え、前記タイミング信号に基づいて映像処理を行うことを特徴とする電子機器。
- クロック信号をカウントするカウンタを用いて、水平同期パルスに続いて複数の疑似パルスが予め定められた間隔で配置された水平同期信号から、前記疑似パルスを除去する疑似パルス除去方法において、
前記水平同期信号を構成する前記水平同期パルスおよび前記疑似パルスに基づいて、前記カウンタをリセットする第１のステップと、
前記水平同期パルスおよび複数の疑似パルスのパルス間隔より広い間隔に対応する基準値と前記カウンタのカウント値とが一致するタイミングを検出する第２のステップと、
第２のステップの検出結果に基づいて前記疑似パルスが重畳している期間を特定し、当該期間において前記水平同期信号をマスクする第３のステップと
を備えることを特徴とする疑似パルス除去方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28179698A JP3777828B2 (ja) | 1998-10-02 | 1998-10-02 | 疑似パルス除去回路、電子機器および疑似パルス除去方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28179698A JP3777828B2 (ja) | 1998-10-02 | 1998-10-02 | 疑似パルス除去回路、電子機器および疑似パルス除去方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000115580A JP2000115580A (ja) | 2000-04-21 |
| JP3777828B2 true JP3777828B2 (ja) | 2006-05-24 |
Family
ID=17644109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28179698A Expired - Fee Related JP3777828B2 (ja) | 1998-10-02 | 1998-10-02 | 疑似パルス除去回路、電子機器および疑似パルス除去方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3777828B2 (ja) |
-
1998
- 1998-10-02 JP JP28179698A patent/JP3777828B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000115580A (ja) | 2000-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4508583B2 (ja) | 液晶表示制御装置 | |
| JP3777828B2 (ja) | 疑似パルス除去回路、電子機器および疑似パルス除去方法 | |
| US5133008A (en) | Image signal processing device | |
| JPH05327486A (ja) | 同期信号生成回路 | |
| JP4487437B2 (ja) | 映像信号処理装置及び映像信号処理方法 | |
| US5349387A (en) | Apparatus for detecting polarity of an input signal | |
| JP3050179B2 (ja) | 垂直タイミング信号生成回路 | |
| JP2714302B2 (ja) | 画素同期装置 | |
| JP2000115574A (ja) | 同期信号極性判別方法、同期信号極性判別回路および電子機器 | |
| JP3397813B2 (ja) | 入力映像信号の判別機能を有するディスプレイ装置 | |
| JP2725851B2 (ja) | 映像表示装置 | |
| JP3054498B2 (ja) | 画像表示装置及び入力信号判別回路 | |
| JPH08205091A (ja) | 同期信号処理回路 | |
| JP2743041B2 (ja) | 画像表示装置 | |
| KR0124601B1 (ko) | 액정 티브이(tft-lcd tv)의 수직동기신호 잡음제거장치 | |
| JPH08221041A (ja) | 表示装置の同期制御回路 | |
| JP4059307B2 (ja) | 水平同期信号再生装置 | |
| JPH10260652A (ja) | 映像処理回路 | |
| KR0183777B1 (ko) | 칼라벌스트 위상틀어짐 검출장치 | |
| US7397294B2 (en) | Charge pump clock generating circuit and method thereof | |
| JP3083031B2 (ja) | 文字放送装置 | |
| JP3311533B2 (ja) | ラッチクロック発生回路 | |
| JP2002158890A (ja) | 位相ロック検出装置および位相ロック検出方法、並びにそれを用いた画像処理装置 | |
| JPH11261843A (ja) | 表示制御装置及び表示装置の制御方法 | |
| JPH07226860A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060220 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140310 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |