JP4508583B2 - 液晶表示制御装置 - Google Patents

液晶表示制御装置 Download PDF

Info

Publication number
JP4508583B2
JP4508583B2 JP2003313637A JP2003313637A JP4508583B2 JP 4508583 B2 JP4508583 B2 JP 4508583B2 JP 2003313637 A JP2003313637 A JP 2003313637A JP 2003313637 A JP2003313637 A JP 2003313637A JP 4508583 B2 JP4508583 B2 JP 4508583B2
Authority
JP
Japan
Prior art keywords
synchronization
signal
period
input
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003313637A
Other languages
English (en)
Other versions
JP2005086302A (ja
Inventor
和則 千田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2003313637A priority Critical patent/JP4508583B2/ja
Priority to CNB200410057533XA priority patent/CN100336378C/zh
Priority to TW093126444A priority patent/TWI247534B/zh
Priority to US10/933,781 priority patent/US7312793B2/en
Priority to KR1020040070884A priority patent/KR100637821B1/ko
Publication of JP2005086302A publication Critical patent/JP2005086302A/ja
Application granted granted Critical
Publication of JP4508583B2 publication Critical patent/JP4508583B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • G09G5/008Clock recovery

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Synchronizing For Television (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

本発明は液晶表示制御装置、特に同期信号異常時の処理に関する。
従来、液晶パネル(LCDパネル)はパーソナルコンピュータ(PC)用のモニタとして用いられていたが、近年、薄型、軽量である特性を活かして液晶テレビとして用いられる場合も多くなっている。PCのモニタとして使用されている限り、LCDパネルに入力される信号は比較的安定しているが、液晶テレビとして使用される場合、チャンネルの切替やVTR再生、早送り、巻き戻し時に入力信号は非安定状態となる。
図8には、一般的な液晶テレビの構成が示されている。液晶テレビは、TV映像信号を受信するTVチューナ10、受信したTV映像信号からR信号、G信号、B信号を抽出するRGBデコーダ12、TV映像信号の水平画素数あるいは走査線数を変換するためのスケーラ14及びパネルモジュール16を含んで構成される。パネルモジュール16にはLCDパネル及びこのLCDパネルを駆動するためのLCDコントローラが含まれる。LCDコントローラはタイミングを制御するコントローラ及びドライバICを含み、水平及び垂直同期信号に同期してLCDパネルを走査する。ドライバICは、タイミングコントローラからのラッチ信号STBに基づいて1水平期間内のデジタル映像信号をラッチ回路にラッチし、D/Aコンバータでアナログ信号に変換した後LCDパネルの各画素を駆動する駆動素子に出力する。例えば、ラッチ信号STBの立上りタイミングでデータレジスタに記憶されているR,G,B各デジタル映像信号データをラッチ回路に転送してラッチし、STBの立下りタイミングでアナログ出力をLCDパネルに出力して表示する。
PC等から安定した信号が供給されている場合にはタイミングコントローラやドライバICは正常に動作するが、チャンネルの切替やVTR再生時等のように非安定な信号が供給された場合、タイミングコントローラは正常に機能せず、LCDパネルを正常に駆動できずに画面が真っ白(ノーマリホワイトの場合)あるいは真っ黒(ノーマリブラックの場合)となる状態が出現する。本願明細書では、このように非安定な信号、特に水平及び垂直同期信号の周期が異常な信号が供給された場合にLCDパネルが真っ白あるいは真っ黒となる状態を特に「焼き付け」と称する。
もちろん、このような「焼き付け」を防止するためには、LCDコントローラに供給される水平及び垂直同期信号の周期を検出し、周期が通常の周期と異なる場合にこれを修正する回路を付加すればよい。
下記に示す従来技術では、垂直同期信号の周期が所定周期よりも短い場合に、新たに入力された垂直同期信号をマスクする技術が記載されている。また、垂直同期信号が入力されてから所定時間以上新たな垂直同期信号が入力されない場合に1フレーム前の垂直同期信号と同一の周期で疑似パルスを発生し、疑似パルスとその直後に入力される垂直同期信号の周期が所定の周期よりも短い場合に新たに入力される垂直同期信号をマスクする技術が記載されている。
図9には、従来の垂直カウントダウン回路の構成が示されており、図10にはタイミングチャートが示されている。垂直同期信号として、図10(A)に示すような通常よりも周期の短い部分を含む信号が図9に示す論理積回路70に入力されたとする。垂直同期信号の図中第1番目のパルスにより、論理和回路73の出力が“L”の状態となったとすると、カウンタ74は、その時点でのカウント値を遅延反転部77に出力するとともに、カウント値を“0”に再設定し、カウントアップ動作を開始する。また、遅延反転部77は、カウンタ74から出力されたカウント値の符号を反転するとともに、1フレーム分遅延して、カウンタ75に出力する。カウンタ75は、遅延反転部77から出力されたデータを初期値としてカウントアップ動作を開始する。カウンタ74のカウント値が“480”以上になると、カウンタ74から論理積回路70に出力されるノイズ除去用ウィンドウ信号(図10(B))は、“H”の状態とされる。そして、垂直同期信号の第2番目のパルスが入力されると、パルスの立ち下がりに同期して、カウンタ74,75がリセットされる。垂直同期信号の周期が正規の周期であるとすると、リセット直前のカウンタ74のカウント値は、“525”である。この値は、遅延反転部77に出力され、1フレーム分遅延された後、符号が反転されて“−525”とされて、カウンタ75に供給される。カウンタ75は、遅延反転部77から供給された値を初期値として、カウントアップを行い、カウント値が“−2”以上(−2,−1)となった場合には、論理和回路78に対する出力信号(図10(C))を“L”の状態とする。また、カウント値が“−1”となった場合には、カウンタ76に対する出力信号を“L”の状態とし、カウント動作を終了する。カウンタ76は、カウンタ75の出力信号が立ち下がるタイミングで、図10(D)に示すように、出力信号を“H”の状態とすると共に、初期値“0”からカウントアップを行う。そして、カウント値が“480”になると、出力信号を“L”とすると共に、カウント動作を終了する。論理和回路78の出力信号は、図10(E)に示すように、カウンタ75の出力とカウンタ76の出力が共に“L”の状態となった場合に、“L”の状態とされる。いま、図10(A)に示す垂直同期信号の第4番目のパルスが入力されたとする。この第4番目のパルスは、第3番目のパルスとの間隔が通常よりも短くなっているため、カウンタ74のカウント値が“480”になる前に、論理積回路70に入力されることになる。即ち、カウンタ74の出力が“L”の状態となっている場合に、第4番目のパルスが入力されるので、論理積回路70は、この第4番目のパルスをマスクすることになる。従って、論理和回路78からは、このパルスに対応する信号は出力されない。カウンタ76は、垂直同期信号の第3番目のパルスによりリセットされた後、カウントアップ動作を実行し、カウント値が“480”になると、その出力信号(図10(D))を“L”の状態とする。また、カウンタ75は、初期値として読み込んだ、1つ前のフレームのカウント値“−525”をカウントアップし、値“−2”となるタイミングで、論理和回路78に対する出力を“L”の状態とする。そのとき、カウンタ76の出力信号(図10(D))は、既に“L”の状態とされているので、論理和回路78の出力(図10(E))は、“L”の状態となる(第4番目のパルスが出力される)。続いて、垂直同期信号の第5番目のパルスが入力されると、そのときカウンタ74の論理積回路70に対する出力は“H”の状態とされているので、論理積回路70からパルスが出力され、その結果、微分回路の出力は“L”の状態となり、カウンタ74,75がリセットされる。カウンタ75の出力(図10(C))は、その瞬間“L”の状態とされるが、カウンタ76の出力が“H”の状態である(カウント値が“480”未満である)ので、論理和回路78の出力信号(図10(E))は、変化しない(“H”の状態を継続する)。次に、垂直同期信号の第6番目のパルスが入力されると、カウンタ74の出力(図10(B))は既に“H”の状態とされているため、論理和回路73の出力が“L”の状態とされ、その結果、カウンタ74,75がリセットされる。このとき、カウンタ76の出力(図10(D))は、既に“L”の状態とされているので、カウンタ75がリセットされるタイミングで、論理和回路78の出力が“L”の状態となる(第5番目のパルスが出力される)。
このように、通常よりも周期の短い部分を含む信号が入力された場合は、カウンタ74と論理積回路70によりマスクされ、異常な同期信号が供給されるのを防ぐことができるとしている。
特開平10−49057号公報(図8、図11)
上記従来技術では、カウントダウン出力の直後にオリジナルの同期信号が出力されることを防止するためにマスキングを用いているが、マスキング期間を超えた後に入力されたオリジナル同期信号はそのまま引き込んで出力するため、最終的な垂直同期信号の周期は本来の周期と異なることになり、LCDパネルを正常に駆動することが困難となる。
本発明の目的は、同期信号の周期を補正し、LCDパネルを正常に駆動できる液晶表示制御装置を提供することにある。
本発明は、水平及び垂直同期信号に同期して画面を操作する液晶表示制御装置であって、前記同期信号を入力する入力部と、入力同期信号の周期が所定の最小値及び最大値の範囲内にあるか否かを判定し、入力同期信号の周期が前記範囲内にない場合に、前記周期が前記範囲内となるようなタイミングで同期パルス信号を生成して前記入力同期信号に替えて出力し、かつ、生成した同期パルス信号と新たに入力した入力同期信号との周期が前記範囲内にないときに前記タイミングと同一若しくは異なるタイミングで前記同期パルス信号を生成し出力する同期パルス信号生成部とを有する。
本発明では、入力同期信号が所定の範囲内の周期を有していない場合、所定の範囲内となるように同期パルスを生成して代替出力する。そして、入力同期信号に復帰する場合にも、同期パルスとの周期が所定の範囲内となる場合に限定し、復帰時に異常周期となることを防止する。同期パルスと入力同期信号との周期が所定の範囲内にない場合には入力同期信号に復帰せず、同期パルスを代替出力したときと同一もしくは異なるタイミングで同期パルスを再び生成して代替出力する。同期パルスを生成し出力するタイミングとしては、例えば所定範囲の下限である最小値Min値のタイミングで出力する場合や所定範囲の上限である最大値Max値で出力する場合がある。
本発明において、前記同期パルス信号生成部は、入力同期信号の周期が前記範囲内にない場合に、前記周期が前記最大値となるタイミングで前記同期パルス信号を生成して出力し、かつ、生成し出力した前記同期パルス信号と新たに入力した入力同期信号との周期が前記範囲内にないときに前記周期が前記最大値となるタイミングで前記同期パルス信号を再び生成して出力してもよい。
また、本発明において、前記同期パルス信号生成部は、入力同期信号の周期が前記最小値より小さいために前記範囲内にない場合に前記周期が前記最小値となるタイミングで前記同期パルス信号を生成して出力し、入力同期信号の周期が前記最大値より大きいために前記範囲内にない場合に前記周期が前記最大値となるタイミングで前記同期パルス信号を生成して出力し、かつ、生成し出力した同期パルス信号と新たに入力した入力同期信号との周期が前記範囲内にないときに前記周期が前記最大値となるタイミングで前記同期パルス信号を再び生成して出力してもよい。
前記同期パルス信号生成部は、生成した同期パルス信号と新たに入力した入力同期信号との周期が前記最大値となるタイミングで前記同期パルス信号を生成して出力した連続回数が所定回数に達した場合に、前記周期が最小値となるタイミングに変更して前記同期パルス信号を生成して出力することもできる。
また、本発明において、前記同期パルス信号生成部は、入力同期信号の周期が前記最小値より小さいために前記範囲内にない場合に前記周期が前記最小値となるタイミングで前記同期パルス信号を生成して出力し、入力同期信号の周期が前記最大値より大きいために前記範囲内にない場合に前記周期が前記最大値となるタイミングで前記同期パルス信号を生成して出力し、かつ、生成し出力した同期パルス信号と新たに入力した入力同期信号との周期が前記最小値より小さいために前記範囲内にない場合に前記周期が前記最小値となるタイミングで前記同期パルス信号を再び生成して出力し、生成し出力した同期パルス信号と新たに入力した入力同期信号との周期が前記最大値より大きいために前記範囲内にない場合に前記周期が前記最大値となるタイミングで前記同期パルス信号を再び生成して出力してもよい。
以下、図面に基づき本発明の実施形態について説明する。
図1には、本実施形態における液晶表示制御装置15の回路構成が示されている。この回路は、図10に示された液晶テレビの全体構成において、スケーラ14とパネルモジュール16との間、すなわちスケーラ14の後段に設けられる。
液晶表示制御装置15は、カウンタ15a、比較器15b、同期パルス(あるいは自走パルス)生成器15c、カウンタ15d及びセレクタ15eを含んで構成される。
カウンタ15aは、前段の構成ブロックからの水平同期信号及び垂直同期信号を入力し、それぞれの周期をカウントする。水平同期信号の周期は水平画素数に対応し、垂直同期信号の周期は垂直ライン数に対応する。カウンタ15aでのカウント値は比較器15bに供給される。また、カウンタ15aは、後述する同期パルス生成器15cで同期パルスが生成された後に新たに同期信号が入力されるまでの周期もカウントし、カウント値を比較器15bに供給する。
比較器15bは、カウンタ15aからのカウント値、すなわち同期信号の周期が所定の範囲内にあるか否かを判定する。すなわち、同期信号の周期を所定の最小値Min値と大小比較するとともに、同期信号の周期を所定の最大値Max値と大小比較する。比較器15bは、同期信号の周期と所定の最小値Min値、Max値との比較結果に応じて切替信号をセレクタ15eに出力する。また、同期信号の周期が所定の範囲内にない場合、すなわち、周期が最小値Minより小さい、あるいは周期が最大値Max値より大きい場合には、同期パルス生成器15cにパルス発生信号を出力する。最小値Min値、最大値Max値は表示解像度に応じて設定されるが、例えば水平同期信号の最小値Min値は1050、最大値Max値は1800、垂直同期信号の最小値Min値は780、最大値Max値は900に設定される。
同期パルス(あるいは自走パルス)生成器15cは、比較器15bからのパルス発生信号を入力して同期パルス(あるいは自走パルス)を生成してセレクタ15eに出力する。なお、自走パルスとは、本来の同期信号とは別個に装置15内部で生成(自走)したパルスであることに着目したものである。また、同期パルス生成器15cで同期パルスを生成した場合、カウンタ15dを順次インクリメントしていく。さらに、同期パルス生成器15cは、同期パルスを生成した場合にカウンタ15aのカウント値をリセットし、同期パルスが生成されてから新たに同期信号が入力されるまでの周期をカウントさせる。
カウンタ15dは、同期パルス生成器15cでの同期パルス生成の回数をカウントする。そして、同期パルス生成が連続して所定回数に達した場合、比較器15bでの大小比較のしきい値を変化させる。例えば、同期パルスが生成されてから新たな同期信号が入力されるまでの周期が所定の範囲内にない場合、比較器15bは最大値Maxとなるタイミングで同期パルス生成器15cから同期パルスを出力させるが、この出力タイミングをMax値からMin値に変化させる。
セレクタ15eは、同期信号(オリジナル同期信号)及び同期パルス生成器15cからの同期パルスを入力し、いずれかの信号を比較器15bからの切替信号に基づき選択的に出力する。具体的には、同期信号の周期が所定の範囲内にあるとき、及び同期パルス生成から次の同期信号入力までの周期が所定の範囲内にあるときにはセレクタ15eは同期信号(オリジナル同期信号)を選択して出力し、同期信号の周期が所定の範囲内にないとき、及び同期パルス生成から次の同期信号入力までの周期が所定の範囲内にないときにはセレクタ15eは同期パルス(あるいは自走パルス)を選択して出力する。
このような構成において、通常の周期を有する同期信号が装置15に入力された場合、同期パルス生成器15cは同期パルスを生成せず、セレクタ15eは常に同期信号を選択して出力するため、装置15からは入力同期信号がそのままの波形で出力される。
一方、通常の周期を有しない、すなわち同期信号の周期が所定の範囲内にない同期信号が装置15に入力された場合、同期パルス生成器15cが動作して同期パルスを生成し、セレクタ15eは同期信号の代わりに生成同期パルスを出力する。生成同期パルスの出力は、生成同期パルスと入力同期信号との周期が所定の範囲内となるまで連続的に出力される。したがって、セレクタ15eからは、常にその周期が所定の範囲内にある同期信号が出力されることとなり、後段のパネルモジュール16に供給される。
図2には、装置15の基本的な動作フローチャートが示されている。まず、比較器15bにて同期信号の周期が所定の範囲内であるか否か、すなわち最小値Min以上であり最大値Max値以下であるかを判定する(S101)。もし、周期が範囲内であればこの同期信号をそのまま出力する(S106)。
一方、同期信号の周期が範囲内でない場合、すなわち最小値Min値より小さいか、あるいは最大値Max値より大きい場合、同期パルス生成器15cから同期パルス(あるいは自走パルス)を生成して出力する(S102)。同期パルスを生成して出力した後、入力同期信号(オリジナル同期信号)に復帰できるか否かを判定する(S103)、この判定は、同期パルスと新たに入力した同期信号との周期が範囲内にあるか否かで判定され、周期が範囲内にあれば復帰できると判定されて入力同期信号をそのまま出力する(S106)。周期が範囲内にない場合、入力同期信号に復帰できないと判定され、同期パルスを所定のタイミングで出力し続ける。このタイミングは、周期が所定の範囲内となるタイミングであり、すなわち、周期が最小値Min値と最大値Max値の間にあるタイミングである。その一つの例は、周期が最大値Max値となるタイミングである。この場合、同期パルスはその周期が最大値Max値となるように出力される。また、入力同期信号に復帰できず、同期パルスを出力する場合、所定回数だけ連続して同期パルスを出力したか否かを判定する(S104)。所定回数連続して同期パルスを出力していない場合、同一タイミング、すなわち周期が最大値Maxとなるタイミングで同期パルスを出力し続ける。一方、同期パルスの生成及び出力が所定回数に達した場合、同期パルスを生成し出力するタイミング、上記の例では最大値Max値となるタイミングを最小値Min値となるタイミングに変更した上で同期パルスを生成し出力する(S105)。タイミングを変更するのは、同期パルスを同じタイミングで生成し続けた場合に入力同期信号への復帰が遅れるのを防止するためである。すなわち、入力同期信号の周期が正常周期に戻っても、同期パルスと入力同期信号との周期が範囲内にない場合には継続して同期パルスが出力されてしまい、入力同期信号が遮断され続けてしまうことを防止するためである。
なお、周期が範囲内にない場合に同期パルス(あるいは自走パルス)を出力するタイミングとしては2種類存在する。すなわち、入力同期信号に代えて始めて同期パルスを出力するタイミングと、同期パルスから入力同期信号に復帰できないため同期パルスを継続して出力するタイミングである。両タイミングは同一でもよく、あるいは異なっていてもよい。前者の例としては、常にMax値となるタイミングで出力するものであり、後者の例としては入力同期信号に代えて始めて同期パルスを出力するタイミングとして周期の大小に応じてMin値あるいはMax値とするタイミングとし、同期パルスから入力同期信号に復帰できないため同期パルスを継続して出力するタイミングとして常にMax値となるタイミングである。周期の大小に応じてMin値あるいはMax値とするタイミングとは、周期がMin値より小さい場合にはMin値となるタイミングで同期パルスを出力し、周期がMax値より大きい場合にはMax値となるタイミングで同期パルスを出力することである。
図3には、本実施形態における装置15の詳細な動作フローチャートが示されている。なお、この動作は、入力同期信号に代えて始めて同期パルスを出力するタイミングとして周期の大小に応じてMin値あるいはMax値とするタイミングとし、同期パルスから入力同期信号に復帰できないため同期パルスを継続して出力するタイミングとして常にMax値となるタイミングとしたものである。
まず、装置15に同期信号を入力する(S201)。そして、装置15のカウンタ15aで同期信号の周期をカウントする。すなわち、垂直ライン数CntLine1及び水平画素数CntDot1を検出する(S202)。
周期、すなわち水平画素数と垂直ライン数を検出した後、比較器15bでカウント値と最小値Min値とを大小比較する(S203)。上記のように、水平画素数の最小値Min値は例えば1050であり、垂直ライン数の最小値Minは例えば780である。カウント値が最小値Min値以上である場合には、比較器15bは次にカウント値と最大値Max値とを大小比較する(S204)。水平画素数の最大値Max値は例えば1800であり、垂直ライン数の最大値Max値は例えば900である。
比較器15bにて比較した結果、カウント値が最小値Min値と最大値Max値の範囲内にある場合、S203及びS204にていずれもNOと判定され、入力同期信号をそのまま出力する(S205)。そして、再び同期信号の周期をカウントし、比較器15bで比較する。
一方、S203にてカウント値が最小値Min値より小さいと判定された場合、同期パルス生成器15cは周期がMin値となるタイミングで同期パルス(あるいは自走パルス)を生成する(S206)。また、S204にてカウント値が最大値Max値より大きいと判定された場合、同期パルス生成器15cは周期がMax値となるタイミングで同期パルス(あるいは自走パルス)を生成する(S207)。周期の大小に応じて同期パルスを生成した後、セレクタ15eはこれらの同期パルスを出力する(S208)。
同期パルス(あるいは自走パルス)を出力した後、カウンタ15aは再びカウントを開始し、新たに同期信号が入力されるまでの周期をカウントする。このときのカウント値を垂直ライン数CntLine2、水平画素数CntDot2とする(S209)。そして、比較器15bは、カウント値を再び最小値Min値及び最大値Max値と大小比較する。すなわち、Min値とカウント値とを大小比較し(S210)、カウント値が最小値Min値以上である場合には次に最大値Max値とカウント値とを大小比較する(S211)。S210及びS211にてNO、すなわち同期パルス出力から次に同期信号が入力されるまでの周期が最小値Min値と最大値Max値の範囲内である場合には、同期信号に復帰することが可能であることを意味するから、同期パルス生成器15cでの同期パルス生成及び出力を中止し(これを自走モードのOFFと称する)(S212)、セレクタ15eは入力した同期信号を出力する(S213)。
また、S210あるいはS211にてYES、すなわち同期パルス出力から次に同期信号が入力されるまでの周期が最小値Min値より小さい、あるいは最大値Max値よりも大きい場合、同期信号に復帰したのではその周期が所定の範囲外となってLCDパネルに焼き付けが生じるおそれがあるため自走モードを維持する。すなわち、同期パルス生成器15cは引き続き同期パルスを生成し、セレクタ15eは同期パルスを出力する。このとき、同期パルス生成器15bは、周期の大小によらず一律に周期がMax値となるタイミングで同期パルスを生成し出力する(S214)。
同期パルス生成器15cで同期パルスを生成し出力した場合、その回数はカウンタ15dでカウントされる。その回数が3回に達した場合、より特定的には、入力同期信号のカウント値CntLine1あるいはCntDot1がMax値とほぼ等しい場合が連続して3フィールド続いた場合には、自走モードにおいて同期パルスを生成し出力するタイミングをMax値からMin値に変更する(S216)。Max値がCntLine1あるいはCntDot1とほぼ等しい場合、入力同期信号はほぼ正常な周期であっても同期パルスと次に入力される同期信号との周期は常にほぼ一定で所定の範囲外となってしまい、常に自走モードが維持され同期信号に復帰できない事態となる。そこで、同期パルスを生成し出力するタイミングをMax値からMin値に変更し、同期パルスと次に入力される同期信号との周期を変化させて、該周期が所定の範囲内となるようにして同期信号への復帰を促す。Max値をMin値に変更した後、周期をカウントし(S209)、周期が範囲内であれば(S210及びS211でNO)、自走モードがOFFとなり(S212)、同期信号に復帰する(S213)。
図4には、以上述べた処理による出力同期信号のタイミングチャートが示されている。図4(a)は入力同期信号のタイミングチャート、図4(b)は装置15から出力される同期信号のタイミングチャートである。入力同期信号の周期が最小値Min値と最大値Max値との間にある場合には、装置15はそのまま入力同期信号を出力する。図において、装置15によりそのまま出力される同期信号は「OK」と示されている。一方、図において入力同期信号100はその周期が最小値Min値より小さくなっており、図では範囲内にないことを示す「NG」と示されている。このような周期の異常は、チャンネル切替やVTRの巻き戻し、早送り等において生じ得る。この時点において装置15は入力同期信号100の代わりに、装置15内部の同期パルス生成器15cで生成した同期パルスを出力する。同期パルスの出力タイミングが、周期が最小値Minとなるタイミングである。図では、同期パルス200として示されている。
同期パルス200を生成し出力した後、新たに同期信号102が入力されるが、同期パルス200との周期は最小値Minより小さいため、この入力同期信号102をそのまま出力することはできない。そこで、装置15は自走モードを継続し、装置15内部の同期パルス生成器15cで同期パルスを生成して出力する。図では、同期パルス202として示されている。同期パルス202の出力タイミングは、同期パルス200からの周期が最大値Max値となるタイミングである。
同期パルス202を生成し出力した後、新たに同期信号104が入力されるが、同期パルス202と入力同期信号104との周期は最小値Min値と最大値Max値との間にあるため「OK」とされ、装置15は自走モードをOFFとして入力同期信号104をそのまま出力する。以上のようにして、図4(b)に示されるような同期信号が最終的に出力される。出力される同期信号の周期は最小値Min値と最大値Max値の範囲内にある正常な周期を有する。
図4のタイミングチャートでは自走モードがONされてから同期パルス200、202を生成し出力した後に自走モードをOFFとして入力同期信号に復帰している。一方、入力同期信号104のタイミングによっては同期パルス202からの周期が範囲外となり、再び同期パルス生成器15cから同期パルスが生成され出力されることになる。自走モードが所定回数だけ連続した場合、自走モードからの復帰を図るべく同期パルスの出力タイミングはMax値からMin値に変更される。
図5には、同期パルスの出力タイミングの変更が模式的に示されている。同期信号の周期が最小値Min値より小さいため自走モードがONされ最小値Min値となるタイミングで同期パルスが出力される。その後、同期パルスは周期がMax値となるタイミングで順次同期パルス生成器15cから出力され、3回(3フィールド)連続して出力された場合には、同期パルスを出力するタイミングをMax値からMin値に変更する。Max値からMin値への変更は、図1に示すようにカウンタ15dからの変更信号に基づき実行される。Min値のタイミングで出力することにより、同期パルスと入力同期信号との周期が変化し、入力同期信号への速やかな復帰が図られる。すなわち、入力同期信号自体の周期が正常値であっても、同期パルスの出力タイミングをMax値で固定化していると、同期パルスと入力同期信号との周期も固定化されてしまい、常にその周期は範囲外となってしまう。同期パルスの出力タイミングをMin値に変更することで、同期パルスと入力同期信号との周期も変更(増大)されるため、周期が範囲内となって入力同期信号への復帰が図られる。
図6には、入力同期信号の周期がMax値を超えた場合のタイミングチャートが示されている。入力同期信号100の周期は最大値Max値を超えた場合、すなわち、最大値Max値となっても同期信号が入力されなかった場合、装置15内部の同期パルス生成器15cは最大値Max値のタイミングで同期パルス200を生成し出力する。自走モードにおいては図4と同様に同期パルス200と入力同期信号の周期が範囲内であれば自走モードをOFFとして入力同期信号に復帰し、同期パルス200と入力同期信号の周期が範囲外であればMax値となるタイミングで同期パルス202を出力する。
以上説明したように、本実施形態では、入力同期信号の周期、すなわち水平画素数や垂直ライン数が所定のMin値とMax値の範囲内にある場合にはそのまま出力し、範囲内にない場合には装置15内部で同期パルスを生成して同期信号の周期を所定の範囲内に維持するとともに、入力同期信号に復帰する場合にもその周期が範囲内となるように調整するため、LCDパネルの焼き付けを防止することができる。
なお、本発明は上記の実施形態に限定されるものではなく種々の変更が可能である。
例えば、本実施形態では入力同期信号の周期がMin値より小さい場合にはMin値のタイミングで同期パルスを出力し、入力同期信号の周期がMax値より大きい場合にはMax値のタイミングで同期パルスを出力して自走モードに入り、自走モード中はMax値のタイミングで同期パルスを出力しているが、入力同期信号の周期が範囲外のときには常にMax値のタイミングで同期パルスを出力し、自走モード中においてもMax値のタイミングで出力してもよい。
図7にはこの場合のタイミングチャートが示されている。入力同期信号100の周期がMin値より小さい場合、装置15内部の同期パルス生成器15cは周期がMax値となるタイミングで同期パルス200を生成し出力する。その後は図4と同様に、自走モード中はMax値となるタイミングで同期パルス202を出力し、その後Min値に出力タイミングを変更して入力同期信号への復帰を図る。
また、上記の実施形態では自走モード中においては同期パルスと入力同期信号の周期が範囲外である場合には常にMax値となるタイミングで同期パルスを生成し出力しているが、自走モード中であっても同期パルスと入力同期信号の周期がMin値より小さいために範囲外となる場合にはMin値となるタイミングで同期パルスを生成して出力し、周期が最大値Max値を超えるため範囲外となる場合にはMax値となるタイミングで同期パルスを生成してもよい。この場合、図3のフローチャートでは、S210でYESであればMin値で同期パルスを生成し、S211でYESであればMax値で同期パルスを生成してS215の処理に移行することになる。
さらに、本実施形態では、入力同期信号の周期がMin値より小さい場合にはMin値となるタイミングで同期パルスを生成し出力しているが、入力同期信号の周期がMin値より小さい場合にはMin値とMax値の中間のタイミング、あるいはMin値とMax値の間の任意のタイミングで同期パルスを生成し出力することもできる。自走モード中においても同様である。
液晶表示制御装置の構成ブロック図である。 実施形態の基本処理フローチャートである。 実施形態の詳細フローチャートである。 実施形態のタイミングチャート(その1)である。 実施形態の同期パルス出力タイミングの変更説明図である。 実施形態のタイミングチャート(その2)である。 実施形態の他のタイミングチャートである。 液晶テレビの全体構成図である。 従来技術の回路図である。 従来技術のタイミングチャートである。
符号の説明
10 チューナ、12 デコーダ、14 スケーラ、15 液晶表示制御装置、16 パネルモジュール。

Claims (4)

  1. 水平及び垂直同期信号に同期して画面を操作する液晶表示制御装置であって、
    前記同期信号を入力する入力部と、
    入力同期信号の周期が所定の最小値及び最大値の範囲内にあるか否かを判定し、入力同期信号の周期が前記範囲内にない場合に、前記周期が前記範囲内となるようなタイミングで同期パルス信号を生成して前記入力同期信号に替えて出力し、かつ、生成した同期パルス信号と新たに入力した入力同期信号との周期が前記範囲内にないときに前記タイミングと同一若しくは異なるタイミングで前記同期パルス信号を生成し出力する同期パルス信号生成部と、を備え、
    前記同期パルス信号生成部は、入力同期信号の周期が前記範囲内にない場合に、前記周期が前記最大値となるタイミングで前記同期パルス信号を生成して出力し、かつ、生成し出力した前記同期パルス信号と新たに入力した入力同期信号との周期が前記範囲内にないときに前記周期が前記最大値となるタイミングで前記同期パルス信号を再び生成して出力することを特徴とする液晶表示制御装置。
  2. 請求項1記載の装置において、
    前記同期パルス信号生成部は、入力同期信号の周期が前記最小値より小さいために前記範囲内にない場合に前記周期が前記最小値となるタイミングで前記同期パルス信号を生成して出力し、入力同期信号の周期が前記最大値より大きいために前記範囲内にない場合に前記周期が前記最大値となるタイミングで前記同期パルス信号を生成して出力し、かつ、生成し出力した同期パルス信号と新たに入力した入力同期信号との周期が前記範囲内にないときに前記周期が前記最大値となるタイミングで前記同期パルス信号を再び生成して出力する
    ことを特徴とする液晶表示制御装置。
  3. 請求項に記載の装置において、
    前記同期パルス信号生成部は、生成した同期パルス信号と新たに入力した入力同期信号との周期が前記最大値となるタイミングで前記同期パルス信号を生成して出力した連続回数が所定回数に達した場合に、前記周期が最小値となるタイミングに変更して前記同期パルス信号を生成して出力することを特徴とする液晶表示制御装置。
  4. 請求項1記載の装置において、
    前記同期パルス信号生成部は、入力同期信号の周期が前記最小値より小さいために前記範囲内にない場合に前記周期が前記最小値となるタイミングで前記同期パルス信号を生成して出力し、入力同期信号の周期が前記最大値より大きいために前記範囲内にない場合に前記周期が前記最大値となるタイミングで前記同期パルス信号を生成して出力し、かつ、生成し出力した同期パルス信号と新たに入力した入力同期信号との周期が前記最小値より小さいために前記範囲内にない場合に前記周期が前記最小値となるタイミングで前記同期パルス信号を再び生成して出力し、生成し出力した同期パルス信号と新たに入力した入力同期信号との周期が前記最大値より大きいために前記範囲内にない場合に前記周期が前記最大値となるタイミングで前記同期パルス信号を再び生成して出力することを特徴とする液晶表示制御装置。
JP2003313637A 2003-09-05 2003-09-05 液晶表示制御装置 Expired - Fee Related JP4508583B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003313637A JP4508583B2 (ja) 2003-09-05 2003-09-05 液晶表示制御装置
CNB200410057533XA CN100336378C (zh) 2003-09-05 2004-08-17 液晶显示控制装置
TW093126444A TWI247534B (en) 2003-09-05 2004-09-01 Liquid crystal display controller
US10/933,781 US7312793B2 (en) 2003-09-05 2004-09-03 Liquid crystal display controller
KR1020040070884A KR100637821B1 (ko) 2003-09-05 2004-09-06 액정 표시 제어 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003313637A JP4508583B2 (ja) 2003-09-05 2003-09-05 液晶表示制御装置

Publications (2)

Publication Number Publication Date
JP2005086302A JP2005086302A (ja) 2005-03-31
JP4508583B2 true JP4508583B2 (ja) 2010-07-21

Family

ID=34225143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003313637A Expired - Fee Related JP4508583B2 (ja) 2003-09-05 2003-09-05 液晶表示制御装置

Country Status (5)

Country Link
US (1) US7312793B2 (ja)
JP (1) JP4508583B2 (ja)
KR (1) KR100637821B1 (ja)
CN (1) CN100336378C (ja)
TW (1) TWI247534B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4672323B2 (ja) * 2004-09-30 2011-04-20 東芝モバイルディスプレイ株式会社 平面型表示装置
TWI268473B (en) * 2004-11-04 2006-12-11 Realtek Semiconductor Corp Display controlling device and controlling method
US9378099B2 (en) 2005-06-24 2016-06-28 Catalogic Software, Inc. Instant data center recovery
US7937547B2 (en) * 2005-06-24 2011-05-03 Syncsort Incorporated System and method for high performance enterprise data protection
JP4572144B2 (ja) * 2005-07-06 2010-10-27 Necディスプレイソリューションズ株式会社 表示パネル駆動装置および表示パネル駆動方法
JP4894183B2 (ja) * 2005-07-25 2012-03-14 三菱電機株式会社 ノイズ除去回路およびこれを用いたマトリックス表示装置、ならびに解像度弁別回路
US20070040789A1 (en) * 2005-08-17 2007-02-22 Samsung Electronics Co., Ltd. Protection device for gate integrated circuit, gate driver, liquid crystal display including the same and method of protecting a gate IC in a display
JP5020754B2 (ja) * 2007-09-19 2012-09-05 キヤノン株式会社 映像処理装置およびその制御方法
CN101499256B (zh) * 2008-02-03 2013-02-06 深圳艾科创新微电子有限公司 一种同步信号的跟踪方法及系统
JP4956483B2 (ja) * 2008-05-19 2012-06-20 株式会社東芝 同期信号制御回路
KR101418017B1 (ko) 2008-06-27 2014-07-09 삼성전자주식회사 파워 온 리셋 신호를 이용한 셀프 마스킹 기능을 갖는 액정패널 구동 장치 및 방법
JP4675992B2 (ja) * 2008-08-20 2011-04-27 株式会社東芝 映像信号用同期信号生成装置
JP5338478B2 (ja) * 2009-05-25 2013-11-13 ソニー株式会社 受信装置、シャッタメガネ、および送受信システム
JP4729124B2 (ja) * 2010-07-12 2011-07-20 Necディスプレイソリューションズ株式会社 表示パネル駆動装置および表示パネル駆動方法
JP2012037594A (ja) * 2010-08-04 2012-02-23 Seiko Epson Corp 画像処理装置、画像表示装置及び画像処理方法
KR101814799B1 (ko) * 2011-02-07 2018-01-04 매그나칩 반도체 유한회사 소스 드라이버, 콘트롤러 및 소스 드라이버 구동방법
KR102000040B1 (ko) * 2011-12-01 2019-07-16 엘지디스플레이 주식회사 입출력 동기 신호의 동기화 회로와, 그를 이용한 백라이트 드라이버 및 액정 표시 장치
CN102447940B (zh) * 2011-12-19 2013-11-06 四川长虹电器股份有限公司 基于pwm实现3d同步信号时序和编码控制系统及方法
EP2765392B1 (de) * 2013-02-06 2015-09-02 Siemens Aktiengesellschaft Verfahren und Auswerteeinrichtung für eine Plausibilitätsprüfung eines Inkrementalzählers
JP6772914B2 (ja) * 2017-03-16 2020-10-21 セイコーエプソン株式会社 画像処理装置、表示装置および画像処理方法
TWI619106B (zh) * 2017-08-30 2018-03-21 友達光電股份有限公司 電源電壓同步電路及其顯示裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1049057A (ja) * 1996-08-06 1998-02-20 Sony Corp 液晶表示装置および液晶表示方法
JP2002202768A (ja) * 2000-12-15 2002-07-19 Lg Philips Lcd Co Ltd 液晶表示装置及びその駆動方法
JP2003015579A (ja) * 2001-07-03 2003-01-17 Pioneer Electronic Corp 表示位置制御装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4769704A (en) * 1985-06-04 1988-09-06 Matsushita Electric Industrial Co., Ltd. Synchronization signal generator
US5426633A (en) * 1992-06-02 1995-06-20 Nec Corporation System for processing synchronization signals with phase synchronization in a mobile communication network
US5418573A (en) * 1993-07-22 1995-05-23 Philips Electronics North America Corporation Apparatus and method for producing periodic synchronization references forming a synchronization signal
TW475079B (en) * 1994-05-24 2002-02-01 Semiconductor Energy Lab Liquid crystal display device
US6215467B1 (en) * 1995-04-27 2001-04-10 Canon Kabushiki Kaisha Display control apparatus and method and display apparatus
KR0136285Y1 (ko) * 1996-07-05 1999-03-30 김광호 신호펄스간의 시간측정기능을 갖는 카운터 제어장치
JPH1165530A (ja) * 1997-08-15 1999-03-09 Sony Corp 液晶表示装置
JP2000122621A (ja) * 1998-10-15 2000-04-28 Harness Syst Tech Res Ltd 表示装置
US6907472B2 (en) * 2001-03-30 2005-06-14 Yitran Communications Ltd. Distributed synchronization mechanism for shared communications media based networks
US6876358B2 (en) * 2001-12-25 2005-04-05 Nec-Mitsubishi Electric Visual Systems Corporation Multi-sync display apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1049057A (ja) * 1996-08-06 1998-02-20 Sony Corp 液晶表示装置および液晶表示方法
JP2002202768A (ja) * 2000-12-15 2002-07-19 Lg Philips Lcd Co Ltd 液晶表示装置及びその駆動方法
JP2003015579A (ja) * 2001-07-03 2003-01-17 Pioneer Electronic Corp 表示位置制御装置

Also Published As

Publication number Publication date
TW200511836A (en) 2005-03-16
US7312793B2 (en) 2007-12-25
KR100637821B1 (ko) 2006-10-25
TWI247534B (en) 2006-01-11
US20050052397A1 (en) 2005-03-10
CN1592355A (zh) 2005-03-09
KR20050025098A (ko) 2005-03-11
CN100336378C (zh) 2007-09-05
JP2005086302A (ja) 2005-03-31

Similar Documents

Publication Publication Date Title
JP4508583B2 (ja) 液晶表示制御装置
JP2616652B2 (ja) 液晶駆動方法及び液晶表示装置
JP2008009259A (ja) 画像表示装置及びクロック位相調整方法
JP2003167545A (ja) 画像表示用信号の異常検出方法および画像表示装置
CN112562597B (zh) 具有动态背光调整机制的显示器控制装置及方法
JP4572144B2 (ja) 表示パネル駆動装置および表示パネル駆動方法
US20110102395A1 (en) Method and system of controlling halt and resume of scanning an lcd
JP5335273B2 (ja) メモリ制御装置及びメモリの制御方法
JP2002099270A (ja) 同期信号発生回路及びそれを用いた画像表示装置及び同期信号生成方法
US6593918B2 (en) Matrix-type panel driving circuit and method and liquid crystal display device
US7623185B2 (en) Synchronization control apparatus and method
JPH04115790A (ja) 同期回路
JP3091293B2 (ja) 映像再生速度変換装置
KR20050081743A (ko) 비월 방식 비디오 신호 보상 방법 및 장치
JP4584725B2 (ja) 映像処理装置
TWI748798B (zh) 顯示裝置、顯示驅動電路及顯示驅動方法
JP2889435B2 (ja) 水平同期信号検出装置
JP4729124B2 (ja) 表示パネル駆動装置および表示パネル駆動方法
JP3058103B2 (ja) 映像ミュート信号発生回路
JP3518215B2 (ja) 映像表示装置
JP5693677B2 (ja) メモリ制御装置及びメモリの制御方法
JP2004252078A (ja) 表示パネル駆動装置
JPH06261260A (ja) 画像表示装置
JPH08149396A (ja) 画像表示位置設定回路
JP2000020009A (ja) クロック調整回路及びそれを用いた画像表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100427

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees