JPH1049057A

JPH1049057A - 液晶表示装置および液晶表示方法

Info

Publication number: JPH1049057A
Application number: JP20696796A
Authority: JP
Inventors: Susumu Tsuchida; 進土田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-08-06
Filing date: 1996-08-06
Publication date: 1998-02-20

Abstract

(57)【要約】【課題】周期が通常とは異なる垂直同期信号が入力さ
れた場合に液晶の焼き付きを防止する。【解決手段】カウンタ７４は、直前に入力された垂直
同期信号のパルスに同期してカウントアップを開始し、
カウント値が表示画面の有効水平ライン数である４８０
以上になった場合に論理積回路７０に対する出力を
“Ｈ”の状態とする。従って、４８０以下の周期のパル
スは、論理積回路７０によってマスクされることにな
る。カウンタ７５は、１フレーム前のカウンタ７４のカ
ウント値の符号を反転したものを初期値としてカウント
アップを行う。従って、有効ライン数の４８０以上に対
応する周期の信号が入力された場合は、カウンタ７５に
より、１フレーム前と同一のパルスが発生されるととも
に、次に入力される垂直同期信号のパルスが通常よりも
短い周期で入力された場合には、カウンタ７６と論理和
回路７８によりマスクされる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置およ
び液晶表示方法に関し、特に、垂直同期信号に同期して
液晶画面を走査する液晶表示装置および液晶表示方法に
関する。

【０００２】

【従来の技術】従来の液晶表示装置においては、映像信
号のＤＣ成分が蓄積されることにより液晶分子がイオン
化され、その結果、表示装置の寿命が縮減することを防
止するため、映像信号をＡＣ化して液晶表示素子に印加
するようになされていた。

【０００３】例えば、ライン反転（ＡＣ）液晶駆動方法
においては、奇数フィールドを表示する場合は、正の映
像信号を奇数フィールドに印加するとともに、負の映像
信号を偶数フィールドに印加し、一方、偶数フィールド
を表示する場合は、正の映像信号を偶数フィールドに印
加するとともに、負の映像信号を奇数フィールドに印加
するようになされていた。

【０００４】このような駆動方法によれば、各画素を構
成している液晶には、正または負の信号が交互に印加さ
れることになるので、オフセット成分が“０”となり、
その結果、液晶分子がイオン化されることを防止するこ
とができる。

【０００５】

【発明が解決しようとする課題】しかしながら、以上の
ような従来の液晶表示装置に対して、通常の場合と周期
が異なる垂直同期信号が入力された場合、画面の全ての
領域が走査されないので、液晶分子にＤＣ成分が蓄積さ
れ、その結果、液晶分子がイオン化されるという課題が
あった。

【０００６】図１４は、通常よりも周期の短い垂直同期
信号が入力された場合に、液晶を駆動するＬＣＤ（Liqu
id Crystal Display）コントローラ（図示せず）が出力
する垂直同期信号のタイミングを示すタイミング図であ
る。

【０００７】液晶画面の有効画面（画面において表示可
能な部分）を構成している１フィールドの水平ライン数
が４８０本（以下、４８０Ｈと適宜略記する）である場
合に、４６０Ｈに対応する垂直同期信号（図１４
（Ａ））が図示せぬＬＣＤコントローラに入力されたと
すると、この信号はそのまま出力（図１４（Ｃ））され
てしまうため、画面下部の２０（＝４８０−４６０）本
分の水平ラインが走査されないことになる。従って、そ
の部分には、最後に走査がなされた際の映像がそのまま
表示されつづける、いわゆる焼き付き現象が生ずるとい
う課題があった。なお、図１４（Ｂ）は、入力された垂
直同期信号に含まれているノイズなどにより、水平走査
に誤動作が生じないように、ノイズを除去するためのノ
イズ除去用ウィンドウ信号である。

【０００８】また、図１５は、通常よりも周期の長い垂
直同期信号が入力された場合に、図示せぬＬＣＤコント
ローラが出力する垂直同期信号のタイミングを示すタイ
ミング図である。

【０００９】図１４の場合と同様に、液晶画面の有効画
面の水平ライン数が４８０本である場合に、８００Ｈに
対応する周期の垂直同期信号（図１５（Ａ））が図示せ
ぬＬＣＤコントローラに入力されたとする。その場合、
垂直同期信号（図１５（Ａ））の第２番目のパルスが入
力されてから、所定の時間以上パルスの入力が無いの
で、図示せぬＬＣＤコントローラは、フリーランモード
（信号が入力されない場合のモード）であると認識し、
フリーランモードの標準である５２５Ｈに対応する時間
が経過した時点で疑似パルスを出力する。

【００１０】なお、図１５（Ｂ）は、図１４（Ｂ）の場
合と同様に、ノイズを除去するためのウィンドウ信号で
あり、また、図１５（Ｃ）は、前述の疑似パルスを発生
するためのカウンタ（図示せず）の出力信号である。

【００１１】そして、その直後に垂直同期信号の第３番
目のパルスが入力されると、そのパルスはそのまま出力
されるので、疑似パルスが出力されてから２７５Ｈに対
応する時間が経過した後に、第４番目のパルスが出力さ
れることになる。以下、同様の動作が繰り返されること
になるので、５２５Ｈと２７５Ｈに対応する周期の信号
が交互に出力されることになる。その結果、偶数または
奇数フィールドの何れかの画面下部の２０５（＝４８０
−２７５）本分の水平ラインが走査されなくなるので、
前述の場合と同様に焼き付きを生ずることになる。

【００１２】本発明は、以上のような状況に鑑みてなさ
れたものであり、通常とは異なる周期の垂直同期信号が
入力された場合においても、画面に焼き付きが生ずるこ
とを防止し、もって液晶表示素子の寿命を延ばすことを
可能とするものである。

【００１３】

【課題を解決するための手段】請求項１に記載の液晶表
示装置は、垂直同期信号を入力する入力手段と、入力手
段より新たに入力された垂直同期信号と、その直前に入
力された垂直同期信号の周期を検出する検出手段と、検
出手段によって検出された周期が、所定の周期よりも短
い場合には、新たに入力された垂直同期信号をマスクす
るマスク手段とを備えることを特徴とする。

【００１４】請求項３に記載の液晶表示方法は、垂直同
期信号を入力する入力ステップと、入力ステップより新
たに入力された垂直同期信号と、その直前に入力された
垂直同期信号の周期を検出する検出ステップと、検出ス
テップによって検出された周期が、所定の周期よりも短
い場合には、新たに入力された垂直同期信号をマスクす
るマスクステップとを備えることを特徴とする。

【００１５】請求項４に記載の液晶表示装置は、垂直同
期信号を入力する入力手段と、入力手段より垂直同期信
号が入力されてから、所定の時間以上新たな垂直同期信
号が入力されない場合は、１フレーム前の垂直同期信号
と同一の周期で疑似パルスを発生する疑似パルス発生手
段と、疑似パルス発生手段が発生した疑似パルスとその
直後に入力される垂直同期信号の周期が所定の周期より
も短い場合には、疑似パルスの直後に入力される垂直同
期信号をマスクするマスク手段とを備えることを特徴と
する。

【００１６】請求項５に記載の液晶表示方法は、垂直同
期信号を入力する入力ステップと、入力ステップより垂
直同期信号が入力されてから所定の時間以上新たな垂直
同期信号が入力されない場合は、１フレーム前の垂直同
期信号と同一の周期で疑似パルスを発生する疑似パルス
発生ステップと、疑似パルス発生ステップが発生した疑
似パルスとその直後に入力される垂直同期信号の周期が
所定の周期よりも短い場合には、疑似パルスの直後に入
力される垂直同期信号をマスクするマスクステップとを
備えることを特徴とする。

【００１７】請求項１に記載の液晶表示装置は、垂直同
期信号を入力手段が入力し、入力手段より新たに入力さ
れた垂直同期信号と、その直前に入力された垂直同期信
号の周期を検出手段が検出し、検出手段によって検出さ
れた周期が、所定の周期よりも短い場合には、新たに入
力された垂直同期信号をマスク手段がマスクする。例え
ば、通常よりも周期の短い垂直同期信号が入力手段より
入力された場合、検出手段が新たに入力されたパルスと
その直前に入力されたパルスの周期を検出し、検出され
た周期が短いと判定した場合は、マスク手段が新たに入
力されたパルスをマスクする。

【００１８】請求項３に記載の液晶表示方法は、垂直同
期信号を入力ステップが入力し、入力ステップより新た
に入力された垂直同期信号と、その直前に入力された垂
直同期信号の周期を検出ステップが検出し、検出ステッ
プによって検出された周期が、所定の周期よりも短い場
合には、新たに入力された垂直同期信号をマスクステッ
プがマスクする。例えば、通常よりも周期の短い垂直同
期信号が入力ステップより入力された場合、検出ステッ
プが新たに入力されたパルスとその直前に入力されたパ
ルスの周期を検出し、検出された周期が短いと判定した
場合は、マスクステップが新たに入力されたパルスをマ
スクする。

【００１９】請求項４に記載の液晶表示装置は、垂直同
期信号を入力手段が入力し、入力手段より垂直同期信号
が入力されてから、所定の時間以上新たな垂直同期信号
が入力されない場合は、１フレーム前の垂直同期信号と
同一の周期で疑似パルス発生手段が疑似パルスを発生
し、疑似パルス発生手段が発生した疑似パルスとその直
後に入力される垂直同期信号の周期が所定の周期よりも
短い場合には、疑似パルスの直後に入力される垂直同期
信号をマスク手段がマスクする。例えば、所定の周期よ
りも長い垂直同期信号が入力手段より入力された場合
は、疑似パルス発生手段が疑似パルスを１フレーム前と
同一の周期となるように発生し、その直後に入力される
垂直同期信号の周期が所定の周期よりも短い場合には、
疑似パルスの直後に入力される垂直同期信号をマスク手
段がマスクする。

【００２０】請求項５に記載の液晶表示方法は、垂直同
期信号を入力ステップが入力し、入力ステップより垂直
同期信号が入力されてから、所定の時間以上新たな垂直
同期信号が入力されない場合は、１フレーム前の垂直同
期信号と同一の周期で疑似パルス発生ステップが疑似パ
ルスを発生し、疑似パルス発生ステップが発生した疑似
パルスとその直後に入力される垂直同期信号の周期が所
定の周期よりも短い場合には、疑似パルスの直後に入力
される垂直同期信号をマスクステップがマスクする。例
えば、所定の周期よりも長い垂直同期信号が入力ステッ
プより入力された場合は、疑似パルス発生ステップが疑
似パルスを１フレーム前と同一の周期で発生し、その直
後に入力される垂直同期信号の周期が所定の周期よりも
短い場合には、疑似パルスの直後に入力される垂直同期
信号をマスクステップがマスクする。

【００２１】

【発明の実施の形態】図１は、本発明を適用したテレビ
ジョン受像機の電気的な構成の一例を示すブロック図で
ある。

【００２２】この図において、ＮＴＳＣ復調倍速変換部
１は、ＮＴＳＣの複合ビデオ信号を、Ｙ色差信号に復調
するとともに、映像信号の動き成分の検出を行うように
なされている。Ｙ色差信号処理部２は、ＮＴＳＣ復調倍
速変換部１から出力された信号に対して、カラー調整お
よびヒュー調整などを施した後、得られた信号をＲＧＢ
原色信号に逆マトリクス変換する。Ａ／Ｄ変換部３で
は、Ｙ色差信号処理部２より出力された信号を、８ビッ
トのディジタル信号に変換する。

【００２３】ＦＲＣ（Frame Rate Converter）ホワイト
バランス調整部４では、Ａ／Ｄ変換部３より出力される
８ビットのディジタル信号を、等価的に８ビットの精度
を持つ７ビットの映像信号に変換するようになされてい
る。液晶ドライバ５は、１水平区間のディジタル映像信
号、即ち、７６８（＝画素数）×３（＝ＲＧＢチャンネ
ル数）個の画素を駆動するための信号を、内蔵されてい
るラッチ回路によりラッチし、プラズマアドレス型液晶
表示素子１０に出力するようになされている。

【００２４】ＬＣＤコントローラ６は、垂直方向の表示
処理を映像信号に含まれている垂直同期信号に同期させ
るために、ＮＴＳＣ復調倍速変換部１より出力された信
号のうち、垂直同期信号のカウントダウンを行うととも
に、水平同期信号に対してＰＬＬ（Phase Locked Loo
p）をかけ、各種クロックと放電パルス等の発生を行う
ようになされている。

【００２５】Ｓ字補正波形発生部７は、ＬＣＤコントロ
ーラ６から出力されたカウントクロックをもとに、液晶
ドライバ５から出力される信号の極性をライン毎に反転
させるためのＳ字補正波形を発生し、液晶ドライバ５に
供給するようになされている。

【００２６】プラズマドライバ８は、プラズマアドレス
型液晶表示素子１０の有効画面を構成している４８０本
の水平走査線から所定の走査線を選択し、液晶ドライバ
５から出力される信号を供給するようになされている。

【００２７】バックライトピクチャー調整部９は、プラ
ズマアドレス型液晶表示素子１０の背面に設けられてい
る図示せぬバックライトの輝度の調整を行うようになさ
れている。

【００２８】次に、以上の実施例の動作について説明す
る。

【００２９】ＮＴＳＣ復調倍速変換部１には、図示せぬ
ＵＶ（UHS/VHS）チューナから出力されるＵＨＳまたは
ＶＨＳ放送信号、あるいは、同じく図示せぬＢＳ（Broa
dcasting Satellite）チューナから出力されるＢＳ放送
信号が入力されている。ＮＴＳＣ復調倍速変換部１は、
入力されたこれら何れかの信号からＹ色差信号を復調す
る。

【００３０】また、ＮＴＳＣ復調倍速変換部１は、入力
された映像信号を内蔵されているフレームメモリに記憶
させ、映像信号の動き成分の検出を行う。即ち、ＮＴＳ
Ｃ復調倍速変換部１は、映像信号の静止画領域（各フレ
ーム間で変化が無い領域）に対応する部分から、その領
域と１フィールド前の同じ領域の１水平区間の信号を倍
速で２回連続して読み出す。また、動画領域からは、そ
の時点のフィールド情報の１水平区間の信号と、その上
下の走査線により内挿補間を実行した結果得られた信号
とを、同じく２倍速で映像信号を読み出し、５２５Ｈ／
６０Ｈｚのノンインターレース信号（５２５水平ライン
分の信号が１秒間に６０回出力される映像信号）を生成
する。

【００３１】このようにして倍速処理された信号は、Ｙ
色差信号処理部２に供給され、カラー調整およびヒュー
調整などを施された後、Ａ／Ｄ変換部３に出力され、８
ビットのディジタル信号に変換される。

【００３２】ＦＲＣホワイトバランス調整部４は、Ａ／
Ｄ変換部３より出力されたディジタル信号を、等価的に
８ビットの量子化精度を有する７ビットの映像信号に変
換する。液晶ドライバ５は、ＦＲＣホワイトバランス調
整部４から出力される信号を、Ｓ字補正波形発生部７か
ら出力される信号により変調し、更に、Ｄ／Ａ変換によ
り、アナログ信号に変換した後、プラズマアドレス型液
晶表示素子１０に出力する。

【００３３】ＬＣＤコントローラ６は、ＮＴＳＣ復調倍
速変換部１より供給される倍速の垂直同期信号をカウン
トダウンするとともに、同じく倍速の水平同期信号にＰ
ＬＬをかけることにより、各種クロック信号と放電パル
スを生成する。

【００３４】ＬＣＤコントローラ６により生成されたカ
ウントクロックは、Ｓ字補正波形発生部７に供給され
る。Ｓ字補正波形発生部７は、カウントクロックをもと
にして、Ｓ字補正波形を発生し、液晶ドライバ５に供給
する。液晶ドライバ５は、ＦＲＣホワイトバランス調整
部４から出力された映像信号を、Ｓ字補正波形発生部７
より出力されるＳ字補正波形により変調し、得られた信
号をプラズマアドレス型液晶表示素子１０に供給する。

【００３５】プラズマドライバ８は、ＬＣＤコントロー
ラ６から供給される垂直同期信号のパルスに応じて、プ
ラズマアドレス型液晶表示素子１０の水平走査線（水平
ライン）を順次選択して約−３００Ｖの電圧を印加し、
プラズマ放電させる。後述するように、プラズマ放電が
生じている水平ラインは導通状態となるので、印加され
る電圧に応じて、水平ラインが順に選択される。

【００３６】そのとき、プラズマアドレス型液晶表示素
子１０には、液晶ドライバ５から映像信号が供給されて
いるので、プラズマ放電が生じて導通状態となっている
水平ラインの液晶分子は、映像信号に応じて捻れ角が変
化することになる。その結果、捻れ角に応じて、バック
ライトからの光の透過率が変化するので、映像信号に応
じた１水平ライン分の映像が表示（走査）されることに
なる。

【００３７】図２は、プラズマアドレス型液晶表示素子
１０の断面を示す図である。この図に示すように、プラ
ズマアドレス型液晶表示素子１０は、バックプレート２
０、チャネル２１、アノード２２、カソード２３、薄板
ガラス２４、液晶層２５、カラーフィルタ２６、透明電
極２７、およびフロントプレート２８により構成されて
いる。

【００３８】バックプレート２０の上部には、ヘリウム
ガスなどが充填されたチャネル２１が水平ライン分だけ
形成されている。チャネル２１の内部には、アノード２
２とカソード２３より構成される平行電極が封入されて
おり、カソード２３に対して約−３００Ｖ程度の負極性
パルスを印加することにより、プラズマ放電が発生す
る。

【００３９】そのとき、アノード２２とカソード２３の
間に発生したプラズマイオンガスは、プラズマチャネル
と呼ばれる導電体となる。従って、チャネル２１、アノ
ード２２、および、カソード２３からなる部分は、図３
に示すようなＦＥＴ（FieldEffect Transistor）として
等価的に表すことができる。即ち、プラズマイオンは、
ドレインに相当し、アノード２２はソースに、また、カ
ソード２３はゲートに相当する。

【００４０】従って、図４に示すように、走査しようと
する水平ラインのカソード２３に対して−３００Ｖ程度
の電圧（ストローブ信号）を印加し、プラズマ放電をさ
せるとともに、放電の結果イオン化されたプラズマ粒子
が完全に消滅するまでの間、液晶層２５にドライブ電圧
（映像信号）を印加することにより、各画素に対応する
液晶分子にそれぞれ所望の捻れ角を発生させることがで
きる。

【００４１】図示せぬバックライトより照射された光
は、液晶分子の捻れ角に応じて、透過する光の強度が制
御（階調制御）され、Ｒ，Ｇ，Ｂ（Red Green Blue）か
らなるカラーフィルタ２６を透過することにより、それ
ぞれの色に対応する波長帯域の光となる。

【００４２】以上のようなプラズマアドレス型液晶表示
素子１０にＮＴＳＣの倍速変換信号を表示させる場合
は、１水平ライン分の映像信号をサンプルアンドホール
ドし、液晶上部の透明電極２７に印加する。そして、Ｎ
ＴＳＣ倍速信号の１フィールドの有効画面に相当する４
８０本の水平ラインの各カソード２３に対してストロー
ブ信号（−３００Ｖの負極性パルス信号）を順次印加す
ることにより、所望の水平ラインを選択し、透明電極２
７に印加されている映像信号の電圧に応じた映像を表示
させることになる。

【００４３】図５は、プラズマドライバ８の構成の一例
を示す回路図である。各水平ラインを構成しているアノ
ード２２は、相互に接続され、プラズマ電源４０のプラ
ス側に接続されている。また、カソード２３は、ドレイ
ン抵抗４１を介してプラズマ電源４０のプラス側に接続
されるとともに、ＮＭＯＳ（N Channel Metal OxideSem
iconductor）トランジスタ４３を介して電流源４２に接
続されている。電流源４２は、プラズマ電源４０のマイ
ナス側に接続されている。

【００４４】映像信号を表示する場合は、１ライン目か
ら４８０ライン目のそれぞれのカソード２３に接続され
ているＮＭＯＳトランジスタ４３に対して駆動電圧を順
次印加することにより、アノード２２とカソード２３の
間にプラズマ放電を発生させる。各アノード２２とカソ
ード２３は、一本の走査線として機能するので、このよ
うに、ＮＭＯＳトランジスタ４３を駆動して、プラズマ
放電を順次発生させることにより、１画面分の映像を表
示させることができる。なお、電流源４２は、１００ｍ
Ａの定電流源であり、プラズマ放電時の電流を一定に制
御し、安定なプラズマを生成するためのものである。

【００４５】図６は、液晶ドライバ５の出力信号と、図
５に示すＮＭＯＳトランジスタ４３のゲート電圧との関
係を示すタイミング図である。

【００４６】先ず、１ライン（水平ライン）目のＮＭＯ
Ｓトランジスタ４３のゲートに、図６（ｂ）に示す１０
μｓｅｃ幅の正のパルスが印加される。すると、１ライ
ン目のカソード２３には、図６（ｃ）に示すような−３
００Ｖの電圧が印加され、プラズマ放電が開始される。
その直後、各透明電極２７には、図６（ａ）に示す、液
晶ドライバ５からの映像信号が印加されるので、１ライ
ン目の液晶層２５の各画素に対応する液晶は、この映像
信号に応じて捻れ角が変化することになる。

【００４７】１ライン目の表示が終了すると、２ライン
目のＮＭＯＳトランジスタ４３が“ＯＮ”の状態とさ
れ、２ライン目のカソード２３には、図６（ｄ）に示す
−３００Ｖの電圧が印加される。その直後、２ライン目
の各透明電極２７には、図６（ａ）に示す反転された映
像信号（反転データ）が印加される。以下同様の動作が
繰り返され、１フィールド分の表示動作を終了する。

【００４８】なお、液晶層２５と薄板ガラス２４のそれ
ぞれの厚さの比を１対１０とすると、液晶層２５に印加
される電圧は、透明電極２７に印加される電圧の約１／
１０となる。この実施例では、図６（ａ）に示すよう
に、最大で約６０Ｖの映像信号が透明電極２７に印加さ
れるので、液晶層２５には、最大で約６Ｖの電圧が印加
されることになる。

【００４９】図７は、液晶ドライバ５から各透明電極２
７に出力される信号の一例を示す図である。図７（ａ）
に示すように、奇数フィールド（奇数番目の水平ライン
より構成されるフィールド）を表示する際は、奇数番目
の水平ラインに対して正の映像信号が印加されるととも
に、偶数番目の水平ラインに対しては負の電圧が印加さ
れることになる。また、図７（ｂ）に示すように、偶数
フィールド（偶数番目の水平ラインより構成されるフィ
ールド）を表示する際は、偶数番目の水平ラインに対し
て正の映像信号が印加されるとともに、奇数番目の水平
ラインに対しては負の電圧が印加されることになる。従
って、１フレーム（奇数フィールドと偶数フィールドに
より構成される画面）では、各画素に印加される電圧
は、正と負の値を交互に繰り返すことになるので、液晶
分子にＤＣ成分が蓄積されてイオン化され、その結果、
液晶表示素子が劣化することを防止することができる。

【００５０】図８は、本発明を適用した垂直カウントダ
ウン回路の構成の一例を示すブロック図である。この回
路は、図１に示すＬＣＤコントローラ６に内蔵されてい
る。

【００５１】垂直カウントダウン回路６０は、論理積回
路７０（入力手段、マスク手段）、フリップフロップ７
１，７２、論理和回路７３、論理和回路７８（疑似パル
ス発生手段、マスク手段）、カウンタ７４（検出手段）
乃至７６（マスク手段）、および、遅延反転部７７によ
り構成されている。

【００５２】論理積回路７０は、カウンタ７４からの出
力信号に応じて、垂直同期信号をマスクするようになさ
れている。フリップフロップ７１，７２、および論理和
回路７３は、微分回路を構成しており、論理積回路７０
の出力信号の立ち下がり部分を検出するようになされて
いる。

【００５３】図９と図１０は、微分回路の各部の信号の
タイミングを示すタイミング図である。説明を簡略化す
るため、いま、ノイズ除去用ウィンドウ信号は、図９
（Ａ）に示すように“Ｈ”の状態を保持しているものと
する。その場合において、垂直同期信号のパルスが入力
されたとすると、フリップフロップ７１の出力は、図９
（Ｃ）に示す２ＨＣＬＫ信号の半クロック分だけ遅延さ
れて出力される。また、フリップフロップ７２の出力
は、図９（Ｄ）に示すように、フリップフロップ７１の
出力が１クロック分だけ遅延されるとともに、反転され
て出力されることになる。従って、論理和回路７３の出
力は、図９（Ｆ）に示すように、垂直同期信号のパルス
の立ち下がりに同期して“Ｌ”の状態となる。

【００５４】実際には、ノイズ除去用ウィンドウ信号
は、図１０（Ａ）に示すように、カウンタ７４がリセッ
トされると“Ｌ”の状態となる。従って、図１０（Ｂ）
に示すように、論理積回路７０の出力は“Ｌ”の状態を
継続することになるので、フリップフロップ７１の出力
は、図１０（Ｄ）に示すように、一旦立ち下がった後
は、“Ｌ”の状態を継続することになる。その結果、フ
リップフロップ７２の出力も、一旦立ち上がった後は、
図１０（Ｅ）に示すように“Ｈ”の状態を継続すること
になる。しかしながら、論理和回路７３の出力は、図１
０（Ｆ）に示すように、図９（Ｆ）の場合と同様に、垂
直同期信号のパルスの立ち下がりに同期して“Ｌ”の状
態となる。

【００５５】図８に戻って、カウンタ７４は、論理和回
路７３から出力される信号（図１０（Ｆ））が立ち下が
るタイミングで、２ＨＣＬＫ（図１０（Ｃ））に同期し
て初期値０からカウントアップを開始し、カウント値が
４８０以上（４８０乃至１０２３）になった場合は、論
理積回路７０に対する出力信号を“Ｈ”の状態とする。
また、論理和回路７３から出力される信号が再度立ち下
がった場合には、その時のカウント値を遅延反転部７７
に出力する。

【００５６】遅延反転部７７は、カウンタ７４から出力
されたカウント値の符号を反転し（負の値にし）、１フ
レーム分遅延した後、カウンタ７５に出力する。なお、
遅延反転部７７が入力されたカウント値を１フレーム分
だけ遅延するのは、例えば、ＶＴＲ（Video Tape Recor
der）などを２倍速再生した場合、奇数と偶数フィール
ドのライン数が異なるため、ジッタなどが生ずることを
防止するためである。

【００５７】カウンタ７５は、遅延反転部７７から供給
されたデータを初期値として、カウントアップ動作を行
い、カウント値が“−２”以上になった場合は、論理和
回路７８に対する出力を“Ｌ”の状態とし、それ以外の
場合には“Ｈ”の状態とする。また、カウント値が“−
１”となった場合には、カウンタ７６に対する出力を
“Ｌ”の状態とするようになされている。

【００５８】カウンタ７６は、カウンタ７５から出力さ
れる信号が立ち下がるタイミングで、初期値０からカウ
ントアップを開始し、カウント値が“４８０”になった
時点で、カウントアップを終了する。なお、カウント値
が“０”乃至“４８０”である場合、カウンタ７６は、
その出力を“Ｈ”の状態とし、それ以外の場合は、
“Ｌ”の状態とする。

【００５９】論理和回路７８は、カウンタ７５またはカ
ウンタ７６の出力信号の少なくとも一方が“Ｈ”の状態
とされている場合に、その出力信号を“Ｈ”の状態とす
るようになされている。

【００６０】次に、以上の実施例の動作を図１１を参照
して説明する。

【００６１】いま、垂直同期信号として、図１１（Ａ）
に示すような通常よりも周期の短い部分を含む信号が図
８に示す論理積回路７０に入力されたとする。垂直同期
信号の図中第１番目のパルスにより、論理和回路７３の
出力が“Ｌ”の状態となったとすると、カウンタ７４
は、その時点でのカウント値を遅延反転部７７に出力す
るとともに、カウント値を“０”に再設定し、カウント
アップ動作を開始する。また、遅延反転部７７は、カウ
ンタ７４から出力されたカウント値の符号を反転すると
ともに、１フレーム分遅延して、カウンタ７５に出力す
る。カウンタ７５は、遅延反転部７７から出力されたデ
ータを初期値としてカウントアップ動作を開始する。

【００６２】カウンタ７４のカウント値が“４８０”以
上になると、カウンタ７４から論理積回路７０に出力さ
れるノイズ除去用ウィンドウ信号（図１１（Ｂ））は、
“Ｈ”の状態とされる。そして、垂直同期信号の第２番
目のパルスが入力されると、パルスの立ち下がりに同期
して、カウンタ７４，７５がリセットされる。垂直同期
信号の周期が正規の周期であるとすると、リセット直前
のカウンタ７４のカウント値は、“５２５”である。こ
の値は、遅延反転部７７に出力され、１フレーム分遅延
された後、符号が反転されて“−５２５”とされて、カ
ウンタ７５に供給される。

【００６３】カウンタ７５は、遅延反転部７７から供給
された値を初期値として、カウントアップを行い、カウ
ント値が“−２”以上（−２，−１）となった場合に
は、論理和回路７８に対する出力信号（図１１（Ｃ））
を“Ｌ”の状態とする。また、カウント値が“−１”と
なった場合には、カウンタ７６に対する出力信号を
“Ｌ”の状態とし、カウント動作を終了する。

【００６４】カウンタ７６は、カウンタ７５の出力信号
が立ち下がるタイミングで、図１１（Ｄ）に示すよう
に、出力信号を“Ｈ”の状態とすると共に、初期値
“０”からカウントアップを行う。そして、カウント値
が“４８０”になると、出力信号を“Ｌ”とすると共
に、カウント動作を終了する。

【００６５】論理和回路７８の出力信号は、図１１
（Ｅ）に示すように、カウンタ７５の出力とカウンタ７
６の出力が共に“Ｌ”の状態となった場合に、“Ｌ”の
状態とされる。

【００６６】いま、図１１（Ａ）に示す垂直同期信号の
第４番目のパルスが入力されたとする。この第４番目の
パルスは、第３番目のパルスとの間隔が通常よりも短く
なっているため、カウンタ７４のカウント値が“４８
０”になる前に、論理積回路７０に入力されることにな
る。即ち、カウンタ７４の出力が“Ｌ”の状態となって
いる場合に、第４番目のパルスが入力されるので、論理
積回路７０は、この第４番目のパルスをマスクすること
になる。従って、論理和回路７８からは、このパルスに
対応する信号は出力されない。

【００６７】カウンタ７６は、垂直同期信号の第３番目
のパルスによりリセットされた後、カウントアップ動作
を実行し、カウント値が“４８０”になると、その出力
信号（図１１（Ｄ））を“Ｌ”の状態とする。また、カ
ウンタ７５は、初期値として読み込んだ、１つ前のフレ
ームのカウント値“−５２５”をカウントアップし、値
“−２”となるタイミングで、論理和回路７８に対する
出力を“Ｌ”の状態とする。そのとき、カウンタ７６の
出力信号（図１１（Ｄ））は、既に“Ｌ”の状態とされ
ているので、論理和回路７８の出力（図１１（Ｅ））
は、“Ｌ”の状態となる（第４番目のパルスが出力され
る）。

【００６８】続いて、垂直同期信号の第５番目のパルス
が入力されると、そのときカウンタ７４の論理積回路７
０に対する出力は“Ｈ”の状態とされているので、論理
積回路７０からパルスが出力され、その結果、微分回路
の出力は“Ｌ”の状態となり、カウンタ７４，７５がリ
セットされる。カウンタ７５の出力（図１１（Ｃ））
は、その瞬間“Ｌ”の状態とされるが、カウンタ７６の
出力が“Ｈ”の状態である（カウント値が“４８０”未
満である）ので、論理和回路７８の出力信号（図１１
（Ｅ））は、変化しない（“Ｈ”の状態を継続する）。

【００６９】次に、垂直同期信号の第６番目のパルスが
入力されると、カウンタ７４の出力（図１１（Ｂ））は
既に“Ｈ”の状態とされているため、論理和回路７３の
出力が“Ｌ”の状態とされ、その結果、カウンタ７４，
７５がリセットされる。このとき、カウンタ７６の出力
（図１１（Ｄ））は、既に“Ｌ”の状態とされているの
で、カウンタ７５がリセットされるタイミングで、論理
和回路７８の出力が“Ｌ”の状態となる（第５番目のパ
ルスが出力される）。

【００７０】以上に示したように、通常よりも周期の短
い部分を含む信号が入力された場合は、カウンタ７４と
論理積回路７０によりマスクされるので垂直同期信号の
パルスは出力されない。従って、プラズマアドレス型液
晶表示素子１０の有効ライン数を必ず走査させることが
できるので、液晶の焼き付きを防止することが可能とな
る。

【００７１】図１２は、通常よりも周期の短い垂直同期
信号が連続的に入力された場合の垂直カウントダウン回
路６０の各部の信号のタイミングを示すタイミング図で
ある。

【００７２】この例では、垂直同期信号として、４６０
Ｈに対応する周期の信号が入力されている。前述のよう
に、本実施例のプラズマアドレス型液晶表示素子１０の
１フィールドの有効水平ライン数は４８０であるので、
２０ライン分だけ周期が短いことになる。このような場
合の動作について以下に説明する。

【００７３】垂直同期信号（図１２（Ａ））の第１番目
のパルスが入力されると、カウンタ７４，７６がリセッ
トされるとともに、それぞれカウントアップを開始す
る。また、カウンタ７５は、遅延反転部７７から出力さ
れる１フレーム前のカウンタ７４のカウント値の反転さ
れた値を初期値として読み込み、カウントアップを開始
する。

【００７４】垂直同期信号（図１２（Ａ））の第２番目
のパルスが入力された場合、カウンタ７４のカウント値
は“４６０”であるので、その出力は“Ｌ”の状態であ
る。従って、論理積回路７０は、第２番目のパルスをマ
スクすることになるので、論理和回路７８からはパルス
は出力されない。

【００７５】第３番目のパルスが入力される時点におい
ては、カウンタ７４のカウント値は、“４８０”以上と
なっているので、論理積回路７０に対する出力信号は、
“Ｈ”の状態とされている。従って、第３番目のパルス
の入力を受け、論理積回路７０はパルスを出力する。そ
の結果、微分回路からロードパルスが出力され、カウン
タ７４，７５に供給されることになる。すると、カウン
タ７５は、論理和回路７８とカウンタ７６に対してパル
スを出力するので、論理和回路７８の出力信号（図１２
（Ｅ））が“Ｌ”の状態となる（第２番目のパルスが出
力される）。

【００７６】第４番目のパルスが入力された場合は、第
２番目のパルスが入力された場合と同様に、カウンタ７
４のカウント値が“４８０”以上となっていないため、
論理積回路７０により、第４番目のパルスがマスクされ
るので、論理和回路７８からは出力がなされない。

【００７７】第５番目のパルスが入力された場合は、第
３番目のパルスが入力された場合と同様の動作が行わ
れ、論理和回路７８の出力信号（図１２（Ｅ））が
“Ｌ”の状態となる（第３番目のパルスが出力され
る）。

【００７８】従って、４６０Ｈに対応する周期の信号を
入力した場合は、２倍の９２０Ｈに対応する周期の信号
に変換されて出力されるので、画面表示が行われる周期
は２倍になるが、全ての水平ラインを走査することにな
るので、プラズマアドレス型液晶表示素子１０の液晶の
焼き付きを防止することができる。

【００７９】次に、通常よりも周期の長い垂直同期信号
が入力された場合の垂直カウントダウン回路６０の動作
について説明する。

【００８０】図１３は、垂直カウントダウン回路６０に
対して８００Ｈに対応する周期の信号が入力された場合
の各部の信号のタイミングを示すタイミング図である。

【００８１】先ず、垂直同期信号（図１３（Ａ））の第
１番目のパルスが入力されると、カウンタ７４，７６が
リセットされる。そして、５２５Ｈに対応する期間の後
に第２番目のパルスが入力されると、そのときカウンタ
７６の出力は、“Ｌ”の状態となっている（カウント値
が“４８０”以上である）ので、カウンタ７５から出力
されるパルスとの論理和が“Ｌ”の状態となる。従っ
て、図１３（Ｅ）に示す第２番目のパルスが出力される
ことになる。なお、そのとき、カウンタ７５には、遅延
反転部７７から出力された１フレーム前のカウンタ７４
のカウント値の符号を反転された値（＝−５２５）が読
み込まれる。

【００８２】カウンタ７５は、読み込んだ値を初期値と
してカウントアップを行い、カウント値が“−２”とな
った時点で、論理和回路７８に対してパルスを出力する
（図１３（Ｃ））。そのとき、カウンタ７６の出力信号
（図１３（Ｄ））は、“Ｌ”の状態とされているので、
論理和回路７８は、図１３（Ｅ）に示す第３番目のパル
スを出力することになる。そして、カウンタ７５のカウ
ント値が“−１”となると、カウンタ７６がリセットさ
れることになる。その後、カウンタ７５はカウント動作
を停止する。

【００８３】第３番目のパルスが出力されてから、２７
５Ｈに対応する期間の後に垂直同期信号の第３番目のパ
ルスが入力されると、そのとき、カウンタ７６のカウン
ト値は、“４８０”となっていないため、カウンタ７５
から出力されるパルスは、論理和回路７８によってマス
クされることになる。

【００８４】続いて、８００Ｈに対応する期間の後に、
垂直同期信号の第４番目のパルスが入力されると、カウ
ンタ７５は、論理和回路７３から出力されるパルスによ
ってリセットされ（垂直同期信号に対する同期が再開さ
れ）、図１３（Ｃ）に示すパルスを出力する。そのと
き、カウンタ７６の出力（図１３（Ｄ））は、“Ｌ”の
状態となっているので、図１３（Ｅ）に示す第４番目の
パルスが出力されることになる。

【００８５】以上に示すように、垂直カウントダウン回
路７６に対して、通常よりも周期の長い垂直同期信号が
入力された場合、カウンタ７６と論理和回路７８は、通
常よりも短い周期のパルスが発生することを防止するの
で、そのような場合においても、液晶が焼き付くことを
防止することができる。

【００８６】なお、以上の実施例では、プラズマアドレ
ス型液晶表示素子１０を例に挙げて説明したが、本発明
は、例えば、ＴＦＴ（Thin Film Transistor）液晶表示
素子などに対して適用することも可能である。

【００８７】

【発明の効果】請求項１に記載の液晶表示装置または請
求項３に記載の液晶表示方法によれば、垂直同期信号を
入力し、新たに入力された垂直同期信号と、その直前に
入力された垂直同期信号の周期を検出し、検出された周
期が、所定の周期よりも短い場合には、新たに入力され
た垂直同期信号をマスクするようにしたので、通常とは
周期の異なる垂直同期信号が入力された場合において
も、液晶画面の有効ラインを確実に走査させることがで
きるので、液晶分子がイオン化することを防止すること
ができるとともに、画面が焼き付くことを防止すること
ができる。

【００８８】請求項４に記載の液晶表示装置または請求
項５に記載の液晶表示方法によれば、垂直同期信号を入
力し、垂直同期信号が入力されてから、所定の時間以上
新たな垂直同期信号が入力されない場合は、１フレーム
前の垂直同期信号と同一の周期で疑似パルスを発生し、
疑似パルスとその直後に入力される垂直同期信号の周期
が所定の周期よりも短い場合には、疑似パルスの直後に
入力される垂直同期信号をマスクするようにしたので、
通常よりも長い周期の垂直同期信号が入力された場合に
おいても、液晶画面の有効ラインを確実に走査させるこ
とができるので、液晶分子がイオン化することを防止す
ることができるとともに、画面が焼き付くことを防止す
ることができる。

【図面の簡単な説明】

【図１】本発明を適用したテレビジョン受像機の電気的
な構成の一例を示すブロック図である。

【図２】図１に示すプラズマアドレス型液晶表示素子の
構成の一例を示す斜視図である。

【図３】図２に示す各チャネル２１の電気的等価回路を
示す図である。

【図４】図２に示すプラズマアドレス型液晶表示素子の
駆動方法を示す図である。

【図５】図２に示すプラズマアドレス型液晶表示素子の
駆動回路の構成の一例を示す回路図である。

【図６】図２に示すプラズマアドレス型液晶表示素子の
駆動信号の一例を示すタイミング図である。

【図７】図２に示すプラズマアドレス型液晶表示素子の
駆動信号の一例を示すタイミング図である。

【図８】図１に示すＬＣＤコントローラ６に内蔵されて
いる垂直カウントダウン回路の電気的な構成の一例を示
すブロック図である。

【図９】図８に示す微分回路の動作を示すタイミング図
である。

【図１０】図８に示す微分回路の動作を示すタイミング
図である。

【図１１】図８に示す回路に通常とは異なる周期の垂直
同期信号が入力された場合の各信号のタイミングを示す
タイミング図である。

【図１２】図８に示す回路に通常よりも短い周期の垂直
同期信号が入力された場合の各信号のタイミングを示す
タイミング図である。

【図１３】図８に示す回路に通常よりも長い周期の垂直
同期信号が入力された場合の各信号のタイミングを示す
タイミング図である。

【図１４】従来のＬＣＤコントローラに通常よりも短い
周期の垂直同期信号が入力された場合の各信号のタイミ
ングを示すタイミング図である。

【図１５】従来のＬＣＤコントローラに通常よりも長い
周期の垂直同期信号が入力された場合の各信号のタイミ
ングを示すタイミング図である。

【符号の説明】

７０論理積回路（入力手段、マスク手段），７４
カウンタ（検出手段），７５カウンタ（疑似パルス
発生手段），７６カウンタ（マスク手段），７８
論理和回路（疑似パルス発生手段、マスク手段）

Claims

【特許請求の範囲】

【請求項１】垂直同期信号に同期して画面を走査する
液晶表示装置において、前記垂直同期信号を入力する入力手段と、前記入力手段より新たに入力された前記垂直同期信号
と、その直前に入力された前記垂直同期信号の周期を検
出する検出手段と、前記検出手段によって検出された前記周期が、所定の周
期よりも短い場合には、前記新たに入力された垂直同期
信号をマスクするマスク手段とを備えることを特徴とす
る液晶表示装置。
【請求項２】前記所定の周期は、前記画面の有効ライ
ン数だけ垂直方向に走査する際の周期であることを特徴
とする請求項１に記載の液晶表示装置。
【請求項３】垂直同期信号に同期して画面を走査する
液晶表示方法において、前記垂直同期信号を入力する入力ステップと、前記入力ステップより新たに入力された前記垂直同期信
号と、その直前に入力された前記垂直同期信号の周期を
検出する検出ステップと、前記検出ステップによって検出された前記周期が、所定
の周期よりも短い場合には、前記新たに入力された垂直
同期信号をマスクするマスクステップとを備えることを
特徴とする液晶表示方法。
【請求項４】垂直同期信号に同期して画面を走査する
液晶表示装置において、前記垂直同期信号を入力する入力手段と、前記入力手段より前記垂直同期信号が入力されてから、
所定の時間以上新たな垂直同期信号が入力されない場合
は、１フレーム前の垂直同期信号と同一の周期で疑似パ
ルスを発生する疑似パルス発生手段と、前記疑似パルス発生手段が発生した疑似パルスと、その
直後に入力される垂直同期信号の周期が所定の周期より
も短い場合には、前記疑似パルスの直後に入力される垂
直同期信号をマスクするマスク手段とを備えることを特
徴とする液晶表示装置。
【請求項５】垂直同期信号に同期して画面を走査する
液晶表示方法において、前記垂直同期信号を入力する入力ステップと、前記入力ステップより前記垂直同期信号が入力されてか
ら所定の時間以上新たな垂直同期信号が入力されない場
合は、１フレーム前の垂直同期信号と同一の周期で疑似
パルスを発生する疑似パルス発生ステップと、前記疑似パルス発生ステップが発生した疑似パルスと、
その直後に入力される垂直同期信号の周期が所定の周期
よりも短い場合には、前記疑似パルスの直後に入力され
る垂直同期信号をマスクするマスクステップとを備える
ことを特徴とする液晶表示方法。