JP2000314869A - アクティブマトリックス型液晶表示装置と表示方法 - Google Patents
アクティブマトリックス型液晶表示装置と表示方法Info
- Publication number
- JP2000314869A JP2000314869A JP11123881A JP12388199A JP2000314869A JP 2000314869 A JP2000314869 A JP 2000314869A JP 11123881 A JP11123881 A JP 11123881A JP 12388199 A JP12388199 A JP 12388199A JP 2000314869 A JP2000314869 A JP 2000314869A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- crystal display
- signal processing
- averaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0224—Details of interlacing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 アクティブマトリックス型液晶表示装置にお
いて、拡大表示時等において飛び越し走査駆動を行った
場合でも完全な平均化ができ、格子状ノイズのない高品
質な表示を得ることを可能とする。 【解決手段】 入力される画像信号を時間軸上でｎ分周
する時間軸変換回路１０１と、分周した画像信号をそれ
ぞれ信号処理する２ｎ個の信号処理回路１〜２ｎと、各
信号処理回路の出力をｎ個選択する切替セレクタ１０３
と、切替セレクタ１０３で選択される出力Ｓ１〜Ｓｎを
順次入力してアクティブマトリッスク方式の表示を行な
う画像表示部１０５と、設定された平均化フォーマット
に基づいて切替セレクタ１０３での各信号処理回路の出
力Ｓ１〜Ｓｎの選択順序を制御する制御信号Ｓｓｅｌを
出力する切替制御回路１０２とを備え、切替制御回路１
０２は画像表示部１０５での飛び越し走査駆動時に、偶
数ラインを飛び越すフレームと、奇数ラインを飛び越す
フレームとで同じ平均化フォーマットを用いるように構
成する。
いて、拡大表示時等において飛び越し走査駆動を行った
場合でも完全な平均化ができ、格子状ノイズのない高品
質な表示を得ることを可能とする。 【解決手段】 入力される画像信号を時間軸上でｎ分周
する時間軸変換回路１０１と、分周した画像信号をそれ
ぞれ信号処理する２ｎ個の信号処理回路１〜２ｎと、各
信号処理回路の出力をｎ個選択する切替セレクタ１０３
と、切替セレクタ１０３で選択される出力Ｓ１〜Ｓｎを
順次入力してアクティブマトリッスク方式の表示を行な
う画像表示部１０５と、設定された平均化フォーマット
に基づいて切替セレクタ１０３での各信号処理回路の出
力Ｓ１〜Ｓｎの選択順序を制御する制御信号Ｓｓｅｌを
出力する切替制御回路１０２とを備え、切替制御回路１
０２は画像表示部１０５での飛び越し走査駆動時に、偶
数ラインを飛び越すフレームと、奇数ラインを飛び越す
フレームとで同じ平均化フォーマットを用いるように構
成する。
Description
【０００１】
【発明の属する技術分野】本発明はアクティブマトリッ
クス型液晶表示装置に関し、特に画像表示部における拡
大表示時に、水平表示ラインを一本おきに飛び越して画
像データの書き込みを行う飛び越し走査駆動をする場合
における格子状ノイズの発生を防止した液晶表示装置及
び表示方法に関する。
クス型液晶表示装置に関し、特に画像表示部における拡
大表示時に、水平表示ラインを一本おきに飛び越して画
像データの書き込みを行う飛び越し走査駆動をする場合
における格子状ノイズの発生を防止した液晶表示装置及
び表示方法に関する。
【０００２】
【従来の技術】アクティブマトリックス型液晶表示装置
では、信号処理回路の特性誤差を平均化することによっ
て表示品位を向上することが行われる。図８はこの平均
化を用いた液晶表示装置の一例のブロック構成図であ
る。入力される画像信号ＳｉｎはアナログＲ，Ｇ，Ｂ信
号であり、時間軸変換回路１０１に入力される。前記時
間軸変換回路１０１は供給される連続的な画像信号Ｓｉ
ｎを、サンプル・アンド・ホールド回路によりサンプリ
ングして、並列的にデータをｎ分割（分周）して、周波
数を落とす役割を持つ。ここで、画像信号Ｓｉｎに対し
て前記時間軸変換回路１０１でのサンプリング開始位置
を切替制御回路１０６からのＳＰ制御信号Ｓｓｐ２によ
り任意に決めることが可能とされている。つまり、ある
特定の画素には、フレーム毎に異なるサンプル・アンド
・ホールド回路で処理されたデータが送られることにな
る。これが、平均化の考え方である。前記切替制御回路
１０６は、平均化周期が２ｎ垂直周期、２ｎ水平周期に
設定されている。
では、信号処理回路の特性誤差を平均化することによっ
て表示品位を向上することが行われる。図８はこの平均
化を用いた液晶表示装置の一例のブロック構成図であ
る。入力される画像信号ＳｉｎはアナログＲ，Ｇ，Ｂ信
号であり、時間軸変換回路１０１に入力される。前記時
間軸変換回路１０１は供給される連続的な画像信号Ｓｉ
ｎを、サンプル・アンド・ホールド回路によりサンプリ
ングして、並列的にデータをｎ分割（分周）して、周波
数を落とす役割を持つ。ここで、画像信号Ｓｉｎに対し
て前記時間軸変換回路１０１でのサンプリング開始位置
を切替制御回路１０６からのＳＰ制御信号Ｓｓｐ２によ
り任意に決めることが可能とされている。つまり、ある
特定の画素には、フレーム毎に異なるサンプル・アンド
・ホールド回路で処理されたデータが送られることにな
る。これが、平均化の考え方である。前記切替制御回路
１０６は、平均化周期が２ｎ垂直周期、２ｎ水平周期に
設定されている。
【０００３】前記時間軸変換回路１０１は、前記分周比
ｎの２倍の２ｎ出力を出力するように構成される。前記
時間軸変換回路１０１の出力は、２ｎ個の並列配置され
た信号処理回路１〜２ｎへ接続される。前記信号処理回
路１〜２ｎは、並列に時間軸変換された画像信号に対
し、γ変換、データ反転等の信号処理を行う。また、前
記信号処理回路１〜２ｎの出力は切替セレクタ１０３へ
接続される。前記切替セレクタ１０３は前記切替制御回
路１０６からのセレクタ信号Ｓｓｅｌ２により、前記信
号処理回路１〜２ｎに記憶されている２ｎドット分の画
像信号のうち半分のｎ個を選択する役割を持つ。これ
は、前半のｎドットを出力している期間に、後半のｎド
ットをサンプリングするためである。そのため、切替セ
レクタ１０３からはｎ分周された画像信号Ｓ１〜Ｓｎが
出力される。前記切替セレクタ１０３の出力Ｓ１に、前
記信号処理回路１〜２ｎのうち、何番目の信号処理回路
で処理された画像信号を出力するかは、自由に選ぶ事が
できる。このとき、切替セレクタ１０３の出力Ｓ２，Ｓ
３，…，Ｓｎは出力Ｓ１を基準に順番になるように選択
される。例えば、信号処理回路１〜２ｎが８個（ｎ＝
４）としたとき、切替セレクタ１０３の１番目の出力Ｓ
１に３番目の信号処理回路３を通った画像信号を出力す
る場合は、切替セレクタ１０３の出力Ｓ１〜Ｓ４には、
前半に信号処理回路３，４，５，６、後半に信号処理回
路７，８，１，２を通った画像信号が出力されるように
なる。前記切替セレクタ１０３の出力は画像表示部駆動
回路１０４に供給される。前記画像表示部駆動回路１０
４は、液晶パネル等からなる画像表示部１０５に沿って
配列された複数個のブロックで構成されており、前記切
替セレクタ１０３によりｎ分周された画像信号Ｓ１〜Ｓ
ｎをｎ分周のクロック信号でサンプリングし、そのつ
ど、あるいは１水平期間の画像信号のサンプリングが完
了した後、画像表示部１０５へ画像信号を出力する。
ｎの２倍の２ｎ出力を出力するように構成される。前記
時間軸変換回路１０１の出力は、２ｎ個の並列配置され
た信号処理回路１〜２ｎへ接続される。前記信号処理回
路１〜２ｎは、並列に時間軸変換された画像信号に対
し、γ変換、データ反転等の信号処理を行う。また、前
記信号処理回路１〜２ｎの出力は切替セレクタ１０３へ
接続される。前記切替セレクタ１０３は前記切替制御回
路１０６からのセレクタ信号Ｓｓｅｌ２により、前記信
号処理回路１〜２ｎに記憶されている２ｎドット分の画
像信号のうち半分のｎ個を選択する役割を持つ。これ
は、前半のｎドットを出力している期間に、後半のｎド
ットをサンプリングするためである。そのため、切替セ
レクタ１０３からはｎ分周された画像信号Ｓ１〜Ｓｎが
出力される。前記切替セレクタ１０３の出力Ｓ１に、前
記信号処理回路１〜２ｎのうち、何番目の信号処理回路
で処理された画像信号を出力するかは、自由に選ぶ事が
できる。このとき、切替セレクタ１０３の出力Ｓ２，Ｓ
３，…，Ｓｎは出力Ｓ１を基準に順番になるように選択
される。例えば、信号処理回路１〜２ｎが８個（ｎ＝
４）としたとき、切替セレクタ１０３の１番目の出力Ｓ
１に３番目の信号処理回路３を通った画像信号を出力す
る場合は、切替セレクタ１０３の出力Ｓ１〜Ｓ４には、
前半に信号処理回路３，４，５，６、後半に信号処理回
路７，８，１，２を通った画像信号が出力されるように
なる。前記切替セレクタ１０３の出力は画像表示部駆動
回路１０４に供給される。前記画像表示部駆動回路１０
４は、液晶パネル等からなる画像表示部１０５に沿って
配列された複数個のブロックで構成されており、前記切
替セレクタ１０３によりｎ分周された画像信号Ｓ１〜Ｓ
ｎをｎ分周のクロック信号でサンプリングし、そのつ
ど、あるいは１水平期間の画像信号のサンプリングが完
了した後、画像表示部１０５へ画像信号を出力する。
【０００４】図８に示した液晶表示装置の動作を、図９
から図１３に沿って説明する。図９は、信号処理回路１
〜２ｎの個数が８個（ｎ＝４）の場合における、２ｎ垂
直周期、２ｎ水平周期の前記切替制御回路１０６の平均
化パターン、すなわちフォーマット１〜８を示してい
る。一つの表は、１フレームでの平均化パターンを示し
ており、横軸は水平方向の順番を示し、縦軸は垂直方向
の順番を示している。また、各表内の数字は、選択され
ている信号処理回路の番号を示しており、さらに斜線部
分は１番目の信号処理回路１が選択されていることを示
している。
から図１３に沿って説明する。図９は、信号処理回路１
〜２ｎの個数が８個（ｎ＝４）の場合における、２ｎ垂
直周期、２ｎ水平周期の前記切替制御回路１０６の平均
化パターン、すなわちフォーマット１〜８を示してい
る。一つの表は、１フレームでの平均化パターンを示し
ており、横軸は水平方向の順番を示し、縦軸は垂直方向
の順番を示している。また、各表内の数字は、選択され
ている信号処理回路の番号を示しており、さらに斜線部
分は１番目の信号処理回路１が選択されていることを示
している。
【０００５】図１０は、図９の平均化パターンを用いた
時の表示イメージを示しており、各表内の数字は、その
番号に対応する信号処理回路で処理された画像データが
表示されていることを表し、斜線部分は１番目の信号処
理回路１で処理された画像信号の表示画面上の位置を示
している。また、横軸方向は画像表示部１０５のＲ，
Ｇ，Ｂ各ドットの集合である画素を示し、縦軸方向は水
平ラインを示している。図１０のフォーマット１を例に
取ると、１番目の水平ラインの第１画素には、１番目の
信号処理回路１で処理された出力Ｓ１が番号「１」で表
示されており、以降順番に第２画素から第８画素まで、
２番目から８番目の信号処理回路２〜８で処理された出
力Ｓ２〜Ｓ８がそれぞれの番号「２，３，４，５，６，
７，８」で表示される。同じように、２番目の水平ライ
ンの第１画素には、３番目の信号処理回路３で処理され
た出力Ｓ３の番号「３」が表示されており、以降順番に
番号「４，５，６，７，８，１，２」で表示される。こ
の場合は、１番目の信号処理回路１で処理された出力Ｓ
１は第７画素に表示されることを示している。以降の考
え方は同じなので省略する。ここで、連続する８ライン
は選択が重ならないようになっている。１フレームにつ
き、この考え方においてそれぞれの信号処理回路で処理
された画像信号が全画素均等にうまるには、８フレーム
あればよいことになる。
時の表示イメージを示しており、各表内の数字は、その
番号に対応する信号処理回路で処理された画像データが
表示されていることを表し、斜線部分は１番目の信号処
理回路１で処理された画像信号の表示画面上の位置を示
している。また、横軸方向は画像表示部１０５のＲ，
Ｇ，Ｂ各ドットの集合である画素を示し、縦軸方向は水
平ラインを示している。図１０のフォーマット１を例に
取ると、１番目の水平ラインの第１画素には、１番目の
信号処理回路１で処理された出力Ｓ１が番号「１」で表
示されており、以降順番に第２画素から第８画素まで、
２番目から８番目の信号処理回路２〜８で処理された出
力Ｓ２〜Ｓ８がそれぞれの番号「２，３，４，５，６，
７，８」で表示される。同じように、２番目の水平ライ
ンの第１画素には、３番目の信号処理回路３で処理され
た出力Ｓ３の番号「３」が表示されており、以降順番に
番号「４，５，６，７，８，１，２」で表示される。こ
の場合は、１番目の信号処理回路１で処理された出力Ｓ
１は第７画素に表示されることを示している。以降の考
え方は同じなので省略する。ここで、連続する８ライン
は選択が重ならないようになっている。１フレームにつ
き、この考え方においてそれぞれの信号処理回路で処理
された画像信号が全画素均等にうまるには、８フレーム
あればよいことになる。
【０００６】次に、図９の平均化パターンにおいて、
１．６倍の拡大表示をした場合の表示イメージを図１１
に示している。１．６倍の拡大は、５ラインの画像デー
タのうち３ラインをそれぞれ２ライン表示することによ
り実現できる。図１１では、図１０のＡ〜Ｅの５ライン
のうち、Ａ，Ｂ，Ｄを２ライン表示して拡大を行ってい
る。このような拡大表示をする場合は、１ラインのデー
タで２ラインの拡大を行う関係上、拡大した部分は平均
化パターンも同様に拡大されてしまうことになる。ま
た、この場合において、１水平期間を２回に分けて画像
表示部にデータを書き込む事になるので、書き込み時間
が通常の半分になってしまう。そこで、書き込み時間を
通常と同じく１水平期間十分にとるために、図１２は、
図１１の拡大結果に飛び越し走査駆動を行った様子を加
えたものである。網掛け部分は、それぞれのフレームに
おいて飛び越されるラインを示しており、奇数フレーム
では偶数ラインを、偶数フレームでは奇数ラインを飛び
越している。
１．６倍の拡大表示をした場合の表示イメージを図１１
に示している。１．６倍の拡大は、５ラインの画像デー
タのうち３ラインをそれぞれ２ライン表示することによ
り実現できる。図１１では、図１０のＡ〜Ｅの５ライン
のうち、Ａ，Ｂ，Ｄを２ライン表示して拡大を行ってい
る。このような拡大表示をする場合は、１ラインのデー
タで２ラインの拡大を行う関係上、拡大した部分は平均
化パターンも同様に拡大されてしまうことになる。ま
た、この場合において、１水平期間を２回に分けて画像
表示部にデータを書き込む事になるので、書き込み時間
が通常の半分になってしまう。そこで、書き込み時間を
通常と同じく１水平期間十分にとるために、図１２は、
図１１の拡大結果に飛び越し走査駆動を行った様子を加
えたものである。網掛け部分は、それぞれのフレームに
おいて飛び越されるラインを示しており、奇数フレーム
では偶数ラインを、偶数フレームでは奇数ラインを飛び
越している。
【０００７】このように、拡大表示を行う一方で、書き
込み時間を通常と同じにする飛び越し走査駆動を行った
場合に、図１２における飛び越されず残った部分から、
１番目の信号処理回路で処理された画像信号が表示され
る部分を抜き取り重ね書きした状態を図１３に示す。こ
の図からもわかるように、平均化パターンが飛び越され
たラインは、フレームを重ねて描いた場合に、空白の部
分ができ、その結果格子状のノイズとして見えてしまう
ことになる。
込み時間を通常と同じにする飛び越し走査駆動を行った
場合に、図１２における飛び越されず残った部分から、
１番目の信号処理回路で処理された画像信号が表示され
る部分を抜き取り重ね書きした状態を図１３に示す。こ
の図からもわかるように、平均化パターンが飛び越され
たラインは、フレームを重ねて描いた場合に、空白の部
分ができ、その結果格子状のノイズとして見えてしまう
ことになる。
【０００８】以上のように、信号処理回路の個数が２ｎ
個の時、信号処理回路の平均化周期は、画像表示部１０
５のある一つの画素に注目した場合、２ｎ垂直周期で垂
直時間軸方向の平均化が可能で、同じく２ｎ水平周期で
水平時間軸方向の平均化が可能である。すなわち、信号
処理回路の個数分の垂直周期及び水平周期で完全な平均
化が可能である。しかし、拡大表示をする際に、飛び越
し走査駆動をすると、飛び越された１水平データは、画
像表示部へ描かれなくなる。そのため、信号処理回路に
よる平均化が不完全なものになり、最終的にある特定の
信号処理回路より出力された映像信号は、画像表示部１
０５に図１３の様に表示され、そのある決まった模様が
画像表示部上で格子状のノイズとなって見えてしまう。
個の時、信号処理回路の平均化周期は、画像表示部１０
５のある一つの画素に注目した場合、２ｎ垂直周期で垂
直時間軸方向の平均化が可能で、同じく２ｎ水平周期で
水平時間軸方向の平均化が可能である。すなわち、信号
処理回路の個数分の垂直周期及び水平周期で完全な平均
化が可能である。しかし、拡大表示をする際に、飛び越
し走査駆動をすると、飛び越された１水平データは、画
像表示部へ描かれなくなる。そのため、信号処理回路に
よる平均化が不完全なものになり、最終的にある特定の
信号処理回路より出力された映像信号は、画像表示部１
０５に図１３の様に表示され、そのある決まった模様が
画像表示部上で格子状のノイズとなって見えてしまう。
【０００９】なお、平均化による表示品質の向上を図る
ために、例えば、特開平４−３５５７８８号公報には、
信号処理回路の後段に接続される切替回路を、垂直周
期、または、水平周期で自由に切り替える技術が記載さ
れている。しかし、例え任意に垂直周期、または、水平
周期で自由に切り替える事ができたとしても、その周期
が通常駆動で常に決められていた場合、飛び越し走査駆
動を行った場合には、その決められた平均化パターンの
周期では不完全なものとなり、前記したような格子状ノ
イズを確実に防止することは困難である。
ために、例えば、特開平４−３５５７８８号公報には、
信号処理回路の後段に接続される切替回路を、垂直周
期、または、水平周期で自由に切り替える技術が記載さ
れている。しかし、例え任意に垂直周期、または、水平
周期で自由に切り替える事ができたとしても、その周期
が通常駆動で常に決められていた場合、飛び越し走査駆
動を行った場合には、その決められた平均化パターンの
周期では不完全なものとなり、前記したような格子状ノ
イズを確実に防止することは困難である。
【００１０】本発明の目的は、飛び越し走査駆動を行っ
た場合でも完全な平均化ができ、格子状ノイズのない高
品質な表示を得ることが可能なアクティブマトリックス
型液晶表示装置及び表示方法を提供することにある。
た場合でも完全な平均化ができ、格子状ノイズのない高
品質な表示を得ることが可能なアクティブマトリックス
型液晶表示装置及び表示方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明は、入力される画
像信号を時間軸上で分周し、分周した画像信号を平均化
フォーマットに基づいて並べ換えながら画像表示部でア
クティブマトリッスク方式の表示を行なう液晶表示装置
において、前記画像表示部での飛び越し走査駆動時に、
偶数ラインを飛び越すフレームと、奇数ラインを飛び越
すフレームとで同じ平均化フォーマットを用いるように
構成したことを特徴とする。すなわち、本発明を実現す
る一つの形態として、入力される画像信号を時間軸上で
分周する時間軸変換回路と、分周した画像信号をそれぞ
れ信号処理する複数の信号処理回路と、前記各信号処理
回路の出力を選択する切替セレクタと、前記切替セレク
タで選択される出力を順次入力してアクティブマトリッ
スク方式の表示を行なう画像表示部と、設定された平均
化フォーマットに基づいて前記切替セレクタでの前記各
信号処理回路の出力の選択順序を制御する制御信号を出
力する第１の切替制御回路とを備える液晶表示装置にお
いて、前記第１の切替制御回路は、前記画像表示部での
飛び越し走査駆動時に、偶数ラインを飛び越すフレーム
と、奇数ラインを飛び越すフレームとで同じ平均化フォ
ーマットを用いるように構成している。
像信号を時間軸上で分周し、分周した画像信号を平均化
フォーマットに基づいて並べ換えながら画像表示部でア
クティブマトリッスク方式の表示を行なう液晶表示装置
において、前記画像表示部での飛び越し走査駆動時に、
偶数ラインを飛び越すフレームと、奇数ラインを飛び越
すフレームとで同じ平均化フォーマットを用いるように
構成したことを特徴とする。すなわち、本発明を実現す
る一つの形態として、入力される画像信号を時間軸上で
分周する時間軸変換回路と、分周した画像信号をそれぞ
れ信号処理する複数の信号処理回路と、前記各信号処理
回路の出力を選択する切替セレクタと、前記切替セレク
タで選択される出力を順次入力してアクティブマトリッ
スク方式の表示を行なう画像表示部と、設定された平均
化フォーマットに基づいて前記切替セレクタでの前記各
信号処理回路の出力の選択順序を制御する制御信号を出
力する第１の切替制御回路とを備える液晶表示装置にお
いて、前記第１の切替制御回路は、前記画像表示部での
飛び越し走査駆動時に、偶数ラインを飛び越すフレーム
と、奇数ラインを飛び越すフレームとで同じ平均化フォ
ーマットを用いるように構成している。
【００１２】また、本発明においては、前記平均化フォ
ーマットとして、偶数ラインを飛び越すフレームと、奇
数ラインを飛び越すフレームとでそれぞれ異なる平均化
フォーマットを用いる構成の第２の切替制御回路と、前
記第１の切替制御回路と前記第２の切替制御回路からの
各制御信号を選択する選択回路とを備え、前記画像表示
部での飛び越し走査駆動を行わない場合に、前記第２の
切替制御回路の制御信号を選択するように構成すること
も可能である。
ーマットとして、偶数ラインを飛び越すフレームと、奇
数ラインを飛び越すフレームとでそれぞれ異なる平均化
フォーマットを用いる構成の第２の切替制御回路と、前
記第１の切替制御回路と前記第２の切替制御回路からの
各制御信号を選択する選択回路とを備え、前記画像表示
部での飛び越し走査駆動を行わない場合に、前記第２の
切替制御回路の制御信号を選択するように構成すること
も可能である。
【００１３】さらに、本発明は、入力される画像信号を
時間軸上で分周し、分周した画像信号を平均化フォーマ
ットに基づいて並べ換えながら画像表示部でアクティブ
マトリッスク方式の表示を行なう液晶表示装置での表示
方法において、前記画像表示部での飛び越し走査駆動時
に、偶数ラインを飛び越すフレームと、奇数ラインを飛
び越すフレームとで同じ平均化フォーマットを用いるよ
うに構成したことを特徴とする。
時間軸上で分周し、分周した画像信号を平均化フォーマ
ットに基づいて並べ換えながら画像表示部でアクティブ
マトリッスク方式の表示を行なう液晶表示装置での表示
方法において、前記画像表示部での飛び越し走査駆動時
に、偶数ラインを飛び越すフレームと、奇数ラインを飛
び越すフレームとで同じ平均化フォーマットを用いるよ
うに構成したことを特徴とする。
【００１４】本発明によれば、アクティブマトリックス
型液晶表示装置において、拡大表示等、水平表示ライン
を一本おきに飛び越して画像信号の表示を行う飛び越し
走査駆動をする場合、偶数ラインを飛び越すフレーム
と、奇数ラインを飛び越すフレームとで同じ平均化フォ
ーマットを用いることにより、水平ラインのデータが飛
び越される時の平均化パターンを、別のフレームで違う
水平ラインが飛び越される時に用いることによって完全
に平均化でき、飛び越し走査駆動を行った場合において
も、格子状ノイズを確実に防止することが可能となる。
型液晶表示装置において、拡大表示等、水平表示ライン
を一本おきに飛び越して画像信号の表示を行う飛び越し
走査駆動をする場合、偶数ラインを飛び越すフレーム
と、奇数ラインを飛び越すフレームとで同じ平均化フォ
ーマットを用いることにより、水平ラインのデータが飛
び越される時の平均化パターンを、別のフレームで違う
水平ラインが飛び越される時に用いることによって完全
に平均化でき、飛び越し走査駆動を行った場合において
も、格子状ノイズを確実に防止することが可能となる。
【００１５】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明のアクティブマトリッ
クス型液晶表示装置の第１の実施形態のブロック構成図
であり、ここでは、パーソナルコンピュータ等の画像表
示部に用いられる液晶表示装置として示しており、入力
される画像信号はアナログＲ，Ｇ，Ｂ信号であり、イン
タレース信号、プログレッシブ信号を問わない。なお、
図８に示した従来構成と等価な部分には同一符号を付し
てある。画像信号Ｓｉｎは、時間軸変換回路１０１に入
力される。前記時間軸変換回路１０１は供給される連続
的な画像信号Ｓｉｎを、サンプル・アンド・ホールド回
路によりサンプリングして、並列的にデータをｎ分割
（分周）して、周波数を落とす役割を持つ。ここで、画
像信号Ｓｉｎに対して前記時間軸変換回路１０１でのサ
ンプリング開始位置を切替制御回路１０２からのＳＰ制
御信号Ｓｓｐ１により任意に決めることが可能とされて
おり、これにより、ある特定の画素には、フレーム毎に
異なるサンプル・アンド・ホールド回路で処理されたデ
ータが送られ、前記した平均化が行われることになる。
ここで、前記切替制御回路１０２は、その平均化周期
が、従来の切替制御回路１０６の２ｎ垂直周期、２ｎ水
平周期とは異なり、垂直周期が２倍の、２ｎ×２垂直周
期、２ｎ水平周期に設定されている。
参照して説明する。図１は本発明のアクティブマトリッ
クス型液晶表示装置の第１の実施形態のブロック構成図
であり、ここでは、パーソナルコンピュータ等の画像表
示部に用いられる液晶表示装置として示しており、入力
される画像信号はアナログＲ，Ｇ，Ｂ信号であり、イン
タレース信号、プログレッシブ信号を問わない。なお、
図８に示した従来構成と等価な部分には同一符号を付し
てある。画像信号Ｓｉｎは、時間軸変換回路１０１に入
力される。前記時間軸変換回路１０１は供給される連続
的な画像信号Ｓｉｎを、サンプル・アンド・ホールド回
路によりサンプリングして、並列的にデータをｎ分割
（分周）して、周波数を落とす役割を持つ。ここで、画
像信号Ｓｉｎに対して前記時間軸変換回路１０１でのサ
ンプリング開始位置を切替制御回路１０２からのＳＰ制
御信号Ｓｓｐ１により任意に決めることが可能とされて
おり、これにより、ある特定の画素には、フレーム毎に
異なるサンプル・アンド・ホールド回路で処理されたデ
ータが送られ、前記した平均化が行われることになる。
ここで、前記切替制御回路１０２は、その平均化周期
が、従来の切替制御回路１０６の２ｎ垂直周期、２ｎ水
平周期とは異なり、垂直周期が２倍の、２ｎ×２垂直周
期、２ｎ水平周期に設定されている。
【００１６】前記時間軸変換回路１０１は、前記分周比
ｎの２倍の２ｎ出力を出力するように構成される。前記
時間軸変換回路１０１の出力は、２ｎ個の並列配置され
た信号処理回路１〜２ｎへ接続される。前記信号処理回
路１〜２ｎは、並列に時間軸変換された画像信号に対
し、γ変換、データ反転等の信号処理を行う。また、前
記信号処理回路１〜２ｎの出力は切替セレクタ１０３へ
接続される。前記切替セレクタ１０３は、前記切替制御
回路１０２からのセレクタ制御信号Ｓｓｅｌ１によって
前記信号処理回路１〜２ｎに記憶されている２ｎドット
分の画像信号のうち半分のｎ個を選択する役割を持つ。
これは、前半のｎドットを出力している期間に、後半の
ｎドットをサンプリングするためである。そのため、切
替セレクタ１０３からはｎ分周された画像信号Ｓ１〜Ｓ
ｎが出力される。前記切替セレクタ１０３の出力Ｓ１
に、前記信号処理回路１〜２ｎのうち、何番目の信号処
理回路で処理された画像信号を出力するかは、自由に選
ぶ事ができる。このとき、切替セレクタ１０３の出力Ｓ
２，Ｓ３，…，Ｓｎは出力Ｓ１を基準に順番になるよう
に選択される。例えば、信号処理回路１〜２ｎが８個
（ｎ＝４）としたとき、切替セレクタ１０３の１番目の
出力Ｓ１に３番目の信号処理回路３を通った画像信号を
出力する場合は、切替セレクタ１０３の出力Ｓ１〜Ｓ４
には、前半に信号処理回路３，４，５，６、後半に信号
処理回路７，８，１，２を通った画像信号が出力される
ようになる。前記切替セレクタ１０３の出力Ｓ１〜Ｓｎ
は画像表示部駆動回路１０４に供給される。前記画像表
示部駆動回路１０４は、液晶パネル等からなる画像表示
部１０５に沿って配列された複数個のブロックで構成さ
れており、前記切替セレクタ１０３によりｎ分周された
画像信号Ｓ１〜Ｓｎをｎ分周のクロック信号でサンプリ
ングし、そのつど、あるいは１水平期間の画像信号のサ
ンプリングが完了した後、画像表示部１０５へ画像信号
を出力する。
ｎの２倍の２ｎ出力を出力するように構成される。前記
時間軸変換回路１０１の出力は、２ｎ個の並列配置され
た信号処理回路１〜２ｎへ接続される。前記信号処理回
路１〜２ｎは、並列に時間軸変換された画像信号に対
し、γ変換、データ反転等の信号処理を行う。また、前
記信号処理回路１〜２ｎの出力は切替セレクタ１０３へ
接続される。前記切替セレクタ１０３は、前記切替制御
回路１０２からのセレクタ制御信号Ｓｓｅｌ１によって
前記信号処理回路１〜２ｎに記憶されている２ｎドット
分の画像信号のうち半分のｎ個を選択する役割を持つ。
これは、前半のｎドットを出力している期間に、後半の
ｎドットをサンプリングするためである。そのため、切
替セレクタ１０３からはｎ分周された画像信号Ｓ１〜Ｓ
ｎが出力される。前記切替セレクタ１０３の出力Ｓ１
に、前記信号処理回路１〜２ｎのうち、何番目の信号処
理回路で処理された画像信号を出力するかは、自由に選
ぶ事ができる。このとき、切替セレクタ１０３の出力Ｓ
２，Ｓ３，…，Ｓｎは出力Ｓ１を基準に順番になるよう
に選択される。例えば、信号処理回路１〜２ｎが８個
（ｎ＝４）としたとき、切替セレクタ１０３の１番目の
出力Ｓ１に３番目の信号処理回路３を通った画像信号を
出力する場合は、切替セレクタ１０３の出力Ｓ１〜Ｓ４
には、前半に信号処理回路３，４，５，６、後半に信号
処理回路７，８，１，２を通った画像信号が出力される
ようになる。前記切替セレクタ１０３の出力Ｓ１〜Ｓｎ
は画像表示部駆動回路１０４に供給される。前記画像表
示部駆動回路１０４は、液晶パネル等からなる画像表示
部１０５に沿って配列された複数個のブロックで構成さ
れており、前記切替セレクタ１０３によりｎ分周された
画像信号Ｓ１〜Ｓｎをｎ分周のクロック信号でサンプリ
ングし、そのつど、あるいは１水平期間の画像信号のサ
ンプリングが完了した後、画像表示部１０５へ画像信号
を出力する。
【００１７】図１の液晶表示装置における表示動作、及
び本発明の表示方法を、図２から図６に沿って説明す
る。図２は、信号処理回路１〜２ｎの個数が８個（ｎ＝
４）の場合における前記切替制御回路１０２での平均化
パターンを示している。同図において、一つの表は、１
フレームでの平均化パターンを示しており、フォーマッ
ト１〜８は、図９に示した従来のフォーマット１〜８に
対応している。各表内の数字は、選択されている信号処
理回路１〜８の出力Ｓ１〜Ｓ８に対応する番号を示して
おり、斜線部分は、１番の信号処理回路１の出力Ｓ１が
選択されていることを示している。また、横軸は水平方
向の切替の順番を示し、縦軸は垂直方向の順番を示して
いる。
び本発明の表示方法を、図２から図６に沿って説明す
る。図２は、信号処理回路１〜２ｎの個数が８個（ｎ＝
４）の場合における前記切替制御回路１０２での平均化
パターンを示している。同図において、一つの表は、１
フレームでの平均化パターンを示しており、フォーマッ
ト１〜８は、図９に示した従来のフォーマット１〜８に
対応している。各表内の数字は、選択されている信号処
理回路１〜８の出力Ｓ１〜Ｓ８に対応する番号を示して
おり、斜線部分は、１番の信号処理回路１の出力Ｓ１が
選択されていることを示している。また、横軸は水平方
向の切替の順番を示し、縦軸は垂直方向の順番を示して
いる。
【００１８】図３は、図２の平均化パターンを用いた時
の表示イメージを示しており、各表内の番号は、その番
号に対応する信号処理回路１〜８で処理された画像デー
タＳ１〜Ｓ８が表示されていることを表し、斜線部分は
１番の信号処理回路１で処理された画像信号Ｓ１の表示
画面上の位置を示している。また、横軸方向は画像表示
部のＲ，Ｇ，Ｂ各ドットの集合である画素を示し、縦軸
方向は水平ラインを示している。図３のフォーマット１
を例に取ると、１番目の水平ラインの第１画素には、１
番目の信号処理回路１で処理された出力Ｓ１の番号
「１」が表示されており、以降順番に番号「２，３，
４，５，６，７，８」と表示される。同じように、２番
目の水平ラインの第１画素には、３番目の信号処理回路
３で処理された出力Ｓ３の番号「３」が表示されてお
り、以降番号「４，５，６，７，８，１，２」が表示さ
れる。この場合は、１番目の信号処理回路１で処理され
た出力Ｓ１は第７画素に表示されることを示している。
以降の考え方は、同様なので省略する。ここで、連続す
る８ラインは、選択が重ならないようになっている。１
フレームにつき、この考え方においてそれぞれの信号処
理回路１〜８で処理された画像信号Ｓ１〜Ｓ８が全画素
について均等にうまるには８フレームあればよいが、こ
の実施形態では、切替制御回路１０２の構成が、２ｎ×
２垂直同期、２ｎ水平同期の設定とされているため、図
２及び図３のように、奇数フレームと偶数フレームで同
じ平均化パターンを用い、１６フレームで１周するよう
に構成されている。
の表示イメージを示しており、各表内の番号は、その番
号に対応する信号処理回路１〜８で処理された画像デー
タＳ１〜Ｓ８が表示されていることを表し、斜線部分は
１番の信号処理回路１で処理された画像信号Ｓ１の表示
画面上の位置を示している。また、横軸方向は画像表示
部のＲ，Ｇ，Ｂ各ドットの集合である画素を示し、縦軸
方向は水平ラインを示している。図３のフォーマット１
を例に取ると、１番目の水平ラインの第１画素には、１
番目の信号処理回路１で処理された出力Ｓ１の番号
「１」が表示されており、以降順番に番号「２，３，
４，５，６，７，８」と表示される。同じように、２番
目の水平ラインの第１画素には、３番目の信号処理回路
３で処理された出力Ｓ３の番号「３」が表示されてお
り、以降番号「４，５，６，７，８，１，２」が表示さ
れる。この場合は、１番目の信号処理回路１で処理され
た出力Ｓ１は第７画素に表示されることを示している。
以降の考え方は、同様なので省略する。ここで、連続す
る８ラインは、選択が重ならないようになっている。１
フレームにつき、この考え方においてそれぞれの信号処
理回路１〜８で処理された画像信号Ｓ１〜Ｓ８が全画素
について均等にうまるには８フレームあればよいが、こ
の実施形態では、切替制御回路１０２の構成が、２ｎ×
２垂直同期、２ｎ水平同期の設定とされているため、図
２及び図３のように、奇数フレームと偶数フレームで同
じ平均化パターンを用い、１６フレームで１周するよう
に構成されている。
【００１９】図４は、図３の平均化において、画像表示
部１０５において１．６倍の拡大表示をした場合の表示
イメージを表している。１．６倍の拡大は、５ラインの
画像データのうち３ラインをそれぞれ２ライン表示する
事により実現できる。ここでは、図２のＡ〜Ｅの５ライ
ンのうちＡ，Ｂ，Ｄを２ライン書いて拡大している。こ
こで、従来と同様に、画像表示部駆動回路１０４は１ラ
イン分のデータしか記憶していることができないため、
拡大表示をする場合は、１水平期間で２ラインの拡大を
行う関係上、拡大した部分は平均化パターンも同様に拡
大されてしまう。また、この場合に、１水平期間を２回
に分けて画像表示部にデータを書き込むことになるの
で、書き込み時間が通常の半分になってしまう。そこ
で、図５は、図４の拡大結果に書き込み時間を通常と同
じく１水平期間十分にとるために飛び越し走査駆動を行
ったようすを加えたものである。網掛け部分は、それぞ
れのフレームにおいて飛び越されるラインを示してお
り、奇数フレームでは偶数ラインを、偶数フレームでは
奇数ラインを飛び越している。
部１０５において１．６倍の拡大表示をした場合の表示
イメージを表している。１．６倍の拡大は、５ラインの
画像データのうち３ラインをそれぞれ２ライン表示する
事により実現できる。ここでは、図２のＡ〜Ｅの５ライ
ンのうちＡ，Ｂ，Ｄを２ライン書いて拡大している。こ
こで、従来と同様に、画像表示部駆動回路１０４は１ラ
イン分のデータしか記憶していることができないため、
拡大表示をする場合は、１水平期間で２ラインの拡大を
行う関係上、拡大した部分は平均化パターンも同様に拡
大されてしまう。また、この場合に、１水平期間を２回
に分けて画像表示部にデータを書き込むことになるの
で、書き込み時間が通常の半分になってしまう。そこ
で、図５は、図４の拡大結果に書き込み時間を通常と同
じく１水平期間十分にとるために飛び越し走査駆動を行
ったようすを加えたものである。網掛け部分は、それぞ
れのフレームにおいて飛び越されるラインを示してお
り、奇数フレームでは偶数ラインを、偶数フレームでは
奇数ラインを飛び越している。
【００２０】このように、画像表示部１０５において
１．６倍の拡大表示を行う一方で、書き込み時間を通常
時間と等しくするために飛び越し走査駆動を行った際
に、図５のうち、間引かれず残った部分から、１番目の
信号処理回路１で処理された画像信号Ｓ１が表示される
部分を抜き取り重ね書きした状態を図６に示す。同図の
ように、画像表示部１０５の全ての画素は、完全に１番
目の信号処理回路１で処理された画像出力Ｓ１で埋めつ
くされていることがわかる。これは、他の信号処理回路
２〜８に対して注目した場合も同様である。
１．６倍の拡大表示を行う一方で、書き込み時間を通常
時間と等しくするために飛び越し走査駆動を行った際
に、図５のうち、間引かれず残った部分から、１番目の
信号処理回路１で処理された画像信号Ｓ１が表示される
部分を抜き取り重ね書きした状態を図６に示す。同図の
ように、画像表示部１０５の全ての画素は、完全に１番
目の信号処理回路１で処理された画像出力Ｓ１で埋めつ
くされていることがわかる。これは、他の信号処理回路
２〜８に対して注目した場合も同様である。
【００２１】このように、飛び越し走査駆動で、あるラ
インが飛び越される平均化パターンを、そのラインが飛
び越されない別のフレームで同じ平均化パターンを行い
補うことにより、一画面上の全ての画素において信号処
理回路の特性誤差を完全に平均化する事ができ、特定の
規則性のある模様パターンが表示されない表示品位を得
ることが可能となる。これは、図５の第１フレームと第
２フレームを見ればわかるように、第１フレームの第１
画素・第２ライン、第７画素・第４ライン、第６画素・
第６ライン、第２画素・第８ライン、第８画素・第１０
ライン、第３画素・第１２ラインの箇所に表示される１
番目の信号処理回路で処理された画像信号は、飛び越さ
れ画面上には表示されないが、次の第２フレームで同じ
フォーマットを用いて平均化する事により、第１フレー
ムで飛び越された部分が、表示されている様子が分か
る。また、第２フレームで飛び越されている部分は、第
１フレームで既に表示されている。これは、第３フレー
ムと第４フレーム、第５フレームと第６フレーム、・・
・、第１５フレームと第１６フレームについても同様で
ある。
インが飛び越される平均化パターンを、そのラインが飛
び越されない別のフレームで同じ平均化パターンを行い
補うことにより、一画面上の全ての画素において信号処
理回路の特性誤差を完全に平均化する事ができ、特定の
規則性のある模様パターンが表示されない表示品位を得
ることが可能となる。これは、図５の第１フレームと第
２フレームを見ればわかるように、第１フレームの第１
画素・第２ライン、第７画素・第４ライン、第６画素・
第６ライン、第２画素・第８ライン、第８画素・第１０
ライン、第３画素・第１２ラインの箇所に表示される１
番目の信号処理回路で処理された画像信号は、飛び越さ
れ画面上には表示されないが、次の第２フレームで同じ
フォーマットを用いて平均化する事により、第１フレー
ムで飛び越された部分が、表示されている様子が分か
る。また、第２フレームで飛び越されている部分は、第
１フレームで既に表示されている。これは、第３フレー
ムと第４フレーム、第５フレームと第６フレーム、・・
・、第１５フレームと第１６フレームについても同様で
ある。
【００２２】図７は本発明の第２の実施形態のブロック
構成図であり、この実施形態では、その基本的構成は前
記第１の実施形態と同様であるが、切替制御系について
さらに工夫している。図７において、飛び越し走査駆動
の場合に対応した前記２ｎ×２垂直周期−２ｎ水平周期
の切替制御回路１０２に加え、飛び越し走査駆動をしな
い場合の平均化パターンの制御信号を生成する、従来と
同様の２ｎ垂直周期−２ｎ水平周期の切替制御回路１０
６も備えており、新たに設けた、表示モード判別回路１
０７の判別出力Ｓｍに基づいて切替制御信号選択回路１
０８において、前記２つの切替制御回路１０２と１０６
のいずれかのＳＰ制御信号Ｓｓｐ１，Ｓｓｐ２とセレク
タ信号Ｓｓｅｌ１，Ｓｓｅｌ２を選択して前記時間軸変
換回路１０１のＳＰ制御信号Ｓｓｐ、切替セレクタ１０
３のセレクタ信号Ｓｓｅｌとし、その切替周期を選択で
きるようにしたものである。その他の部分の構成と動作
については、同様であるので、ここでは省略する。
構成図であり、この実施形態では、その基本的構成は前
記第１の実施形態と同様であるが、切替制御系について
さらに工夫している。図７において、飛び越し走査駆動
の場合に対応した前記２ｎ×２垂直周期−２ｎ水平周期
の切替制御回路１０２に加え、飛び越し走査駆動をしな
い場合の平均化パターンの制御信号を生成する、従来と
同様の２ｎ垂直周期−２ｎ水平周期の切替制御回路１０
６も備えており、新たに設けた、表示モード判別回路１
０７の判別出力Ｓｍに基づいて切替制御信号選択回路１
０８において、前記２つの切替制御回路１０２と１０６
のいずれかのＳＰ制御信号Ｓｓｐ１，Ｓｓｐ２とセレク
タ信号Ｓｓｅｌ１，Ｓｓｅｌ２を選択して前記時間軸変
換回路１０１のＳＰ制御信号Ｓｓｐ、切替セレクタ１０
３のセレクタ信号Ｓｓｅｌとし、その切替周期を選択で
きるようにしたものである。その他の部分の構成と動作
については、同様であるので、ここでは省略する。
【００２３】この第２の実施形態では、例えば拡大表示
時に、飛び越し走査駆動を行う場合には、表示モード判
別回路１０７及び切替信号選択回路１０８で２ｎ×２垂
直周期−２ｎ水平周期の切替制御回路１０２の制御信号
Ｓｓｐ１，Ｓｓｅｌ１を選択することで、前記第１の実
施形態と同様な表示品位が実現できる。また、飛び越し
走査駆動を行わない場合には、表示モード判別回路１０
７及び切替制御信号選択回路１０８で２ｎ垂直周期−２
ｎ水平周期の切替制御回路１０６の制御信号Ｓｓｐ２，
Ｓｓｅｌ２を選択し、従来と同様な表示品位を維持する
ことが可能である。
時に、飛び越し走査駆動を行う場合には、表示モード判
別回路１０７及び切替信号選択回路１０８で２ｎ×２垂
直周期−２ｎ水平周期の切替制御回路１０２の制御信号
Ｓｓｐ１，Ｓｓｅｌ１を選択することで、前記第１の実
施形態と同様な表示品位が実現できる。また、飛び越し
走査駆動を行わない場合には、表示モード判別回路１０
７及び切替制御信号選択回路１０８で２ｎ垂直周期−２
ｎ水平周期の切替制御回路１０６の制御信号Ｓｓｐ２，
Ｓｓｅｌ２を選択し、従来と同様な表示品位を維持する
ことが可能である。
【００２４】ここで、前記実施形態の動作の説明では、
信号処理回路が８個の場合、すなわちｎが４の場合につ
いて説明したが、ｎがこの値に限られるものでないこと
は言うまでもない。また、表示時の拡大倍率についても
１．６倍に限られるものでないことは言うまでもない。
さらに、本発明における入力画像信号は、インタレース
信号、プログレッシブ信号を問うものではなく、いずれ
の信号でも適用可能である。
信号処理回路が８個の場合、すなわちｎが４の場合につ
いて説明したが、ｎがこの値に限られるものでないこと
は言うまでもない。また、表示時の拡大倍率についても
１．６倍に限られるものでないことは言うまでもない。
さらに、本発明における入力画像信号は、インタレース
信号、プログレッシブ信号を問うものではなく、いずれ
の信号でも適用可能である。
【００２５】
【発明の効果】以上説明したように本発明は、アクティ
ブマトリックス型液晶表示装置において、拡大表示等、
水平表示ラインを一本おきに飛び越して画像信号の表示
を行う飛び越し走査駆動をする場合、偶数ラインを飛び
越すフレームと、奇数ラインを飛び越すフレームとで同
じ平均化フォーマットを用いることにより、水平ライン
のデータが飛び越される時の平均化パターンを、別のフ
レームで違う水平ラインが飛び越される時に用いること
によって完全に平均化でき、飛び越し走査駆動を行った
場合においても、格子状ノイズ等の、特定の規則性のあ
る模様パターンが表示されない表示品位を得ることが可
能となる。
ブマトリックス型液晶表示装置において、拡大表示等、
水平表示ラインを一本おきに飛び越して画像信号の表示
を行う飛び越し走査駆動をする場合、偶数ラインを飛び
越すフレームと、奇数ラインを飛び越すフレームとで同
じ平均化フォーマットを用いることにより、水平ライン
のデータが飛び越される時の平均化パターンを、別のフ
レームで違う水平ラインが飛び越される時に用いること
によって完全に平均化でき、飛び越し走査駆動を行った
場合においても、格子状ノイズ等の、特定の規則性のあ
る模様パターンが表示されない表示品位を得ることが可
能となる。
【図１】本発明の第１の実施形態のブロック構成図であ
る。
る。
【図２】切替制御回路による本発明の平均化パターンを
示す図である。
示す図である。
【図３】図２の平均化パターンを用いた表示イメージ図
である。
である。
【図４】図３の１．６倍の拡大表示を行った場合の表示
イメージ図である。
イメージ図である。
【図５】図４での飛び越し走査駆動を行った場合の表示
イメージ図である。
イメージ図である。
【図６】本発明における特定の画像信号が画像表示部に
おいて表示される状態を示す図である。
おいて表示される状態を示す図である。
【図７】本発明の第２の実施形態のブロック構成図であ
る。
る。
【図８】従来の液晶表示装置の一例のブロック構成図で
ある。
ある。
【図９】従来の切替制御回路による本発明の平均化パタ
ーンを示す図である。
ーンを示す図である。
【図１０】図９の平均化パターンを用いた表示イメージ
図である。
図である。
【図１１】図１０の１．６倍の拡大表示を行った場合の
表示イメージ図である。
表示イメージ図である。
【図１２】図１１での飛び越し走査駆動を行った場合の
表示イメージ図である。
表示イメージ図である。
【図１３】従来における特定の画像信号が画像表示部に
おいて表示される状態を示す図である。
おいて表示される状態を示す図である。
１０１ 時間軸変換回路 １０２ 切替制御回路（本発明） １０３ 切替セレクタ １０４ 画像表示部駆動回路 １０５ 画像表示部 １０６ 切替制御回路（従来） １０７ 表示モード判別回路 １０８ 切替制御信号選択回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NA16 NA45 NC13 NC21 NC22 NC23 ND60 5C006 AA01 AA22 AB01 AC29 AF44 AF46 BB15 BC12 BF11 BF16 BF23 BF24 FA25 FA31 5C080 AA10 BB05 CC03 DD05 DD12 EE21 FF11 JJ02 JJ05
Claims (6)
- 【請求項１】 入力される画像信号を時間軸上で分周
し、分周した画像信号を平均化フォーマットに基づいて
並べ換えながら画像表示部でアクティブマトリッスク方
式の表示を行なう液晶表示装置において、前記画像表示
部での飛び越し走査駆動時に、偶数ラインを飛び越すフ
レームと、奇数ラインを飛び越すフレームとで同じ平均
化フォーマットを用いるように構成したことを特徴とす
るアクティブマトリックス型液晶表示装置。 - 【請求項２】 入力される画像信号を時間軸上で分周す
る時間軸変換回路と、分周した画像信号をそれぞれ信号
処理する複数の信号処理回路と、前記各信号処理回路の
出力を選択する切替セレクタと、前記切替セレクタで選
択される出力を順次入力してアクティブマトリッスク方
式の表示を行なう画像表示部と、設定された平均化フォ
ーマットに基づいて前記切替セレクタでの前記各信号処
理回路の出力の選択順序を制御する制御信号を出力する
第１の切替制御回路とを備える液晶表示装置において、
前記第１の切替制御回路は、前記画像表示部での飛び越
し走査駆動時に、偶数ラインを飛び越すフレームと、奇
数ラインを飛び越すフレームとで同じ平均化フォーマッ
トを用いるように構成したことを特徴とするアクティブ
マトリックス型液晶表示装置。 - 【請求項３】 前記時間軸変換回路での分周比をｎとし
たとき、前記第１の切替制御回路は、２ｎ×２垂直同期
−２ｎ水平同期の平均化周期に設定される請求項２に記
載のアクティブマトリックス型液晶表示装置。 - 【請求項４】 前記平均化フォーマットとして、偶数ラ
インを飛び越すフレームと、奇数ラインを飛び越すフレ
ームとでそれぞれ異なる平均化フォーマットを用いる構
成の第２の切替制御回路と、前記第１の切替制御回路と
前記第２の切替制御回路からの各制御信号を選択する選
択回路とを備え、前記画像表示部での飛び越し走査駆動
を行わない場合に、前記第２の切替制御回路の制御信号
を選択するように構成したことを特徴とする請求項２ま
たは３に記載のアクティブマトリックス型液晶表示装
置。 - 【請求項５】 前記時間軸変換回路での分周比をｎとし
たとき、前記第２の切替制御回路は、２ｎ垂直同期−２
ｎ水平同期の平均化周期に設定されている請求項４に記
載のアクティブマトリックス型液晶表示装置。 - 【請求項６】 入力される画像信号を時間軸上で分周
し、分周した画像信号を平均化フォーマットに基づいて
並べ換えながら画像表示部でアクティブマトリッスク方
式の表示を行なう液晶表示装置での表示方法において、
前記画像表示部での飛び越し走査駆動時に、偶数ライン
を飛び越すフレームと、奇数ラインを飛び越すフレーム
とで同じ平均化フォーマットを用いるように構成したこ
とを特徴とするアクティブマトリックス型液晶表示装置
の表示方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12388199A JP3365341B2 (ja) | 1999-04-30 | 1999-04-30 | アクティブマトリックス型液晶表示装置と表示方法 |
| US09/550,875 US6473066B1 (en) | 1999-04-30 | 2000-04-17 | Display apparatus in which noise is not displayed as regular pattern since averaging operation can be perfectly performed when interlaced scanning is performed |
| TW089107898A TWI273310B (en) | 1999-04-30 | 2000-04-26 | Display apparatus and method of driving the same thereof |
| KR10-2000-0023174A KR100371414B1 (ko) | 1999-04-30 | 2000-04-29 | 디스플레이 장치 및 그 구동방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12388199A JP3365341B2 (ja) | 1999-04-30 | 1999-04-30 | アクティブマトリックス型液晶表示装置と表示方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000314869A true JP2000314869A (ja) | 2000-11-14 |
| JP3365341B2 JP3365341B2 (ja) | 2003-01-08 |
Family
ID=14871687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12388199A Expired - Lifetime JP3365341B2 (ja) | 1999-04-30 | 1999-04-30 | アクティブマトリックス型液晶表示装置と表示方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6473066B1 (ja) |
| JP (1) | JP3365341B2 (ja) |
| KR (1) | KR100371414B1 (ja) |
| TW (1) | TWI273310B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007133351A (ja) * | 2005-10-12 | 2007-05-31 | Canon Inc | 表示装置、アクティブマトリクス装置およびそれらの駆動方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4172495B2 (ja) * | 2006-05-09 | 2008-10-29 | ソニー株式会社 | 画像表示装置、信号処理装置、および画像処理方法、並びにコンピュータ・プログラム |
| US8056086B2 (en) * | 2008-05-19 | 2011-11-08 | International Business Machines Corporation | Load balancing for image processing using multiple processors |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04355788A (ja) | 1991-06-03 | 1992-12-09 | Matsushita Electric Ind Co Ltd | 画像表示装置 |
| US5228098A (en) * | 1991-06-14 | 1993-07-13 | Tektronix, Inc. | Adaptive spatio-temporal compression/decompression of video image signals |
| JP3270276B2 (ja) * | 1993-12-22 | 2002-04-02 | キヤノン株式会社 | 表示装置およびその表示方法 |
| JP3544022B2 (ja) * | 1995-03-14 | 2004-07-21 | キヤノン株式会社 | 表示装置用のデータ処理装置 |
| JP4268696B2 (ja) * | 1996-12-24 | 2009-05-27 | ソニー株式会社 | 画像処理装置および処理方法 |
| JPH10198302A (ja) * | 1997-01-10 | 1998-07-31 | Matsushita Electric Ind Co Ltd | マルチスキャン型ディスプレイ装置 |
| JP3168938B2 (ja) * | 1997-05-27 | 2001-05-21 | 日本電気株式会社 | 画像表示装置の駆動方法及び駆動回路 |
| KR100516065B1 (ko) * | 1998-08-21 | 2005-12-05 | 삼성전자주식회사 | 저해상도 화상 데이터를 확대 표시하는 고해상도 액정 표시 장치 및 그 방법 |
-
1999
- 1999-04-30 JP JP12388199A patent/JP3365341B2/ja not_active Expired - Lifetime
-
2000
- 2000-04-17 US US09/550,875 patent/US6473066B1/en not_active Expired - Lifetime
- 2000-04-26 TW TW089107898A patent/TWI273310B/zh not_active IP Right Cessation
- 2000-04-29 KR KR10-2000-0023174A patent/KR100371414B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007133351A (ja) * | 2005-10-12 | 2007-05-31 | Canon Inc | 表示装置、アクティブマトリクス装置およびそれらの駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6473066B1 (en) | 2002-10-29 |
| KR20000077116A (ko) | 2000-12-26 |
| TWI273310B (en) | 2007-02-11 |
| JP3365341B2 (ja) | 2003-01-08 |
| KR100371414B1 (ko) | 2003-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0949602B1 (en) | Image display device and driver circuit with resolution adjustment | |
| JPH07121143A (ja) | 液晶表示装置及び液晶駆動方法 | |
| JP2000314869A (ja) | アクティブマトリックス型液晶表示装置と表示方法 | |
| JP3015544B2 (ja) | 液晶表示装置 | |
| US6292162B1 (en) | Driving circuit capable of making a liquid crystal display panel display and expanded picture without special signal processor | |
| JPH104529A (ja) | 画像表示装置 | |
| JP3262175B2 (ja) | 液晶駆動法 | |
| JPH07261705A (ja) | 液晶表示装置、並びにその駆動方法及び駆動回路 | |
| JP2642578B2 (ja) | 画像表示装置 | |
| JPH084331B2 (ja) | 画像表示装置 | |
| JP3837932B2 (ja) | 画像表示装置および画像表示方法 | |
| JP3826930B2 (ja) | 液晶表示装置 | |
| JP3408507B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JP3897462B2 (ja) | 表示装置の駆動回路およびその駆動方法 | |
| JPH07261718A (ja) | 表示システム | |
| JP2001042838A (ja) | 液晶表示装置とその駆動方法 | |
| JPH09214864A (ja) | 液晶表示装置及び液晶表示方法 | |
| JPH10149142A (ja) | 液晶パネル駆動装置 | |
| JPH09154086A (ja) | 表示装置 | |
| JPH103284A (ja) | 液晶駆動用回路及び該回路を有する液晶表示装置 | |
| JPH09190164A (ja) | 表示装置 | |
| JPH0614279A (ja) | 画像表示装置 | |
| JPH0451217A (ja) | 液晶走査方式 | |
| JP2001296832A (ja) | 変換回路およびそれを用いた画像処理装置 | |
| JP2004165828A (ja) | グラフィックスデータの処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081101 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081101 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091101 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091101 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101101 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111101 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111101 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111101 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121101 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131101 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |