JP2911089B2 - 液晶表示装置の列電極駆動回路 - Google Patents

液晶表示装置の列電極駆動回路

Info

Publication number
JP2911089B2
JP2911089B2 JP5209370A JP20937093A JP2911089B2 JP 2911089 B2 JP2911089 B2 JP 2911089B2 JP 5209370 A JP5209370 A JP 5209370A JP 20937093 A JP20937093 A JP 20937093A JP 2911089 B2 JP2911089 B2 JP 2911089B2
Authority
JP
Japan
Prior art keywords
signal
circuit
clock signal
sampling
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5209370A
Other languages
English (en)
Other versions
JPH0764509A (ja
Inventor
武 宝田
純次 川西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP5209370A priority Critical patent/JP2911089B2/ja
Priority to US08/292,196 priority patent/US5583535A/en
Priority to EP94306255A priority patent/EP0642114B1/en
Priority to DE69411475T priority patent/DE69411475T2/de
Publication of JPH0764509A publication Critical patent/JPH0764509A/ja
Application granted granted Critical
Publication of JP2911089B2 publication Critical patent/JP2911089B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0441—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using active external devices, e.g. active pens, for receiving changes in electrical potential transmitted by the digitiser, e.g. tablet driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3681—Details of drivers for scan electrodes suitable for passive matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、液晶表示装置におけ
る列電極駆動回路に関し、特にアクティブマトリックス
型液晶表示装置の列電極駆動回路に関する。
【０００２】
【従来の技術】従来より、スイッチングトランジスタを
表示パネルの各画素に付加したアクティブマトリックス
型液晶表示装置は、多ラインのマルチプレックス駆動を
行う場合であってもトランジスタのスイッチング機能に
よって高コントラストが得られるために、ポケッタブル
情報機器等の表示装置として広く使用されている。
【０００３】図１４は、上記アクティブマトリックス型
液晶表示装置の一般的な構成を示すブロック図である。
図１４において、所定間隔で対向して液晶パネル１を形
成する２枚の基板の一方上の行電極１-ａと列電極１-ｂ
との交差位置に設けられた画素１-ｃに、スイッチング
トランジスタ１-ｄが組み込まれている。行電極駆動回
路２は、並設された複数の行電極１-ａに接続された各
スイッチングトランジスタ１-ｄを行電極単位で順次
“オン"するための走査パルスを、各行電極１-ａに順次
印加する。また、列電極駆動回路３は、１本の行電極１
-ａに係る各画素１-ｃの表示濃淡に対応する電圧を全列
電極１-ｂに一斉印加する。制御回路４は、上記行電極
駆動回路２および列電極駆動回路３を制御して、液晶パ
ネル１における画素マトリックス上に画像を表示する。
【０００４】図１１は、図１４における列電極駆動回路
３の内部構成を示すブロック図である。また、図１２
は、列電極駆動回路３における各信号のタイミングチャ
ートである。以下、図１１および図１２に基づいて、列
電極駆動回路３の動作について説明する。
【０００５】図１１において、上記列電極駆動回路３
は、シフトレジスタ回路５,サンプリング回路６,ホール
ド回路７およびレベル選択回路８で構成される。上記シ
フトレジスタ回路５,サンプリング回路６,ホールド回路
７およびレベル選択回路８の夫々は、列電極１-ｂの本
数“ｎ"に等しい個数の要素から構成されている。
【０００６】上記サンプリング回路６の各要素に入力さ
れる表示信号Ｄは、各画素の表示濃淡を表す信号であ
る。上記表示信号Ｄは、図１２に示すように、通常１画
素分ずつシリアルに入力される。したがって、シフトレ
ジスタ回路５およびサンプリング回路６によって、上記
シリアルに入力される表示信号Ｄの中から表示すべき画
素１-ｃに対応する区間の表示信号Ｄ1〜Ｄnを抜き出す
のである。
【０００７】上記シフトレジスタ回路５は、サンプリン
グ信号ＳＰをシフトクロック信号ＣＫによって順次シフ
トさせて、出力信号ＳＰ1〜ＳＰnを各要素からサンプリ
ング回路６における対応する要素に出力する。そうする
と、サンプリング回路６の各要素は、入力される出力信
号ＳＰ1〜ＳＰnに従って各列電極１-ｂに対応する表示
信号Ｄ1〜Ｄnを順次サンプリングし、サンプリング表示
信号Ｓ1〜Ｓnをホールド回路７における対応する要素に
出力する。上記ホールド回路７の各要素は、ホールド信
号ＬＳに同期して一斉に表示信号Ｓ1〜Ｓnを表示信号Ｈ
1〜Ｈnとしてレベル選択回路８における対応する要素に
出力する。それと同時に、表示信号Ｈ1〜Ｈnをホールド
する。
【０００８】上記レベル選択回路８の各要素は、入力さ
れる表示信号Ｈ1〜Ｈnに基づいて、外部から供給される
入力電圧Ｖ1〜Ｖmの“ｍ"個のレベルの中から各列電極
１-ｂに印加すべきレベルの電圧を選択し、選択したレ
ベルの電圧を電圧信号Ｙ1〜Ｙnとして対応する列電極１
-ｂに出力する。こうして、各列電極１-ｂに電圧信号Ｙ
1〜Ｙnに基づく電圧Ｖ1〜Ｖmが印加されると、行電極駆
動回路２によって走査パルスが印加された行電極１-ａ
に接続されて“オン"状態にあるスイッチングトランジ
スタ１-ｄを介して、画素１-ｃに電圧Ｖ1〜Ｖmが印加さ
れる。その結果、上記液晶パネル１上の画素マトリック
スにおける１ラインに、表示信号Ｄ1〜Ｄnに応じた濃淡
の画像が表示されるのである。
【０００９】図１３は、上記ホールド回路７の一般的な
回路図である。このホールド回路７は、上記要素として
Ｄフリップフロップ９,１０,…,１１を有する。そし
て、夫々のＤフリップフロップ９〜１１の各クロック端
子ＣＫに入力されるホールド信号ＬＳに同期して、デー
タ端子Ｄに入力されるサンプリング表示信号Ｓ1〜Ｓnを
表示信号Ｈ1〜Ｈnとして一斉に出力し、その表示信号Ｈ
1〜Ｈnをホールドする。
【００１０】
【発明が解決しようとする課題】このように、上記液晶
表示装置の列電極駆動回路３では、行電極駆動回路２か
らの走査パルスによって“オン"状態にあるスイッチン
グトランジスタ１-ｄを介して、ホールド信号ＬＳのタ
イミングに同期してレベル選択回路８で選択されたレベ
ルの電圧Ｖ1〜Ｖmを各画素の液晶に同時に印加する。つ
まり、上記列電極１-ｂには、行電極１-ａの走査単位で
一斉に印加されるのである。
【００１１】ここで、上記液晶表示装置に、上述した画
像表示機能に加えてタブレット機能を持たせた表示一体
型タブレット装置がある。この表示一体型タブレット装
置は、１フィールドを液晶パネルの画素マトリックに画
像を表示する表示期間と上記液晶パネル上における指示
点の座標を検出する座標検出期間とに分割する。そし
て、この座標検出期間には、行電極１-ａ群および列電
極１-ｂ群に走査パルスを順次印加して各電極群を走査
し、各行電極１-ａおよび各列電極１-ｂと静電容量で結
合した電子ペンによって各電極に印加された走査パルス
を検出する。そして、各電極群の走査タイミングと上記
電子ペンによって走査パルスが検出されるまでの時間と
によって、上記液晶パネル上における上記電子ペンの先
端座標を検出するのである。
【００１２】その際に、上記電子ペン先端のＸ座標検出
は、上記座標検出期間中に列電極１-ｂを順次走査する
ことによって実施される。したがって、表示一体型タブ
レット装置における列電極駆動回路には、表示期間に行
電極の走査単位で列電極群に表示電圧を一斉に印加する
機能と座標検出期間に列電極群に走査電圧を順次印加し
て列電圧群を走査する機能とを併せ持つことが不可欠で
ある。
【００１３】しかしながら、上述したように、従来の液
晶表示装置の列電極駆動回路３は、全列電極に出力され
る電圧信号Ｙ1〜Ｙnの電圧をホールド信号ＬＳのタイミ
ングで一斉に切り替える機能しか持たず、表示電圧Ｙ1
〜Ｙnの電圧を順次切り替えることができない。したが
って、上記従来の液晶表示装置における列電極駆動回路
２は、表示一体型タブレット装置の列電極駆動回路とし
て使用することができないという問題がある。
【００１４】また、例えＸ座標検出用の走査パルスを列
電極に順次印加したとしても、従来の液晶表示装置のま
まではそのシフトクロック信号ＣＫのシフト速度が高速
であり、任意の列電極の電位変化とその隣の列電極の電
位変化との差が約百nsec程度であるために列電極の電位
変化と水平同期信号等の電位変化との位相関係から任意
の列電極のＸ座標を検出するのは極めて困難である。
【００１５】そこで、この発明の目的は、表示一体型タ
ブレット装置に適用可能な液晶表示装置の列電極駆動回
路を提供することにある。
【００１６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に係る発明は、表示すべき画素に対応する
表示信号をクロック信号に同期して画素単位で順次サン
プリングするサンプリング回路と,上記サンプリングさ
れた表示信号をホールドするホールド回路を有して,列
電極に上記表示信号に応じた電圧を印加する液晶表示装
置の列電極駆動回路において、上記ホールド回路は、１
フレーム期間を表示期間と座標検出期間とに時分割した
場合における上記表示期間には、ホールド信号に同期し
て上記サンプリング回路から入力される各表示信号を夫
々ホールドして表示信号として一斉に出力する一方、上
記座標検出期間には、上記クロック信号に同期して上記
サンプリング回路から順次入力される座標検出用信号を
夫々ホールドして逐次出力することを特徴としている。
【００１７】また、請求項２に係る発明は、請求項１に
係る発明の液晶表示装置の列電極駆動回路において、上
記クロック信号を取り込んで,所定回数だけ分周して生
成された分周クロック信号を出力する分周回路と、外部
からの切替信号に基づいて,上記座標検出期間には上記
分周回路からの分周クロックを選択する一方,上記表示
期間には上記クロック信号を選択して,上記分周クロッ
ク信号あるいはクロック信号を切り替え出力する切替回
路を備えて、上記座標検出期間において,上記サンプリ
ング回路およびホールド回路は,上記クロック信号に替
えて上記分周クロック信号を取り込んで,上記クロック
信号の周期よりも長い周期で順次サンプリングした座標
検出用信号を逐次出力することを特徴としている。
【００１８】また、請求項３に係る発明は、表示すべき
画素に対応する表示信号をクロック信号に同期して画素
単位で順次サンプリングするサンプリング回路と,上記
サンプリング回路によってサンプリングされたサンプリ
ング電圧に応じた電圧をホールドするホールド回路を有
して,列電極に上記ホールドされた電圧を印加する液晶
表示装置の列電極駆動回路において、上記ホールド回路
は、並列に配置されて,水平同期信号に同期したパルス
信号であるトランスファ信号に同期して上記サンプリン
グ回路からの各サンプリング電圧を表示信号として一斉
に通過させる一方,上記トランスファ信号の入力が停止
された場合には上記各サンプリング電圧をそのまま走査
信号として順次通過させる複数のトランスファゲート
と、上記各トランスファゲートに対応して並列に配置さ
れて,対応するトランスファゲートを通過したサンプリ
ング電圧に応じた電荷をホールドする複数のホールドコ
ンデンサを有すると共に、１フレーム期間を表示期間と
座標検出期間とに時分割した場合の上記表示期間には,
上記各トランスファゲートへ上記トランスファ信号を入
力する一方,上記座標検出期間には,上記各トランスファ
ゲートへの上記トランスファ信号の入力を停止する信号
入力停止回路を備えたことを特徴としている。
【００１９】また、請求項４に係る発明は、請求項３に
係る発明の液晶表示装置の列電極駆動回路において、上
記信号入力停止回路は、外部からの制御信号に基づい
て、上記各トランスファゲートに対するトランスファ信
号の供給路を、上記表示期間には開放する一方上記座標
検出期間には閉鎖するゲート回路であることを特徴とし
ている。
【００２０】また、請求項５に係る発明は、請求項４に
係る発明の液晶表示装置の列電極駆動回路において、上
記クロック信号を取り込んで,所定回数だけ分周して分
周クロック信号を出力する分周回路と、外部からの切替
信号に基づいて,上記座標検出期間には上記分周回路か
らの分周クロック信号を選択する一方,上記表示期間に
は上記クロック信号を選択して,上記分周クロック信号
あるいはクロック信号を切り替え出力する切替回路を備
えて、上記座標検出期間において,上記サンプリング回
路は,上記クロック信号に替えて上記分周クロック信号
を取り込んで,上記クロック信号の周期よりも長い周期
で順次サンプリングした各サンプリング電圧を上記各ト
ランスファゲートに送出することを特徴としている。
【００２１】
【作用】請求項１に係る発明では、サンプリング回路に
よって、表示すべき画素に対応する表示信号がクロック
信号に同期して画素単位で順次サンプリングされる。そ
して、ホールド回路によって、１フレーム期間を表示期
間と座標検出期間とに時分割した場合における上記表示
期間には、ホールド信号に同期して、上記サンプリング
回路から入力される各表示信号が夫々ホールドされて表
示信号として一斉に出力される。こうして一斉出力され
た上記表示信号に基づいて、画素マトリックスにおける
１ラインに画像が表示される。
【００２２】一方、上記座標検出期間には、上記クロッ
ク信号に同期して上記サンプリング回路から順次入力さ
れる座標検出用信号が夫々ホールドされて逐次出力され
る。こうして逐次出力された上記座標検出用信号に基づ
いて、各列電極に順次電圧が印加されて電極が走査され
る。
【００２３】また、請求項２に係る発明では、上記クロ
ック信号が分周回路によって所定回数だけ分周されて分
周クロック信号が出力される。そして、切替回路によっ
て、外部からの切替信号に基づいて、上記表示期間には
上記クロック信号が選択される一方、上記座標検出期間
には上記分周回路からの分周クロック信号が選択され
て、上記分周クロック信号あるいはクロック信号が切り
替え出力される。こうして、上記座標検出期間には、上
記サンプリング回路によって、上記切替回路からの分周
クロック信号に基づいて上記クロック信号の周期よりも
長い周期で上記座標検出用信号がサンプリングされる。
そして、上記ホールド回路は、上記分周クロック信号に
基づいて上記サンプリング周期に同期して動作して、上
記サンプリング回路から順次入力される上記座標検出用
信号を逐次出力する。すなわち、上記座標検出期間にお
いては、上記サンプリング回路によってサンプリングさ
れた上記座標検出用信号に対応する電圧が上記各列電極
に上記クロック信号の周期より長い周期で順次印加され
る。したがって、隣接する列電極間の電位変化に大きな
時間差が設けられる。
【００２４】また、請求項３に係る発明では、サンプリ
ング回路によって、表示すべき画素に対応する表示信号
が上記クロック信号に同期して画素単位で順次サンプリ
ングされる。そうすると、ホールド回路における各トラ
ンスファゲートは、１フレーム期間を表示期間と座標検
出期間に時分割した場合における上記表示期間には、ト
ランスファ信号に同期して上記サンプリング回路によっ
てサンプリングされた各サンプリング電圧を表示信号と
して一斉に通過させる。そして、この各トランスファゲ
ートを通過したサンプリング電圧に対応する電荷が各ホ
ールドコンデンサにホールドされて、このホールドされ
た電荷に対応するレベルの電圧が各列電極に一斉に印加
される。
【００２５】一方、上記座標検出期間には、信号入力停
止回路によって上記各トランスファゲートに対する上記
トランスファ信号の入力が停止される。そうすると、上
記各トランスファゲートは上記サンプリング回路によっ
て順次サンプリングされた各サンプリング電圧をそのま
ま走査信号として通過させる。そして、この通過した各
サンプリング電圧に対応する電荷が上記各ホールドコン
デンサに順次ホールドされ、このホールドされた電荷に
対応するレベルの電圧が上記各列電極に順次印加され
る。こうして、上記座標検出期間には、上記各列電極に
順次電圧が印加されて電極が走査される。
【００２６】また、請求項４に係る発明では、上記表示
期間には、外部からの制御信号に基づいて、ゲート回路
によって上記各トランスファゲートに対するトランスフ
ァ信号の供給路が開放される。そうすると、上記各トラ
ンスファゲートは上記トランスファ信号に同期して上記
各サンプリング電圧を表示信号として一斉に通過させ
て、この通過した各サンプリング電圧に対応する電荷が
上記各ホールドコンデンサにホールドされる。こうし
て、上記一斉にホールドされた各電荷に対応するレベル
の電圧が上記各列電極に一斉に印加されて、１ライン分
の画像が表示される。
【００２７】一方、上記座標検出期間には、上記制御信
号に基づいて、上記ゲート回路によって各トランスファ
ゲートに対するトランスファ信号の供給路が閉鎖され
る。そうすると、上記各トランスファゲートは順次入力
される各サンプリング電圧をそのまま走査信号として通
過させ、この通過した各サンプリング電圧に対応する電
荷が上記各ホールドコンデンサに順次ホールドされる。
こうして、上記順次ホールドされた各電荷に対応するレ
ベルの電圧が上記各列電極に順次印加されて、上記列電
極が走査される。
【００２８】また、請求項５に係る発明では、上記クロ
ック信号が分周回路によって所定回数だけ分周されて分
周クロック信号が出力される。そして、切替回路によっ
て、外部からの切替信号に基づいて、上記表示期間には
上記クロック信号が選択される一方、上記座標検出期間
には上記分周回路からの分周クロック信号が選択され
て、上記分周クロック信号あるいはクロック信号が切り
替え出力される。こうして、上記座標検出期間には、上
記サンプリング回路によって、上記分周クロック信号に
基づいて上記クロック信号の周期よりも長い周期で表示
信号がサンプリングされる。そして、この長い周期でサ
ンプリングされた各サンプリング電圧に対応する電圧が
上記各列電極に印加される。したがって、隣接する列電
極間の電位変化に大きな時間差が設けられる。
【００２９】
【実施例】以下、この発明を図示の実施例により詳細に
説明する。尚、各実施例において使用される液晶パネル
は図１４における液晶パネル１と同じ構造を有している
ものとし、以下の説明では必要に応じて図１４の番号を
用いる。
【００３０】＜第１実施例＞ 本実施例では、列電極駆動回路をディジタル回路で構成
している。図１は本実施例の液晶表示装置における上記
列電極駆動回路２１のブロック図である。
【００３１】この列電極駆動回路２１は、図１１に示す
従来の列電極駆動回路３と同様に、シフトレジスタ回路
２２,サンプリング回路２３,ホールド回路２４およびレ
ベル選択回路２５によって概略構成されている。ここ
で、シフトレジスタ回路２２,サンプリング回路２３お
よびレベル選択回路２５については、従来の列電極駆動
回路３におけるシフトレジスタ回路５,サンプリング回
路６およびレベル選択回路８と同じ構造であり、同様に
動作する。一方、ホールド回路２４は、従来の列電極駆
動回路３におけるホールド回路７の各要素に、ホールド
信号ＬＳに加えてクロック信号ＣＫ'が入力される構造
を成している。尚、上記クロック信号ＣＫ'は、上記シ
フトレジスタ回路２２にもシフト用のクロック信号とし
て入力される。
【００３２】図２は、本実施例におけるホールド回路２
４の回路図を示す。このホールド回路２４は、上記要素
としてＤフリップフロップ２７,２８,…,２９を有す
る。そして、夫々のＤフリップフロップ２７〜２９の各
データ端子Ｄに入力されるサンプリング表示信号Ｓ1〜
Ｓnは、クロック端子ＣＫに入力されるクロック信号Ｃ
Ｋ'に同期して表示信号Ｈ1〜Ｈnとして出力されてホー
ルドされる。
【００３３】本実施例におけるホールド回路２４の各Ｄ
フリップフロップ２７〜２９のクロック端子ＣＫには、
ホールド信号ＬＳとクロック信号ＣＫ'とを入力とする
アンド回路２６からの出力信号が供給される。したがっ
て、上記アンド回路２６は、ホールド信号ＬＳのレベル
が“Ｈ"である場合にはクロック信号ＣＫ'をそのまま出
力する一方、ホールド信号ＬＳがレベルが“Ｌ"である
場合にはレベル“Ｌ"の信号を出力する。
【００３４】その結果、上記ホールド回路２４のＤフリ
ップフロップ２７〜２９は、ホールド信号ＬＳのレベル
が“Ｈ"である場合には、クロック信号ＣＫ'に同期し
て、サンプリング回路２３の各要素から送出されるサン
プリング表示信号Ｓ1〜Ｓnの夫々を各出力端子Ｑから表
示信号Ｈ1〜Ｈnとして出力する。そして、ホールド信号
ＬＳのレベルが“Ｌ"に変化した際には、サンプリング
回路２３の各要素は出力中の上記表示信号Ｈ1〜Ｈnの夫
々をホールドする。
【００３５】上述のようにして上記ホールド回路２４の
Ｄフリップフロップ２７〜２９から出力/ホールドされ
た表示信号Ｈ1〜Ｈnは、レベル選択回路２５を構成する
各要素に入力される。そして、レベル選択回路２５の各
要素によって、表示信号Ｈ1〜Ｈnに対応したレベルの入
力電圧Ｖ1〜Ｖmが選択されて、電圧信号Ｙ1〜Ｙnとして
対応する列電極１-ｂに出力される。
【００３６】つまり、本実施例における列電極駆動回路
２１は、上記ホールド信号ＬＳの波形によって、次のよ
うに異なったタイミングで電圧信号Ｙ1〜Ｙnを出力する
のである。 (１) 図３に示すように、ホールド信号ＬＳのレベルを
一定レベル“Ｈ"に保った場合には、液晶パネル１の各
列電極１-ｂには、クロック信号ＣＫ'に同期してサンプ
リング回路２３によってサンプリングされた表示電圧Ｄ
1〜Ｄnに対応したレベルの電圧Ｖ1〜Ｖmから成る電圧信
号Ｙ1〜Ｙnが、上記サンプリングと同じタイミングで順
次出力される。つまり、ホールド回路２４はスルー状態
となるのである。以下、このように電圧信号Ｙ1〜Ｙnが
順次出力される状態を“順次出力"と言う。
【００３７】(２) 図４に示すように、ホールド信号Ｌ
Ｓを水平同期信号に同期したパルス信号とした場合に
は、ホールド信号ＬＳのパルスの立ち上がりに同期し
て、レベル選択回路２５の各要素によって選択されたレ
ベルの電圧Ｖ1〜Ｖmから成る電圧信号Ｙ1〜Ｙnが各列電
極１-ｂに一斉に出力される。そして、上記ホールド信
号ＬＳのパルスの立ち下がりに同期して、上記一斉に出
力された電圧信号Ｙ1〜Ｙnがホールドされる。以下、こ
のように、電圧信号Ｙ1〜Ｙnが一斉に出力される状態を
“一斉出力"と言う。
【００３８】こうして、上記ホールド信号ＬＳをレベル
“Ｈ"の信号と水平同期信号に同期したパルス信号とに
切り替えることによって、レベル選択回路２５の各要素
から列電極１-ｂへの電圧信号Ｙ1〜Ｙnの出力を“順次
出力"と“一斉出力"とに容易に切り替えることができる
のである。すなわち、本実施例においては、アンド回路
２６で上記信号選択回路を構成するのである。
【００３９】上述のような構成を有する列電極駆動回路
２１において、上記“順次出力"は１フレーム中におけ
る垂直帰線期間に実施する一方、“一斉出力"は表示期
間に実施する。つまり、上記垂直帰線期間を上述した座
標検出期間とするのである。
【００４０】そこで、本実施例においては、上記シフト
レジスタ回路２２およびホールド回路２４におけるクロ
ック信号ＣＫ'の入力段に、図５に示すようにマルチプ
レクサ３０および分周回路３１を接続する。上記マルチ
プレクサ３０は、入力端子Ａに入力される分周回路３１
からの出力信号および入力端子Ｂに入力されるシフトク
ロック信号ＣＫの何れか一方を、選択端子Ｓに入力され
る切替信号ＥＮＡＢのレベルに応じて選択して出力端子
Ｙから上記クロック信号ＣＫ'として出力する。すなわ
ち、本実施例においては、マルチプレクサ３０で上記切
替回路を構成するのである。
【００４１】上記分周回路３１は、複数段(図５におい
ては５段)のＤフリップフロップ３２,…から成り、１段
目のＤフリップフロップ３２のクロック端子ＣＫにはシ
フトクロック信号ＣＫが入力される一方、５段目のＤフ
リップフロップ３２の出力端子Ｑからの出力信号はマル
チプレクサ３０の入力端子Ａに入力される。また、各Ｄ
フリップフロップ３２のデータ端子Ｄには自Ｄフリップ
フロップ３２の出力端子(反転)Ｑからの出力信号が入力
される。また、この出力端子(反転)Ｑからの出力信号は
次段のＤフリップフロップ３２のクロック端子ＣＫに入
力される。つまり、上記各Ｄフリップフロップ３２は２
分周回路を構成し、分周回路２１はシフトクロック信号
ＣＫを３２分周してマルチプレクサ３０に出力するので
ある。
【００４２】ここで、上記切替信号ＥＮＡＢのレベルを
上記垂直帰線期間においては“Ｌ"とする一方、上記表
示期間においては“Ｈ"とする。そうすると、切替信号
ＥＮＡＢのレベルが“Ｈ"である表示期間には、マルチ
プレクサ３０は入力端子Ｂ側を選択して、クロック信号
ＣＫ'としてシフトクロック信号ＣＫを出力する。一
方、切替信号ＥＮＡＢのレベルが“Ｌ"である垂直帰線
期間には、マルチプレクサ３０は入力端子Ａ側を選択し
て、クロック信号ＣＫ'としてシフトクロック信号ＣＫ
を分周回路３１によって３２分周した分周クロック信号
を出力する。
【００４３】こうすることによって、上記シフトレジス
タ回路２２およびホールド回路２４に入力されるクロッ
ク信号ＣＫ'の垂直帰線期間における周波数を、表示期
間における周波数の１/３２にすることができる。その
結果、表示期間に行電極１-ａを走査するためのシフト
クロック信号ＣＫの周波数が高くても垂直帰線期間(座
標検出期間)における列電極１-ｂの走査周波数を低くで
き、列電極１-ｂの電位変化に大きな時間差を設定でき
る。
【００４４】上述のように、本実施例においては、ホー
ルド回路２４を構成する各Ｄフリップフロップ２７〜２
９のクロック端子ＣＫには、ホールド信号ＬＳ及びクロ
ック信号ＣＫ'を入力とするアンド回路２６の出力信号
を入力するようにしている。また、シフトレジスタ回路
２２およびホールド回路２４に入力されるクロック信号
ＣＫ'は、シフトクロック信号ＣＫとこのシフトクロッ
ク信号ＣＫを分周回路３１によって３２分周した分周ク
ロック信号とを切替信号ＥＮＡＢに基づいてマルチプレ
クサ３０によって切り替え選択して得るようにしてい
る。
【００４５】したがって、図６に示すように、上記表示
期間には、ホールド信号ＬＳをパルス信号とし、切替信
号ＥＮＡＢのレベルを“Ｈ"にすることによって、シフ
トクロック信号ＣＫの周期で順次サンプリングされた表
示信号Ｄ1〜Ｄnに応じた電圧信号Ｙ1〜Ｙnがホールド信
号ＬＳの周期で一斉に出力/ホールドされる“一斉出力"
が実施される。一方、上記垂直帰線期間には、ホールド
信号ＬＳを一定レベル“Ｈ"の信号とし、切替信号ＥＮ
ＡＢのレベルを“Ｌ"にすることによって、シフトクロ
ック信号ＣＫを３２分周したクロック信号の周期でサン
プリングされた表示信号Ｄ1〜Ｄnに応じた電圧信号Ｙ1
〜Ｙnが同じ周期で順次出力される“順次出力"が実施さ
れる。但し、垂直帰線期間における表示信号Ｄは、表示
期間における表示信号Ｄのように画素の表示濃淡に対応
してはいない。この期間における表示信号Ｄは、隣接す
る列電極１-ｂ間の電位変化が識別し易いような電圧が
レベル選択回路２５によって選択されるように設定され
て、上記座標検出用信号を構成している。
【００４６】こうして、上記列電極駆動回路２１では、
表示期間において、通常の液晶表示装置と同様に行電極
１-ａの走査単位で列電極群１-ｂに一斉に表示電圧を印
加して、液晶パネル１に画像を表示できる。一方、垂直
帰線期間(座標検出期間)において、列電極群１-ｂに所
定の周期で順次走査電圧を印加して走査できる。したが
って、本実施例によれば、表示一体型タブレット装置に
適用可能な列電極駆動回路を提供できるのである。
【００４７】尚、上記実施例における分周回路３１にお
いて、入力されるシフトクロック信号ＣＫを３２分周す
るのは次の理由による。すなわち、ＶＧＡ(ビデオ・グラ
フィックス・アレイ)の標準タイミングにおいては、１垂
直期間中に水平同期信号が５２５ライン分あり、そのう
ち表示期間分が４８０ラインであり、垂直帰線期間分が
４５ラインである。また、１水平期間中にはシフトクロ
ック信号ＣＫは８００クロックある。したがって、１垂
直帰線期間中におけるシフトクロック信号ＣＫのクロッ
ク数は３６００００クロック(＝４５ライン×８００ク
ロック/ライン)となる。
【００４８】そこで、この１垂直帰線期間中に１水平期
間＝８００クロック分の動作(つまり、列電極群１-ｂの
１回走査)を行えば良いのであるから、シフトクロック
信号ＣＫの周波数を１/４５に落とすことが可能であ
る。但し、回路設計上では、２分周,４分周,…,３２分
周,…と、２の冪乗分周を行う回路が作成し易いので、
４５分周に一番近い最適分周値として“３２分周"を採
択しているのである。尚、その際に、上記シフトクロッ
ク信号ＣＫの周波数を２５ＭＨzとすると、上記シフト
クロック信号ＣＫを３２分周したクロック信号に基づく
列電極１-ｂの走査周期Ｔは、 Ｔ＝１/２５ＭＨz×３２≒１.２μsec となる。
【００４９】＜第２実施例＞ 本実施例では、上記列電極駆動回路をアナログ回路で構
成している。図７は本実施例の液晶表示装置における列
電極駆動回路４１の回路図を示す。この列電極駆動回路
４１は、サンプリングゲートＳg,サンプリングコンデン
サＣＳ,トランスファゲートＴg,ホールドコンデンサＣ
Ｈおよび出力バッファＯＢを順次介設したラインを列電
極１-ｂの数“ｎ"に相当する本数だけ併設して概略構成
されている。
【００５０】上記列電極駆動回路４１を構成する各ライ
ンには、アナログの表示信号Ｖが入力される。この表示
信号Ｖは、例えばシフトクロック信号に基づいて、図８
に示すようなタイミングで順次入力されるサンプリング
信号ＳＰ1〜ＳＰnによって所定時間“オン"されたサン
プリングゲートＳg1〜Ｓgnを通過する。そして、サンプ
リングコンデンサＣＳ1〜ＣＳnに表示信号Ｖのサンプリ
ング電圧に相当する電荷が蓄積される。つまり、サンプ
リングゲートＳg1〜Ｓgnおよびサンプリングコンデンサ
ＣＳ1〜ＣＳnで上記サンプリング回路を構成するのであ
る。こうして、１水平期間分のサンプリングが終了する
と、各トランスファゲートＴg1〜Ｔgnに一斉にトランス
ファ信号Ｔrfが入力されて、全トランスファゲートＴg1
〜Ｔgnが一斉に“オン"される。そして、各サンプリン
グコンデンサＣＳ1〜ＣＳnに蓄積されている電荷がホー
ルドコンデンサＣＨ1〜ＣＨnにチャージされる。こうし
て、チャージが終了するとトランスファゲートＴg1〜Ｔ
gnが“オフ"される。
【００５１】尚、上記サンプリングゲートＳg1〜Ｓgnお
よびトランスファゲートＴg1〜Ｔgnは、夫々サンプリン
グ信号ＳＰ1〜ＳＰnまたはトランスファ信号Ｔrfのレベ
ルが“Ｈ"である場合に導通して“オン"となり、“Ｌ"
である場合に“オフ"となる。こうして、上記ホールド
コンデンサＣＨ1〜ＣＨnにチャージされた電荷によって
発生した表示信号Ｖのサンプリング電圧に相当する電圧
は、上記出力バッファＯＢ1〜ＯＢnを介して電圧信号Ｙ
1〜Ｙnとして対応する列電極１-ｂに出力される。
【００５２】その結果、行電極駆動回路(図示せず)によ
って走査パルスが印加された行電極１-ａに接続されて
“オン"状態にあるスイッチングトランジスタを介し
て、画素１-ｃに表示電圧Ｙ1〜Ｙnに応じた電圧が印加
される。その結果、液晶パネル１上の画素マトリックス
における１ラインに、表示信号Ｖに応じた濃淡の画像が
表示されるのである。
【００５３】このように、上記列電極駆動回路４１にお
いては、サンプリング信号ＳＰ1〜ＳＰnの周期に従って
順次サンプリングコンデンサＣＳ1〜ＣＳnに取り込まれ
た電荷は、トランスファ信号Ｔrfによって一斉に出力さ
れるようになっている。したがって、上記構成の列電極
駆動回路２１によって列電極１-ｂを順次走査するため
には、トランスファゲートＴg1〜Ｔgnを開放しておけば
よいことが分かる。
【００５４】そこで、本実施例においては、例えば水平
同期信号ＨＳに同期したパルス信号と垂直帰線期間(座
標検出期間)にレベル“Ｈ"となる信号とを入力とするオ
ア回路(図示せず)の出力信号を、上記トランスファ信号
ＴrfとしてトランスファゲートＴg1〜Ｔgnに入力するの
である。こうすることによって、上記表示期間には、図
９に示すようなトランスファ信号Ｔrfのパルスによって
トランスファゲートＴg1〜Ｔgnが一斉に“オン"されて
“一斉出力"が実施される。また、垂直帰線期間(座標検
出期間)には、図１０に示すように、トランスファゲー
トＴg1〜Ｔgnは開放されて、サンプリング信号ＳＰ1〜
ＳＰnの周期でサンプリングされた電圧がそのままトラ
ンスファゲートＴg1〜Ｔgnを介して順次出力される“順
次出力"が実施される。
【００５５】尚、その際に、図１０に示すように、上記
垂直帰線期間(座標検出期間)におけるサンプリング信号
ＳＰ1〜ＳＰnの周波数を図８に示す表示期間における周
波数よりも低く設定することによって、列電極１-ｂの
走査周波数を低くでき、列電極１-ｂの電位変化に大き
な時間差を設定できる。その場合における周波数低下手
段としては、例えば、図５に示すマルチプレクサ３０と
分周回路３１を用いてサンプリング信号ＳＰ1〜ＳＰnを
シフトさせるシフトクロック信号の周期を遅くすればよ
い。
【００５６】上述のように、本実施例においては、上記
表示期間には、上記トランスファ信号Ｔrfをパルス信号
とし、サンプリング信号ＳＰ1〜ＳＰnの周波数を表示用
の周波数とすることによって、サンプリング信号ＳＰ1
〜ＳＰnの通常周期でサンプリングされた表示信号Ｖの
サンプリング電圧に応じた電圧信号Ｙ1〜Ｙnがトランス
ファ信号Ｔrfに同期して一斉に出力される“一斉出力"
が実施される。一方、上記垂直帰線期間には、トランス
ファ信号Ｔrfをレベル“Ｈ"の信号とし、サンプリング
信号ＳＰ1〜ＳＰnの周波数を表示用の周波数より低い周
波数とすることによって、このサンプリング信号ＳＰ1
〜ＳＰnの遅い周期で順次サンプリングされたサンプリ
ング電圧に応じた電圧信号Ｙ1〜Ｙnがそのまま順次出力
される“順次出力"が実施される。
【００５７】こうして、上記列電極駆動回路４１では、
表示期間において、通常の液晶表示装置と同様に行電極
１-ａの走査単位で列電極群１-ｂに一斉に表示電圧を印
加して、液晶パネル１に画像を表示できる。一方、垂直
帰線期間(座標検出期間)において、列電極群１-ｂに所
定の周期で順次走査電圧を印加して走査できる。したが
って、本実施例によれば、表示一体型タブレット装置に
適用可能な列電極駆動回路を提供できる。
【００５８】尚、この発明におけるホールド回路あるい
は列電極駆動回路の構成は、図２あるいは図７に示すよ
うな回路構成に限定されるものではない。
【００５９】
【発明の効果】以上より明らかなように、請求項１に係
る発明の液晶表示装置の列電極駆動回路は、サンプリン
グ回路およびホールド回路を有して、上記ホールド回路
は、１フレーム期間を表示期間と座標検出期間とに時分
割した場合における上記表示期間には、ホールド信号に
同期して、上記サンプリング回路から入力される各表示
記号を夫々ホールドして表示信号として一斉に出力する
一方、上記座標検出期間には、クロック信号に同期し
て、上記サンプリング回路から順次入力される座標検出
用信号を夫々ホールドして逐次出力するので、上記座標
検出期間には、上記ホールド回路から逐次出力される上
記座標検出用信号を各列電極に順次印加できる。
【００６０】したがって、上記座標検出期間に、各列電
極の電位変化を上記電子ペンによって検出することによ
って、電位変化のタイミングに基づいて液晶パネル上に
おける上記電子ペンの位置を検出できる。すなわち、こ
の発明によれば、表示一体型タブレット装置に適用可能
な液晶表示装置の列電極駆動回路を提供できる。
【００６１】また、請求項２に係る発明の液晶表示装置
の列電極駆動回路は、外部からの切替信号に基づいて、
切替回路によって、上記座標検出期間には分周回路でク
ロック信号を所定回数分周した分周クロック信号を選択
する一方、上記表示期間には上記クロック信号を選択し
て出力するので、上記座標検出期間においては、上記サ
ンプリング回路およびホールド回路は上記クロック信号
に替えて上記分周クロック信号を取り込んで動作して、
上記クロック信号の周期よりも長い周期で順次サンプリ
ングした座標検出用信号を順次出力できる。したがっ
て、各列電極への電圧印加時間差を大きく設定すること
ができ、隣接する列電極間の電位変化を容易に識別でき
る。
【００６２】また、請求項３に係る発明の液晶表示装置
の列電極駆動回路は、サンプリング回路およびホールド
回路を有して、上記ホールド回路には、トランスファ信
号の供給/停止によって上記サンプリング回路からの各
サンプリング電圧の通過状態を一斉通過/順次通過に切
り替える複数のトランスファゲートと上記各トランスフ
ァゲートを通過した各サンプリング電圧に対応する電荷
をホールドする複数のホールドコンデンサを設けると共
に、上記各トランスファゲートへのトランスファ信号の
入力を信号入力停止回路によって上記座標検出期間には
停止するので、上記座標検出期間には、上記各サンプリ
ングゲートを順次通過する上記サンプリング電圧に基づ
く電圧を各列電極に順次印加できる。
【００６３】したがって、上記座標検出期間には、各列
電極の電位変化を上記電子ペンによって検出することに
よって、電位変化のタイミングに基づいて液晶パネル上
における上記電子ペンの位置を検出できる。すなわち、
この発明によれば、表示一体型タブレット装置に適用可
能な液晶表示装置の列電極駆動回路を提供できる。
【００６４】また、請求項４に係る発明の液晶表示装置
の列電極駆動回路は、ゲート回路によって、上記各トラ
ンスファゲートに対するトランスファ信号の供給路を、
上記表示期間には開放する一方上記座標検出期間には閉
鎖するので、上記表示期間には、上記各トランスファゲ
ートを一斉に通過するサンプリング電圧に基づいて電圧
を各列電極に一斉に印加できる。一方、上記座標検出期
間には、上記各トランスファゲートを順次通過する上記
サンプリング電圧に基づいて電圧を上記各列電極に順次
印加できる。
【００６５】したがって、この発明によれば、上記各列
電極に対する電圧の一斉印加と順次印加とを上記トラン
スファ信号によって切り替え制御できる。
【００６６】また、請求項５に係る発明の液晶表示装置
の列電極駆動回路は、外部からの切替信号に基づいて、
切替回路によって、上記座標検出期間には分周回路でク
ロック信号を所定回数分周した分周クロック信号を選択
する一方上記表示期間には上記クロック信号を選択して
切り替え出力するので、上記座標検出期間において、上
記サンプリング回路はクロック信号に替えて上記分周ク
ロック信号を取り込んで動作し、上記クロック信号の周
期よりも長い周期で順次サンプリングした各サンプリン
グ電圧をそのまま上記各トランスファゲートに順次出力
できる。したがって、各列電極への電圧印加時間差を大
きく設定することができ、隣接する列電極間の電位変化
を容易に識別できる。
【図面の簡単な説明】
【図１】この発明の液晶表示装置の列電極駆動回路にお
ける一実施例を示すブロック図である。
【図２】図１に示すホールド回路の回路図である。
【図３】図２に示すホールド回路を有する図１に示す列
電極駆動回路によって実施される順次出力時におけるタ
イミングチャートである。
【図４】図２に示すホールド回路を有する図１に示す列
電極駆動回路によって実施される一斉出力時におけるタ
イミングチャートである。
【図５】図１に示すシフトレジスタ回路およびホールド
回路に供給されるクロック信号を生成するマルチプレク
サおよび分周回路を示す図である。
【図６】図５に示すマルチプレクサ,分周回路および図
２に示すホールド回路を有する図１に示す列電極駆動回
路によって実施される一斉出力および順次出力における
タイミングチャートである。
【図７】この発明の液晶表示装置の列電極駆動回路をア
ナログ回路によって実現した回路図である。
【図８】図７に示す列電極駆動回路における表示期間の
タイミングチャートである。
【図９】図７に示す列電極駆動回路におけるトランスフ
ァ信号の波形図である。
【図１０】図７に示す列電極駆動回路における図９に示
す波形のトランスファ信号による垂直帰線期間のタイミ
ングチャートである。
【図１１】従来の列電極駆動回路におけるブロック図で
ある。
【図１２】図１１に示す列電極駆動回路におけるタイミ
ングチャートである。
【図１３】図１１におけるホールド回路の回路図であ
る。
【図１４】アクティブマトリックス型液晶表示装置のブ
ロック図である。
【符号の説明】
２１,４１…列電極駆動回路、 ２２…シフトレジ
スタ回路、 ２３…サンプリング回路、 ２４…ホールド回
路、 ２５…レベル選択回路、 ２６…アンド回
路、 ２７〜２９,３２…Ｄフリップフロップ、 ３０…マルチプレクサ、 ３１…分周回路、 Ｓg1〜Ｓgn…サンプリングゲート、 ＣＳ1〜ＣＳn…サンプリングコンデンサ、 Ｔg1〜Ｔgn…トランスファゲート、 ＣＨ1〜ＣＨn…ホールドコンデンサ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G09G 3/36 G02F 1/133

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 表示すべき画素に対応する表示信号をク
    ロック信号に同期して画素単位で順次サンプリングする
    サンプリング回路と、上記サンプリングされた表示信号
    をホールドするホールド回路を有して、列電極に上記表
    示信号に応じた電圧を印加する液晶表示装置の列電極駆
    動回路において、 上記ホールド回路は、１フレーム期間を表示期間と座標
    検出期間とに時分割した場合における上記表示期間に
    は、ホールド信号に同期して上記サンプリング回路から
    入力される各表示信号を夫々ホールドし、表示信号とし
    て一斉に出力する一方、上記座標検出期間には、上記ク
    ロック信号に同期して上記サンプリング回路から順次入
    力される座標検出用信号を夫々ホールドして逐次出力す
    ることを特徴とする液晶表示装置の列電極駆動回路。
  2. 【請求項２】 請求項１に記載の液晶表示装置の列電極
    駆動回路において、 上記クロック信号を取り込んで、所定回数だけ分周して
    生成された分周クロック信号を出力する分周回路と、 外部からの切替信号に基づいて、上記座標検出期間には
    上記分周回路からの分周クロックを選択する一方、上記
    表示期間には上記クロック信号を選択して、上記分周ク
    ロック信号またはクロック信号を切り替え出力する切替
    回路を備えて、 上記座標検出期間において、上記サンプリング回路およ
    びホールド回路は、上記クロック信号に替えて上記分周
    クロック信号を取り込んで、上記クロック信号の周期よ
    りも長い周期で順次サンプリングした座標検出用信号を
    逐次出力することを特徴とする液晶表示装置の列電極駆
    動回路。
  3. 【請求項３】 表示すべき画素に対応する表示信号をク
    ロック信号に同期して画素単位で順次サンプリングする
    サンプリング回路と、上記サンプリング回路によってサ
    ンプリングされたサンプリング電圧に応じた電圧をホー
    ルドするホールド回路を有して、列電極に上記ホールド
    された電圧を印加する液晶表示装置の列電極駆動回路に
    おいて、 上記ホールド回路は、 並列に配置されて、水平同期信号に同期したパルス信号
    であるトランスファ信号に同期して上記サンプリング回
    路からの各サンプリング電圧を表示信号として一斉に通
    過させる一方、上記トランスファ信号の入力が停止され
    た場合には上記各サンプリング電圧をそのまま走査信号
    として順次通過させる複数のトランスファゲートと、 上記各トランスファゲートに対応して並列に配置され
    て、対応するトランスファゲートを通過したサンプリン
    グ電圧に応じた電荷をホールドする複数のホールドコン
    デンサを有すると共に、 １フレーム期間を表示期間と座標検出期間とに時分割し
    た場合の上記表示期間には、上記各トランスファゲート
    へ上記トランスファ信号を入力する一方、上記座標検出
    期間には、上記各トランスファゲートへの上記トランス
    ファ信号の入力を停止する信号入力停止回路を備えたこ
    とを特徴とする液晶表示装置の列電極駆動回路。
  4. 【請求項４】 請求項３に記載の液晶表示装置の列電極
    駆動回路において、上記信号入力停止回路は、外部から
    の制御信号に基づいて、上記各トランスファゲートに対
    するトランスファ信号の供給路を、上記表示期間には開
    放する一方上記座標検出期間には閉鎖するゲート回路で
    あることを特徴とする液晶表示装置の列電極駆動回路。
  5. 【請求項５】 請求項４に記載の液晶表示装置の列電極
    駆動回路において、 上記クロック信号を取り込んで、所定回数だけ分周して
    分周クロック信号を出力する分周回路と、 外部からの切替信号に基づいて、上記座標検出期間には
    分周回路からの分周クロック信号を選択する一方、上記
    表示期間にはクロック信号を選択して、上記分周クロッ
    ク信号あるいはクロック信号を切り替え出力する切替回
    路を備えて、 上記座標検出期間において、上記サンプリング回路は、
    上記クロック信号に替えて上記分周クロック信号を取り
    込んで、上記クロック信号の周期よりも長い周期で順次
    サンプリングした各サンプリング電圧を上記各トランス
    ファゲートに送出することを特徴とする液晶表示装置の
    列電極駆動回路。
JP5209370A 1993-08-24 1993-08-24 液晶表示装置の列電極駆動回路 Expired - Fee Related JP2911089B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5209370A JP2911089B2 (ja) 1993-08-24 1993-08-24 液晶表示装置の列電極駆動回路
US08/292,196 US5583535A (en) 1993-08-24 1994-08-19 Column electrode drive circuit of liquid crystal display device capable of simultaneously applying display voltages to column electrodes as well as sequentially applying scanning voltages to column electrodes
EP94306255A EP0642114B1 (en) 1993-08-24 1994-08-24 Column electrode drive circuit of liquid crystal display device capable of simultaneously applying display voltages to column electrodes as well as sequentially applying scanning voltages to column electrodes
DE69411475T DE69411475T2 (de) 1993-08-24 1994-08-24 Spaltenelektrodentreiberschaltung für Flüssigkristallanzeige mit der Fähigkeit zum simultanen Anlegen von Anzeigespannungen an Spaltenelektroden ebenso, wie zum sequentiellen Anlegen von Abtastspannungen an Spaltenelektroden

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5209370A JP2911089B2 (ja) 1993-08-24 1993-08-24 液晶表示装置の列電極駆動回路

Publications (2)

Publication Number Publication Date
JPH0764509A JPH0764509A (ja) 1995-03-10
JP2911089B2 true JP2911089B2 (ja) 1999-06-23

Family

ID=16571811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5209370A Expired - Fee Related JP2911089B2 (ja) 1993-08-24 1993-08-24 液晶表示装置の列電極駆動回路

Country Status (4)

Country Link
US (1) US5583535A (ja)
EP (1) EP0642114B1 (ja)
JP (1) JP2911089B2 (ja)
DE (1) DE69411475T2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW255032B (ja) * 1993-12-20 1995-08-21 Sharp Kk
WO1996005550A1 (en) * 1994-08-12 1996-02-22 Philips Electronics N.V. Data processing system comprising a user interface
JPH08101669A (ja) * 1994-09-30 1996-04-16 Semiconductor Energy Lab Co Ltd 表示装置駆動回路
DE69635399T2 (de) * 1995-02-01 2006-06-29 Seiko Epson Corp. Verfahren und einrichtung zum steuern einer flüssigkristallanzeige
JP3367808B2 (ja) * 1995-06-19 2003-01-20 シャープ株式会社 表示パネルの駆動方法および装置
JP2923906B2 (ja) * 1996-06-07 1999-07-26 日本電気株式会社 液晶表示装置の駆動回路
KR100205385B1 (ko) 1996-07-27 1999-07-01 구자홍 액정표시장치의 데이타 드라이버
JP3501939B2 (ja) * 1997-06-04 2004-03-02 シャープ株式会社 アクティブマトリクス型画像表示装置
KR20020057768A (ko) * 2001-01-06 2002-07-12 윤종용 소비 전류의 감소가 가능한 박막 트랜지스터형 액정 표시장치 드라이버
US20040174355A1 (en) * 2003-03-07 2004-09-09 Sanyo Electric Co., Ltd. Signal line drive circuit in image display apparatus
JP4627672B2 (ja) * 2005-03-23 2011-02-09 シャープ株式会社 表示装置の駆動方法
JP5397219B2 (ja) * 2006-04-19 2014-01-22 イグニス・イノベーション・インコーポレイテッド アクティブマトリックス表示装置用の安定な駆動スキーム
JP2013083826A (ja) * 2011-10-11 2013-05-09 Canon Inc 液晶表示装置、液晶表示装置の制御方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS616729A (ja) * 1984-06-20 1986-01-13 Sharp Corp 情報入出力装置
JPH07113819B2 (ja) * 1984-11-06 1995-12-06 キヤノン株式会社 表示装置及びその駆動法
US5194852A (en) * 1986-12-01 1993-03-16 More Edward S Electro-optic slate for direct entry and display and/or storage of hand-entered textual and graphic information
US4839634A (en) * 1986-12-01 1989-06-13 More Edward S Electro-optic slate for input/output of hand-entered textual and graphic information
JPH0654421B2 (ja) * 1987-12-07 1994-07-20 シャープ株式会社 マトリクス型液晶表示装置の列電極駆動回路
JPH02278326A (ja) * 1989-04-19 1990-11-14 Sharp Corp 情報入出力装置
GB2232251A (en) * 1989-05-08 1990-12-05 Philips Electronic Associated Touch sensor array systems
JPH03294919A (ja) * 1990-04-12 1991-12-26 Nippon Telegr & Teleph Corp <Ntt> タブレット機能付き表示装置
JPH04136981A (ja) * 1990-09-28 1992-05-11 Sharp Corp 表示装置の駆動回路
US5227790A (en) * 1991-01-31 1993-07-13 Oki Electric Industry Co., Ltd. Cascaded drive units having low power consumption
JPH04283819A (ja) * 1991-03-12 1992-10-08 Shimadzu Corp 手書き入力機能付液晶表示装置
US5392058A (en) * 1991-05-15 1995-02-21 Sharp Kabushiki Kaisha Display-integrated type tablet device
US5313222A (en) * 1992-12-24 1994-05-17 Yuen Foong Yu H. K. Co., Ltd. Select driver circuit for an LCD display

Also Published As

Publication number Publication date
US5583535A (en) 1996-12-10
JPH0764509A (ja) 1995-03-10
EP0642114A1 (en) 1995-03-08
DE69411475T2 (de) 1999-02-04
DE69411475D1 (de) 1998-08-13
EP0642114B1 (en) 1998-07-08

Similar Documents

Publication Publication Date Title
JP2892444B2 (ja) 表示装置の列電極駆動回路
JP2911089B2 (ja) 液晶表示装置の列電極駆動回路
JPS59133590A (ja) マトリクス型表示装置の駆動回路
JP2585463B2 (ja) 液晶表示装置の駆動方法
JPH01202793A (ja) マトリクス表示装置
JPS61112188A (ja) 表示装置及びその駆動法
JP2001142045A (ja) 液晶表示装置の駆動回路とその駆動方法
US7050034B2 (en) Display apparatus
JPS62226192A (ja) 液晶表示装置における駆動回路
JPS6056026B2 (ja) 液晶パネルの駆動方式
JP3090922B2 (ja) 平面表示装置、アレイ基板、および平面表示装置の駆動方法
US6999055B2 (en) Display device
EP0678850B1 (en) Active matrix display device with additional dummy datalines
KR19990070226A (ko) 표시 장치용 화상 신호 처리 장치 및 이를 이용한 표시 장치
US6236379B1 (en) Active matrix panel and display device
JPH05188885A (ja) 液晶表示装置の駆動回路
JP3243950B2 (ja) 映像表示装置
JPH08248926A (ja) アクティブマトリクス型液晶表示装置及びその駆動方法
JP2924842B2 (ja) 液晶表示装置
JPH02214817A (ja) 液晶表示装置およびその駆動方法
JPH0618843A (ja) 液晶表示装置
JPH07261714A (ja) アクティブマトリクス表示素子及びディスプレイシステム
US11928276B2 (en) Liquid crystal display device and driving method therefor
JPH03280676A (ja) 液晶表示装置の駆動回路
JPH01213695A (ja) マトリックス型表示パネルの駆動回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080409

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100409

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100409

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120409

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees