JPH07319420A

JPH07319420A - 画素同期装置

Info

Publication number: JPH07319420A
Application number: JP10563494A
Authority: JP
Inventors: Toru Sasaki; 徹佐々木
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1994-05-19
Filing date: 1994-05-19
Publication date: 1995-12-08

Abstract

(57)【要約】【目的】本発明は、サンプリングパルス信号ＳＰの遅
延に起因する輝度差の発生、及びコントラストの低下を
抑制することを可能とすることを可能とする画素同期装
置を提供することを目的とする。【構成】本発明は、画素を配列した液晶パネル３と、
映像信号Ｒ、Ｇ、Ｂ及びクロック信号ＣＬＫを受け、こ
れらの信号に応答して液晶パネル３を駆動する第１水平
ドライバ１１、及び第２水平ドライバ１２と、第１水平
ドライバ１１に供給される映像信号Ｒ、Ｇ、Ｂの位相を
調節する第１可変移相器６１Ｒ、６１Ｇ、６１Ｂと、第
２水平ドライバ１２に供給される映像信号Ｒ、Ｇ、Ｂの
位相を調整する第２可変移相器６２とを有する。そし
て、第１、及び第２水平ドライバ１１、１２の遅延量に
応じて第１可変移相器６１、及び第２可変移相器６２の
位相が調整され、映像信号Ｒ、Ｇ、Ｂのサンプリング点
が適正に調整される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数個のアナログドラ
イバを用いて駆動される液晶ディスプレイ及びプラズマ
ディスプレイ等のように画素が配列された表示装置に関
するものである。

【０００２】

【従来の技術】従来、液晶ディスプレイ、及びプラズマ
ディスプレイ等の画素が配列された表示装置（以下、フ
ラットディスプレイと呼ぶ）が知られている。

【０００３】前記フラットディスプレイのうち、例えば
液晶パネルの駆動回路には、映像信号を入力して画素信
号を導出する水平ドライバと、線順次走査のための垂直
ドライバが用いられている。特に、ディスプレイの高精
細化により画素が多く設けられた液晶ディスプレイの駆
動回路においては、多数の画素に対応するために複数個
の水平ドライバが用いられている。

【０００４】また、液晶パネルでの多色化、及び多階調
化を実現するために、水平ドライバとして一般的にアナ
ログドライバを用いられている。この場合、前記アナロ
グドライバに中間階調に対応するアナログ電圧を印加す
ることにより中間階調を表示するようになっている。

【０００５】図１０は、従来の液晶パネルの駆動回路の
ブロック図である。

【０００６】図１０を参照して、この液晶パネルの駆動
回路は、それぞれ１６０本の出力端子を有する第１の水
平ドライバ１１、第２の水平ドライバ１２と、垂直ドラ
イバ２と、液晶パネル３と、映像処理回路５とを含む。

【０００７】液晶パネル３は、画素をマトリックス状に
配列したものである。第１の水平ドライバ１１は、液晶
パネル３の水平方向の左半分の画素に対応するものであ
り、第２の水平ドライバ１２はその右半分の画素に対応
するものである。

【０００８】第１の水平ドライバ１１は、タイミングジ
ェネレータ１１Ａ、及びサンプルホールド回路１１Ｂを
含む。第２の水平ドライバ１２は、タイミングジェネレ
ータ１２Ａ、及びサンプルホールド回路１２Ｂを含む。

【０００９】サンプルホールド回路１１Ｂ、１２Ｂの各
々は、スイッチＳＷ、コンデンサＣ、及びバッファアン
プＢＡを１組とした所定数の素子の組を含む。サンプル
ホールド回路１１Ｂ、１２Ｂにおける前記素子の組の合
計数は、液晶パネル３の水平方向に配された画素数と同
じ数だけ設けられる。

【００１０】タイミングジェネレータ１１Ａ、１２Ａの
それぞれは、クロック信号ＣＬＫを受ける。サンプルホ
ールド回路１１Ｂ、１２Ｂの各々は、映像処理回路８か
ら出力されるアナログＲ、Ｇ、Ｂ信号Ｒ、Ｇ、Ｂをスイ
ッチＳＷのそれぞれの一端に受ける。

【００１１】更に、サンプルホールド回路１１Ｂは、タ
イミングジェネレータ１１Ａの出力信号を各スイッチＳ
Ｗの制御信号として受ける。サンプルホールド回路１２
Ｂは、タイミングジェネレータ１２Ａの出力信号を各ス
イッチＳＷの制御信号として受ける。

【００１２】サンプルホールド回路１１Ｂ、１２Ｂの各
々においては、スイッチＳＷの他端からの信号をバッフ
ァアンプＢＡ、及びコンデンサＣが受ける。

【００１３】液晶パネル３は、垂直ドライバ２の出力信
号と、第１の水平ドライバ１１、第２の水平ドライバ１
２のそれぞれのバッファアンプＢＡからの出力信号を受
ける。

【００１４】次に、図１０の液晶パネルの駆動回路の動
作について説明する。

【００１５】映像処理回路５は、供給されたアナログ
Ｒ、Ｇ、Ｂ信号Ｒ、Ｇ、Ｂについてγ補正等の映像処理
を行い、その処理結果としてのアナログＲ、Ｇ、Ｂ信号
Ｒ、Ｇ、Ｂをサンプルホールド回路１１Ｂ、１２Ｂのそ
れぞれに供給される。

【００１６】タイミングジェネレータ１１Ａ、１２Ａの
それぞれは、入力されたクロック信号ＣＬＫに基づいて
アナログＲ、Ｇ、Ｂ信号Ｒ、Ｇ、Ｂの周波数と同じ周波
数のサンプリングパルス信号を発生させる。

【００１７】タイミングジェネレータ１１Ａ、１２Ａに
おいて発生されたサンプリングパルス信号のそれぞれ
は、対応するサンプルホールド回路１１Ｂ、１２Ｂに与
えられる。

【００１８】サンプルホールド回路１１Ｂ、１２Ｂの各
々においては、サンプリングパルス信号の立ち上がりの
タイミングによって各スイッチＳＷが閉成され、アナロ
グＲ、Ｇ、Ｂ信号Ｒ、Ｇ、Ｂのサンプリング値が、対応
するコンデンサＣにホールドされる。

【００１９】このような信号のホールド動作は、１水平
期間において行われる。そして、次の水平期間におい
て、コンデンサＣのホールド値が、対応するバッファア
ンプＢＡを介して、線順次で液晶パネル３に向けて出力
される。

【００２０】液晶パネル３では第１の水平ドライバ１
１、及び第２の水平ドライバ１２による水平走査と、垂
直ドライバ２による垂直走査とに基づいてアナログＲ、
Ｇ、Ｂ信号Ｒ、Ｇ、Ｂに対応する画像を表示する。

【００２１】

【発明が解決しようとする課題】ところが、前述した図
１０に示される駆動回路を有する従来のフラットディス
プレイにおいては、次のような問題点があった。

【００２２】以下、その問題点について説明する。

【００２３】図１１は、図１０の液晶パネルの駆動回路
における主要な信号波形を示すタイミングチャートであ
る。

【００２４】図１１においては、アナログＲ、Ｇ、Ｂ信
号Ｒ、Ｇ、Ｂ、サンプリングパルス信号ＳＰ、及びクロ
ック信号ＣＬＫが、第１、及び第２水平ドライバ１１、
１２のそれぞれについて示される。図１０において、Ｘ
−Ｘ線の左側が第１水平ドライバ１１についての波形図
であり、その右側が第２水平ドライバ１２についての波
形図である。

【００２５】また、サンプリングパルス信号ＳＰは、ク
ロック信号ＣＬＫの１パルス毎に、サンプルホールド回
路１１Ｂ、１２ＢのスイッチＳＷのそれぞれに順次１パ
ルスずつ与えられるものである。

【００２６】しかし、図１１においては、サンプリング
パルス信号ＳＰと、アナログＲ、Ｇ、Ｂ信号Ｒ、Ｇ、
Ｂ、及びクロック信号ＣＬＫとの対応関係を明らかにす
るために各スイッチＳＷに与えられるサンプリングパル
ス信号ＳＰを時系列的に合成して示してある。

【００２７】図１０の第１、及び第２水平ドライバ１
１、１２のそれぞれは、アナログドライバであるため、
そのアナログドライバを構成する回路の回路定数等の電
気的特性によりサンプリングホールド回路１１Ｂ、１２
Ｂのそれぞれに供給されるサンプリングパルス信号ＳＰ
は、図１１に示されるようにクロック信号ＣＬＫに対し
て遅延する。

【００２８】また、第１、及び第２水平ドライバ１１、
１２が異なるＬＳＩチップに設けられている場合には、
ＬＳＩチップ間での電気的特性がことなる。このような
場合において、ＬＳＩチップ間での電気的特性の相違に
よって、サンプルホールド回路１１Ｂに供給されるサン
プリングパルス信号ＳＰと、サンプルホールド回路１２
Ｂに供給されるサンプリングパルス信号ＳＰとの遅延差
は、一般的に１０ｎｓ以上となる。

【００２９】ここで、図１０の第１、及び第２水平ドラ
イバ１１、１２におけるクロック信号ＣＬＫに対するサ
ンプリングパルス信号ＳＰの遅延量をそれぞれ５ｎｓ、
１５ｎｓと仮定する。そして、穴路不Ｒ、Ｇ、Ｂ信号
Ｒ、Ｇ、Ｂが２．５Ｖのバイアスを有し、周波数１５Ｍ
Ｈｚ、振幅５Ｖｐ−ｐの正弦波であると仮定する。

【００３０】この場合、図１１における第１水平ドライ
バ１１側のアナログＲ、Ｇ、Ｂ信号Ｒ、Ｇ、Ｂの最大値
のサンプリング点Ａにおける電位ＶＡは数１で表される
値となる。

【００３１】

【数１】

【００３２】また、第２水平ドライバ１２側の最大値の
サンプリング点Ｂにおける電位ＶＢは下記数２で表され
る値となる。

【００３３】

【数２】

【００３４】このように、第１、及び第２水平ドライバ
間でサンプリングパルス信号ＳＰに遅延差があると、サ
ンプリングされた最大値において大きな電位差が生じ
る。その結果、液晶パネル３の画面の左右で輝度差が生
じるという問題がある。

【００３５】一方、第１水平ドライバ１１側の最小値の
サンプリング点Ｃにおける電位ＶＣは下記数３で表され
る値になる。

【００３６】

【数３】

【００３７】また、第２水平ドライバ１２側の最小値の
サンプリング点Ｄにおける電位ＶＤは下記数４で表され
る値となる。

【００３８】

【数４】

【００３９】ここで、サンプリング点Ｂ−Ｄ間の電位差
に注目すると、アナログＲ、Ｇ、Ｂ信号Ｒ、Ｇ、Ｂの振
幅が５Ｖｐ−ｐであるのに対して、Ｂ−Ｄ間の電位差は
０．７８Ｖでしかない。その結果、液晶パネル３の画像
においてコントラストが低下するという問題がある。

【００４０】また、Ｒ、Ｇ、Ｂ信号のそれぞれに対応し
て３枚の液晶パネルを使用する液晶プロジェクタなどの
表示装置では、アナログＲ、Ｇ、Ｂ信号Ｒ、Ｇ、Ｂの各
信号用の水平ドライバ１１のサンプリングパルス信号の
遅延差が生じると、白バランスが崩れてしまうという問
題がある。

【００４１】本発明は、上述の欠点に鑑みなされたもの
であり、サンプリングパルス信号ＳＰの遅延に起因する
輝度差の発生、及びコントラストの低下を抑制すること
を可能とすることを可能とする画素同期装置を提供する
ことを目的とする。

【００４２】

【課題を解決するための手段】本発明は、画素を配列し
た表示手段と、映像信号及びクロック信号を受け、これ
らの信号に応答して前記表示手段を駆動する複数の駆動
手段とを備え、前記駆動手段の各々は前記クロック信号
に応答して、前記表示手段の所定方向に並ぶ画素のそれ
ぞれに応答して前記映像信号をサンプリングするための
サンプリングパルス信号を発生させるパルス発生手段
と、前記サンプリングパルス信号に応答して、前記映像
信号のサンプルホールドを前記表示手段の前記所定方向
に並ぶ画素のそれぞれに対応して行い、そのホールド値
を前記表示手段に供給するサンプルホールド手段とを含
み、前記駆動手段の各々に供給される映像信号の位相を
調節する複数の位相調節手段を備えた画素同期装置であ
る。

【００４３】また、本発明は、画素を配列した表示手段
と、映像信号及びクロック信号を受け、これらの信号に
応答して前記表示手段を駆動する第１駆動手段、及び第
２駆動手段とを備え、前記第１、及び第２駆動手段の各
々は前記クロック信号に応答して、前記表示手段の所定
方向に並ぶ画素のそれぞれに応答して前記映像信号をサ
ンプリングするためのサンプリングパルス信号を発生さ
せるパルス発生手段と、前記サンプリングパルス信号に
応答して、前記映像信号のサンプルホールドを前記表示
手段の前記所定方向に並ぶ画素のそれぞれに対応して行
い、そのホールド値を前記表示手段に供給するサンプル
ホールド手段とを含み、前記第１駆動手段に供給される
映像信号の位相を調節する第１位相調節手段、及び前記
第２駆動手段に供給される第２位相調節手段を備えた画
素同期装置である。

【００４４】また、本発明は、赤色信号用の画素を配列
した第１表示手段と、青色信号用の画素を配列した第２
表示手段と、緑色信号用の画素を配列した第３表示手段
と、赤色映像信号及びクロック信号を受け、これらの信
号に応答して前記第１表示手段を駆動する赤色信号用第
１駆動手段、及び赤色信号用第２駆動手段と、青色映像
信号及びクロック信号を受け、これらの信号に応答して
前記第２表示手段を駆動する青色信号用第１駆動手段、
及び青色信号用第２駆動手段と、緑色映像信号及びクロ
ック信号を受け、これらの信号に応答して前記第３表示
手段を駆動する緑色信号用第１駆動手段、及び緑色信号
用第２駆動手段とを備え、前記第１、及び第２駆動手段
の各々は前記クロック信号に応答して、前記表示手段の
各々の所定方向に並ぶ画素のそれぞれに応答して、前記
映像信号をサンプリングするためのサンプリングパルス
信号を発生させるパルス発生手段と、前記サンプリング
パルス信号に応答して、前記映像信号のサンプルホール
ドを前記表示手段の前記所定方向に並ぶ画素のそれぞれ
に対応して行い、そのホールド値を前記表示手段に供給
するサンプルホールド手段とを含み、前記第１駆動手段
の各々に供給される映像信号の位相を調節する第１位相
調節手段、及び前記第２駆動手段に供給される第２位相
調節手段を備えた画素同期装置である。

【００４５】また、本発明は、画素を配列した表示手段
と、ディジタル映像信号及びクロック信号を受け、前記
ディジタル映像信号をディジタル信号からアナログ信号
に変換するＤ／Ａ変換手段と、前記Ｄ／Ａ変換手段から
のアナログ映像信号に応答して前記表示手段を駆動する
複数の駆動手段とを備え、前記駆動手段の各々は前記ク
ロック信号に応答して、前記表示手段の所定方向に並ぶ
画素のそれぞれに応答して前記映像信号をサンプリング
するためのサンプリングパルス信号を発生させるパルス
発生手段と、前記サンプリングパルス信号に応答して、
前記映像信号のサンプルホールドを前記表示手段の前記
所定方向に並ぶ画素のそれぞれに対応して行い、そのホ
ールド値を前記表示手段に供給するサンプルホールド手
段とを含み、前記Ｄ／Ａ変換手段に供給されるクロック
信号の位相を調節する位相調節手段を備えた画素同期装
置である。

【００４６】また、本発明は、赤色信号用の画素を配列
した第１表示手段と、青色信号用の画素を配列した第２
表示手段と、緑色信号用の画素を配列した第３表示手段
と、ディジタル赤色映像信号及びクロック信号を受け、
前記ディジタル赤色映像信号をディジタル信号からアナ
ログ信号に変換する第１Ｄ／Ａ変換手段と、ディジタル
青色映像信号及びクロック信号を受け、前記ディジタル
青色映像信号をディジタル信号からアナログ信号に変換
する第２Ｄ／Ａ変換手段と、ディジタル緑色映像信号及
びクロック信号を受け、前記ディジタル緑色映像信号を
ディジタル信号からアナログ信号に変換する第３Ｄ／Ａ
変換手段と、前記第１Ｄ／Ａ変換手段からのアナログ赤
色映像信号に応答して前記第１表示手段を駆動する赤色
信号用第１駆動手段、及び赤色信号用第２駆動手段と、
前記第２Ｄ／Ａ変換手段からのアナログ青色映像信号に
応答して前記第２表示手段を駆動する青色信号用第１駆
動手段、及び青色信号用第２駆動手段と、前記第３Ｄ／
Ａ変換手段からのアナログ緑色映像信号に応答して前記
第３表示手段を駆動する緑色信号用第１駆動手段、及び
緑色信号用第２駆動手段とを備え、前記第１、及び第２
駆動手段の各々は前記クロック信号に応答して、前記表
示手段の各々の所定方向に並ぶ画素のそれぞれに応答し
て、前記映像信号をサンプリングするためのサンプリン
グパルス信号を発生させるパルス発生手段と、前記サン
プリングパルス信号に応答して、前記映像信号のサンプ
ルホールドを前記表示手段の前記所定方向に並ぶ画素の
それぞれに対応して行い、そのホールド値を前記表示手
段に供給するサンプルホールド手段とを含み、前記第１
駆動手段の各々に供給される映像信号の位相を調節する
第１位相調節手段、及び前記第２駆動手段に供給される
第２位相調節手段を備えた画素同期装置である。

【００４７】

【作用】本発明は、上述の如く構成することにより、入
力アナログ信号は複数の位相調整手段により入力アナロ
グ信号の位相が調整され、この位相調整アナログ信号は
は水平ドライバ中のサンプル／ホールド部に供給され
る。そして、水平ドライバ中のタイミングジェネレータ
部では、入力パルスに基づいてサンプリングパルスが作
成され、このサンプリングパルスに従い、上述の矩形波
が再度サンプルホールドされる。次に、サンプル／ホー
ルド部にて保持されたホールド値が線順次で表示パネル
に供給される。

【００４８】

【実施例】以下、図面に従い、本発明の実施例を説明す
る。

【００４９】図１は、第１実施例によるフラットディス
プレイを構成する回路の要部の概略構成を示すブロック
図である。

【００５０】図１を参照して、このフラットディスプレ
イの回路には、チューナ（図示せず）から入力され、映
像検波回路（図示せず）を経た複合映像信号ＶＳと、外
部入力端子（図示せず）から入力された映像信号として
のアナログＲ、Ｇ、Ｂ信号Ｒ１、Ｇ１、Ｂ１、及び同期
信号ＳＹ１とが供給される。

【００５１】このフラットディスプレイの回路は、クロ
マカラー復調回路４１、同期分離回路４２、タイミング
制御回路４３、切り換えスイッチ４４、４４、４４、４
５、映像処理回路５、第１可変移相器６１Ｒ、６１Ｇ、
６１Ｂ、第２可変移相器６２Ｒ、６２Ｇ、６２Ｂ、水平
ドライバ１、垂直ドライバ２、及び液晶パネル３を含
む。

【００５２】水平ドライバ１は、第１水平ドライバ１
１、及び第２水平ドライバ１２を含む。映像処理回路５
は、ユーザコントロール回路５１、γ補正回路５２、極
性切替回路５３、及びバッファアンプ５４を含む。

【００５３】複合映像信号ＶＳは、クロマカラー復調回
路４１、及び同期分離回路４２に供給される。

【００５４】クロマカラー復調回路４１は、複合映像信
号ＶＳを復調し、アナログＲ、Ｇ、Ｂ信号Ｒ２、Ｇ２、
Ｂ２を発生させる。このアナログＲ、Ｇ、Ｂ信号Ｒ２、
Ｇ２、Ｂ２のそれぞれは、色差信号と輝度信号とを合成
することによって生成されるものである。アナログＲ、
Ｇ、Ｂ信号Ｒ２、Ｇ２、Ｂ２のそれぞれは、切り換えス
イッチＳＷ４４、４４、４４にそれぞれが供給される。

【００５５】この切り換えスイッチ４４、４４、４４に
は、アナログＲ、Ｇ、Ｂ信号Ｒ１、Ｇ１、Ｂ１も供給さ
れる。スイッチ４４、４４、４４のそれぞれは、所定の
制御信号によって同時に切り換えるものである。

【００５６】スイッチ４４、４４、４４は、その動作に
よって、アナログＲ、Ｇ、Ｂ信号Ｒ１、Ｇ１、Ｂ１、及
びＲ２、Ｇ２、Ｂ２のいずれか一方の組を、液晶パネル
３に表示させるためのアナログＲ、Ｇ、Ｂ信号Ｒ、Ｇ、
Ｂとしてユーザコントロール回路５１に供給する。

【００５７】ユーザコントロール回路５１は、液晶パネ
ル３に表示される画像のコントラスト、ブライト、及び
ティントのそれぞれを使用者の好みに応じて調整する回
路である。このユーザコントロール回路５１には、コン
トラスト制御信号Ｓ１、ブライト制御信号Ｓ２、及びテ
ィント制御信号Ｓ３が供給される。

【００５８】ユーザコントロール回路５１では、コント
ラスト制御信号Ｓ１、ブライト制御信号Ｓ２、及びティ
ント制御信号Ｓ３のそれぞれに応答して、アナログＲ、
Ｇ、Ｂ信号Ｒ、Ｇ、Ｂについて、コントラスト、ブライ
ト、及びティントの調整処理を行う。

【００５９】その調整処理後のアナログＲ、Ｇ、Ｂ信号
Ｒ、Ｇ、Ｂは、γ補正回路５２、極性切替回路５３、及
びバッファアンプ５４を経て出力される。その出力信号
それぞれは、第１可変移相器６１Ｒ、６１Ｇ、６１Ｂを
介して水平ドライバ１の第１水平ドライバへ供給される
とともに、第２可変移相器６２Ｒ、６２Ｇ、６２Ｇを介
して第２水平ドライバ１２に供給される。

【００６０】アナログＲ、Ｇ、Ｂ信号Ｒ、Ｇ、Ｂについ
て、γ補正回路５２ではγ補正処理が行われる。そし
て、極性切替回路５３では信号の極性切替処理が行われ
る。そして、バッファアンプ５４ではアナログＲ、Ｇ、
Ｂ信号Ｒ、Ｇ、Ｂが増幅される。

【００６１】同期分離回路４２は、複合映像信号ＶＳか
ら同期信号ＳＹ２を分離し、分離した同期信号ＳＹ２を
切り換えスイッチ４５へ供給する。この切り換えスイッ
チ４５には、同期信号ＳＹ１も供給される。切り換えス
イッチ４５は、スイッチ４４に供給される制御信号と同
じ制御信号に応答して切り換わるものであり、その動作
によって、同期信号ＳＹ１、ＳＹ２の一方を選択的にタ
イミング制御回路４３に供給する。

【００６２】これにより、切り換えスイッチ４４におい
てアナログＲ、Ｇ、Ｂ信号Ｒ１、Ｇ１、Ｂ１が選択され
る場合は切り換えスイッチ４５において同期信号ＳＹ１
が選択され、逆に切り換えスイッチ４４においてアナロ
グＲ、Ｇ、Ｂ信号Ｒ２、Ｇ２、Ｂ２が選択される場合は
切り換えスイッチ４５において同期信号ＳＹ２が選択さ
れる。

【００６３】タイミング制御回路４３は、供給された同
期信号に基づいて、水平ドライバ１における第１、及び
第２水平ドライバ１１、１２と、垂直ドライバ２とを駆
動するためのクロック信号を発生させる。そのクロック
信号は、第１、及び第２水平ドライバ１１、１２と垂直
ドライバ２とに供給される。

【００６４】次に、液晶パネル３の駆動回路について詳
細に説明する。

【００６５】図２は、第１実施例による液晶パネルの駆
動回路のブロック図である。図２において図１０と一致
する部分には同一の参照符号を付し、その説明を省略す
る。

【００６６】図２の駆動回路が図１０の駆動回路と異な
るのは、サンプルホールド回路１１Ｂに供給されるアナ
ログＲ、Ｇ、Ｂ信号Ｒ、Ｇ、Ｂのそれぞれの信号線に第
１可変移相器群６１Ｒ、６１Ｇ、６１Ｂが設けられ、サ
ンプルホールド回路１２Ｂに供給されるアナログＲ、
Ｇ、Ｂ信号Ｒ、Ｇ、Ｂのそれぞれに可変移相器６２Ｒ、
６２Ｇ、６２Ｂが設けられていることである。

【００６７】第１可変移相器群６１Ｒ、６１Ｇ、６１
Ｂ、及び第２可変移相器群６２Ｒ、６２Ｇ、６２Ｂに
は、例えば、可変遅延線が用いられる。動作において、
アナログＲ、Ｇ、Ｂ信号Ｒ、Ｇ、Ｂのそれぞれは、第１
可変移相器群６１Ｒ、６１Ｇ、６１Ｂによって第１の所
定量遅延させられ、また第２可変移相器群６２Ｒ、６２
Ｇ、６２Ｂによって第２の所定量遅延させられる。

【００６８】図３は、図２の液晶パネルの駆動回路にお
ける主要な信号波形を示すタイミングチャートである。

【００６９】図３においては、第１可変移相器群６１
Ｒ、６１Ｇ、６１Ｂ、及び第２可変移相器群６２Ｒ、６
２Ｇ、６２Ｂによって遅延させられる前のアナログＲ、
Ｇ、Ｂ信号Ｒ０、Ｇ０、Ｂ０、第１可変移相器群６１
Ｒ、６１Ｇ、６１Ｂによる遅延後のアナログＲ、Ｇ、Ｂ
信号Ｒ１、Ｇ１、Ｂ１、第２可変移相器群６２Ｒ、６２
Ｇ、６２Ｂによる遅延後のアナログＲ、Ｇ、Ｂ信号Ｒ
２、Ｇ２、Ｂ２、サンプリングパルス信号ＳＰ、及びク
ロック信号ＣＬＫが示される。

【００７０】図３において、Ｘ−Ｘ線左側が第１水平ド
ライバ１１についての波形図であり、その右側が第２水
平ドライバ１２についての波形図である。この波形図に
おいても、図１１と同様にサンプリングパルス信号ＳＰ
を時系列的に合成して示してある。

【００７１】ここで、第１水平ドライバ１１におけるサ
ンプリングパルス信号ＳＰのクロック信号ＣＬＫに対す
る遅延量が５ｎｓであり、第２水平ドライバ１２におけ
るクロック信号ＣＬＫに対するサンプリングパルス信号
の遅延量が１５ｎｓであると仮定する。また、アナログ
Ｒ、Ｇ、Ｂ信号Ｒ、Ｇ、Ｂが、２．５Ｖのバイアスを有
する周波数１５ＭＨｚ、及び振幅５Ｖｐ−ｐの正弦波で
あると仮定する。

【００７２】この仮定条件は、前述の数１〜数４の条件
と同じである。従って、アナログＲ、Ｇ、Ｂ信号を第１
可変移相器群６１Ｒ、６１Ｇ、６１Ｂ、及び第２可変移
相器群６２Ｒ、６２Ｇ、６２Ｂにより遅延させない場合
は、サンプリングパルス信号ＳＰの遅延に起因して液晶
パネル３の左右画面の輝度差、及びコントラストの低下
が生じることになる。

【００７３】更に、ここでは、第１可変移相器群６１
Ｒ、６１Ｇ、６１ＢのそれぞれによるアナログＲ、Ｇ、
Ｂ信号Ｒ１、Ｇ１、Ｂ１の遅延量を５ｎｓと仮定し、第
２可変移相器群６２Ｒ、６２Ｇ、６２Ｂのそれぞれによ
るアナログＲ、Ｇ、Ｂ信号Ｒ２、Ｇ２、Ｂ２の遅延量を
１５ｎｓと仮定する。

【００７４】このような仮定条件の場合、図３における
第１水平ドライバ１１側のアナログＲ、Ｇ、Ｂ信号Ｒ
１、Ｇ１、Ｂ１の最大値のサンプリング点Ｅにおける電
位ＶＥは、下記数５に示される値となる。

【００７５】

【数５】

【００７６】また、第２水平ドライバ１２側のアナログ
Ｒ、Ｇ、Ｂ信号Ｒ２、Ｇ２、Ｂ２の最大値のサンプリン
グ点Ｆにおける電位ＶＦは、下記数６に示される値とな
る。

【００７７】

【数６】

【００７８】このように、アナログＲ、Ｇ、Ｂ信号を適
切に遅延させると、アナログＲ、Ｇ、Ｂ信号Ｒ１、Ｇ
１、Ｂ１、Ｒ２、Ｇ２、Ｂ２上でのサンプリング点が信
号の遅延量に応じて移動する。その結果、サンプリング
パルスＳＰが遅延しても、サンプリング点Ｅ、Ｆ間の電
位差をなくし得る。従って、液晶パネル３の左右画面間
の輝度差が生じない。

【００７９】一方、第１水平ドライバ１１側のアナログ
Ｒ、Ｇ、Ｂ信号Ｒ１、Ｇ１、Ｂ１の最小値のサンプリン
グ点Ｇは、下記数７で表される値になる。

【００８０】

【数７】

【００８１】また、第２水平ドライバ１２側のアナログ
Ｒ、Ｇ、Ｂ信号Ｒ２、Ｇ２、Ｂ２の最小値のサンプリン
グ点Ｈは、下記数８で示される値になる。

【００８２】

【数８】

【００８３】ここで、点Ｅ−Ｆ間の電位差、及び点Ｆ−
Ｈ間の電位差に注目する。点Ｅ−Ｆ間、及び点Ｆ−Ｈ間
の電位差はともに４．４６Ｖｐ−ｐである。

【００８４】この場合、アナログＲ、Ｇ、Ｂ信号Ｒ１、
Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２の振幅が５Ｖｐ−ｐであ
るのに対し、電位差が４．４６Ｖである。従って、サン
プリングパルス信号ＳＰの遅延に起因するコントラスト
の低下が抑制できる。

【００８５】また、この第１の実施例においては、アナ
ログＲ、Ｇ、Ｂ信号Ｒ０、Ｇ０、Ｂ０の位相を遅延させ
る例について説明したが、その場合と同様な効果は、ア
ナログＲ、Ｇ、Ｂ信号Ｒ０、Ｇ０、Ｂ０の位相を所定量
進めることによっても得られる。具体的には、前述の仮
定条件下において、アナログＲ、Ｇ、Ｂ信号Ｒ０、Ｇ
０、Ｂ０の位相を５６．７ｎｓだけ進めればよい。

【００８６】第２実施例次に、第２実施例について説明する。

【００８７】第２実施例においては、第１実施例で用い
た第１可変移相器群６１Ｒ、６１Ｇ、６１Ｂ、及び第２
可変移相器群６２Ｒ、６２Ｇ、６２Ｂを３枚の液晶パネ
ルを用いたディスプレイ装置（以下、３枚式液晶ディス
プレイと呼ぶ）に適用した例を示す。

【００８８】このような３枚式液晶ディスプレイとして
は、例えば、液晶プロジェクタが挙げられる。この液晶
プロジェクタでは、Ｒ、Ｇ、Ｂの各信号毎に液晶パネル
に画像を形成し、それらを合成した画像をスクリーンに
投影する。

【００８９】図４は、第２実施例による液晶パネルの駆
動回路のブロック図である。

【００９０】図４を参照して、水平ドライバ１１０Ｒ、
１２０Ｒ、垂直ドライバ２Ｒ、及び液晶パネル３Ｒは、
Ｒ信号用のものである。それらの構成は、図２に示され
るものと同じである。アナログＲ信号Ｒが伝送される信
号線には第１可変位相器６１Ｒ、及び第２可変移相器６
２Ｒが設けられる。これにより、アナログＲ信号Ｒは、
第１可変移相器６１Ｒを介して水平ドライバ１１０Ｒ、
また第２可変位相器６２Ｒを介して１２０Ｒのそれぞれ
に供給される。

【００９１】水平ドライバ１１０Ｇ、１２０Ｇ、垂直ド
ライバ２Ｇ、及び液晶パネル３Ｇは、Ｇ信号用のもので
ある。それらの構成は、図２に示されるものと同じであ
る。アナログＧ信号Ｒが伝送される信号線には第１可変
位相器６１Ｇ、及び第２可変移相器６２Ｇが設けられ
る。これにより、アナログＧ信号Ｇは、第１可変移相器
６１Ｇを介して水平ドライバ１１０Ｇ、また第２可変位
相器６２Ｇを介して１２０Ｇのそれぞれに供給される。

【００９２】水平ドライバ１１０Ｂ、１２０Ｂ、垂直ド
ライバ２Ｂ、及び液晶パネル３Ｂは、Ｂ信号用のもので
ある。それらの構成は、図２に示されるものと同じであ
る。アナログＢ信号Ｒが伝送される信号線には第１可変
位相器６１Ｂ、及び第２可変移相器６２Ｂが設けられ
る。これにより、アナログＢ信号Ｂは、第１可変移相器
６１Ｂを介して水平ドライバ１１０Ｂ、また第２可変位
相器６２Ｂを介して１２０Ｂのそれぞれに供給される。

【００９３】この３枚式液晶パネルディスプレイにおい
ては、アナログＲ、Ｇ、Ｂ信号Ｒ１、Ｇ１、Ｂ１、Ｒ
２、Ｇ２、Ｂ２のそれぞれに対応する画像が、液晶パネ
ル３Ｒ、３Ｇ、３Ｂに色別に表示される。

【００９４】このような３枚式液晶パネルディスプレイ
においても、第１可変移相器群６１Ｒ、６１Ｇ、６１
Ｂ、及び第２可変移相器群６２Ｒ、６２Ｇ、６２Ｂのそ
れぞれの働きにより、アナログＲ、Ｇ、Ｂ信号のそれぞ
れが所定量遅延される。このため、第１実施例による駆
動回路と同様に、サンプリングパルス信号ＳＰの遅延に
起因する左右画面間の輝度差の発生、及びコントラスト
の低下が抑制される。

【００９５】更に、この３枚式液晶パネルディスプレイ
においては、第１可変移相器群６１Ｒ、６１Ｇ、６１
Ｂ、及び第２可変移相器群６２Ｒ、６２Ｇ、６２Ｂのそ
れぞれの働きにより、サンプリングパルス信号ＳＰの遅
延に起因する白バランスの変化が抑制される。

【００９６】第３実施例次に、第３実施例について説明する。

【００９７】第３実施例では、サンプリングパルス信号
ＳＰの遅延に起因する左右画面の輝度差の発生、及びコ
ントラストの低下を抑制するためにアナログＲ、Ｇ、Ｂ
信号Ｒ、Ｇ、Ｂを遅延させる他の例について説明する。

【００９８】即ち、第３実施例では、アナログＲ、Ｇ、
Ｂ信号Ｒ、Ｇ、Ｂのー部がＤ／Ａ変換帰路により発生さ
れる場合に、そのＤ／Ａ変換回路においてアナログＲ、
Ｇ、Ｂ信号Ｒ、Ｇ、Ｂを遅延させる例を示す。

【００９９】図５は、第３実施例による液晶パネルの駆
動回路のブロック図である。

【０１００】図５において、図２と一致する部分には同
一の参照符号を付し、その説明を省略する。

【０１０１】図５を参照して、第１可変移相器６１は、
Ｄ／Ａ変換のタイミングを規定するクロック信号ＣＬＫ
１を第１の遅延量だけ遅延させ、また第２可変移相器６
２は、Ｄ／Ａ変換のタイミングを規定するクロック信号
ＣＬＫ１を第２の遅延量だけ遅延させる。

【０１０２】そして、上述の第１可変移相器６１の出力
は、第１水平ドライバ１１と第２水平ドライバ１２の切
り換えに同期する切り換え信号にて制御されるスイッチ
ＳＷ１により、第１水平ドライバ１１へ信号が供給さ
れ、また第２可変移相器６２の出力は、上述のスイッチ
ＳＷ１により、第２水平ドライバ１２へ信号が供給され
る。

【０１０３】これにより、第１可変移相器６１、または
第２可変移相器６２から出力されるＣＬＫ１は、第１可
変移相器６１、または第２可変移相器６２に入力される
前のクロック信号ＣＬＫ１に対してそれぞれ位相が遅ら
される。これらの第１可変移相器６１、及び第２可変移
相器６２には、例えば、可変遅延線が用いられる。

【０１０４】Ｄ／Ａ変換回路７１には、ディジタルＲ信
号ＤＲと、第１可変移相器６１、または第２可変移相器
６２を経たクロック信号ＣＬＫ１とが供給される。Ｄ／
Ａ変換回路７１は、クロック信号ＣＬＫ１に応答してデ
ィジタルＲ信号ＤＲをＤ／Ａ変換し、その結果としてア
ナログＲ信号Ｒを発生させる。

【０１０５】Ｄ／Ａ変換回路７２には、ディジタルＧ信
号ＤＧと、第１可変移相器６１、または第２可変移相器
６２を経たクロック信号ＣＬＫ１とが供給される。Ｄ／
Ａ変換回路７２は、クロック信号ＣＬＫ１に応答してデ
ィジタルＲ信号ＤＧをＤ／Ａ変換し、その結果としてア
ナログＧ信号Ｇを発生させる。

【０１０６】Ｄ／Ａ変換回路７３には、ディジタルＢ信
号ＤＢと、第１可変移相器６１、または第２可変移相器
６２を経たクロック信号ＣＬＫ１とが供給される。Ｄ／
Ａ変換回路７３は、クロック信号ＣＬＫ１に応答してデ
ィジタルＢ信号ＤＢをＤ／Ａ変換し、その結果としてア
ナログＢ信号Ｂを発生させる。

【０１０７】Ｄ／Ａ変換回路７１から出力されるアナロ
グＲ信号Ｒは、映像処理回路５０１を介して第１、及び
第２水平ドライバ１１、１２のそれぞれに供給される。
Ｄ／Ａ変換回路７２から出力されるアナログＧ信号Ｇ
は、映像処理回路５０２を介して第１、及び第２水平ド
ライバ１１、１２のそれぞれに供給される。Ｄ／Ａ変換
回路７３から出力されるアナログＢ信号Ｂは、映像処理
回路５０３を介して第１、及び第２水平ドライバ１１、
１２のそれぞれに供給される。

【０１０８】映像処理回路５０１、５０２、５０３は、
図１の映像処理回路５に対応するものである。図５にお
けるその他の回路は、図２のものと同じである。

【０１０９】図５に示される液晶パネルの駆動回路で
は、クロック信号ＣＬＫ１が遅延される。このため、ク
ロック信号ＣＬＫ１に応答してＤ／Ａ変換を行うＤ／Ａ
変換回路７１、７２、７３から出力されるアナログＲ、
Ｇ、Ｂ信号Ｒ、Ｇ、Ｂのそれぞれが所定量遅延されるこ
とになる。

【０１１０】その結果、第１実施例、及び第２実施例と
同様に、サンプリングパルス信号ＳＰの遅延に起因する
左右画面の輝度差の発生、及びコントラストの低下が抑
制される。

【０１１１】また、図６は、図５における第１可変移相
器６１、及び第２可変移相器６２を共通の可変移相器６
にて兼用し、可変移相器６に遅延量を外部入力により切
り換え、２つの遅延量を発生させたものである。

【０１１２】これにより、可変移相器６からは、第１、
及び第２水平ドライバ１１、１２の切り換えに同期した
切り換え信号に応じて、位相の遅延量が異なる２種類の
ＣＬＫ１が出力される。

【０１１３】第４実施例次に、第４実施例について説明する。

【０１１４】第４実施例においては、第３実施例で説明
したＤ／Ａ変換用のクロック信号ＣＬＫ１の遅延方法を
３板式の液晶パネルディスプレイに適用した例を示す。

【０１１５】図７は、第４実施例による液晶パネルの駆
動回路のブロック図である。

【０１１６】図８の液晶パネルの駆動回路が図５のもの
と異なる第１の点は、映像処理回路４０１、４０２、４
０３のそれぞれの出力信号がそれぞれの色信号に対応す
る水平ドライバ１１０Ｒ、１２０Ｒ、１１０Ｇ、１２０
Ｇ、１１０Ｂ、１２０Ｂに供給されるようになっている
ことである。

【０１１７】また、図７の液晶パネルの駆動回路が図５
のものと異なる第２の点は、Ｄ／Ａ変換回路７１、７
２、７３のそれぞれに対応して可変移相器６０１、６０
２、６０３が設けられ、これらの可変移相器６０１、６
０２、６０３を外部入力により切り換え、それぞれ２つ
の遅延量を発生させたものである。

【０１１８】これにより、可変移相器６０１、６０２、
６０３からは、第１、及び第２水平ドライバ１１、１２
の切り換えに同期した切り換え信号に応じて、位相の遅
延量が異なる２種類のＣＬＫ１がそれぞれ出力される。

【０１１９】このため、図７の液晶パネルの駆動回路に
おいては、上述の実施例に比べ、液晶パネル３Ｒ、３
Ｇ、３Ｂにおける輝度差の発生、コントラストの低下、
及び白バランスの変化の抑制の効果を大きくすることが
できる。

【０１２０】第５実施例次に、第５実施例について説明する。

【０１２１】第５実施例においては、第１実施例で説明
した第１、及び第２水平ドライバ１１、１２が共通の入
力端子を有した例を示す。

【０１２２】図８は、第５実施例による液晶パネルの駆
動回路のブロック図である。

【０１２３】図８の液晶パネルの駆動回路が図２のもの
と異なる点は、アナログＲ、Ｇ、Ｂ信号Ｒ、Ｇ、Ｂのそ
れぞれに対応して第１可変移相器６１Ｒ、６１Ｇ、６１
Ｂ、及び第２可変移相器６２Ｒ、６２Ｇ、６２Ｂが設け
られ、これらの第１可変移相器６１Ｒ、６１Ｇ、６１Ｂ
と第２可変移相器６２Ｒ、６２Ｇ、６２Ｂとを第１、及
び第２水平ドライバの切り換えに同期した切り換え信号
により制御し、共通した映像信号線を介してそれぞれの
アナログＲ、Ｇ、Ｂ信号Ｒ、Ｇ、Ｂを第１、及び第２水
平ドライバ１１、１２へ供給されるようになっているこ
とである。

【０１２４】これにより、第１可変移相器６１Ｒ、６１
Ｇ、６１Ｂと第２可変移相器６２Ｒ、６２Ｇ、６２Ｂと
では、遅延量が異なる２種類のアナログＲ、Ｇ、Ｂ信号
Ｒ、Ｇ、Ｂがそれぞれ第１、及び第２水平ドライバ１
１、１２へ出力される。

【０１２５】次に、第６実施例について説明する。

【０１２６】第６実施例においては、第５実施例で説明
した第１可変移相器６１と第２可変移相器６２とを共通
の可変移相器で構成した例を示す。

【０１２７】図９は、第６実施例による液晶パネルの駆
動回路のブロック図である。

【０１２８】図９の液晶パネルの駆動回路が図８のもの
と異なる点は、第１可変移相器、及び第２可変移相器を
共通の可変移相器６Ｒ、６Ｇ、６Ｂにて兼用し、可変移
相器６Ｒ、６Ｇ、６Ｂでの遅延量を第１、及び第２水平
ドライバ１１、１２の切り換えに同期した切り換え信号
により制御し、２つの異なる遅延量を発生させたもので
ある。

【０１２９】これにより、可変移相器６Ｒ、６Ｇ、６Ｂ
からは、第１、及び第２水平ドライバ１１、１２の切り
換えに同期した切り換え信号に応じて、位相の遅延量が
異なる２種類のアナログＲ、Ｇ、Ｂ信号Ｒ、Ｇ、Ｂが出
力される。

【０１３０】尚、以上の実施例においては、水平ドライ
バが複数設けられた例について説明したが、これに限ら
ず、水平ドライバが１つである場合においても、アナロ
グＲ、Ｇ、Ｂ信号を遅延させることにより、液晶パネル
における左右画面の輝度差の発生、及びコントラストの
低下を適正に抑制することができる。

【０１３１】また、以上に実施例においては、液晶パネ
ルディスプレイについて説明したが、この発明は、液晶
パネルディスプレイに限らず、プラズマディスプレイ装
置等のフラットディスプレイについても適用することが
可能である。

【０１３２】

【発明の効果】本発明は、上述の如く構成することによ
り、駆動手段に供給される映像信号の位相が位相調節手
段により調節される。これにより、サンプルホールド手
段のサンプリングパルス信号に基づく映像信号のサンプ
リングテンが全体的に調節できる。従って、各画素に対
応するサンプリング点を映像信号のピーク値に近い部分
に設定でき、このために、サンプリングパルス信号の遅
延に起因する輝度差の発生、及びコントラストの低下を
抑制することができる。

【０１３３】また、本発明は、第１、第２、及び第３駆
動手段に供給される第１、第２、及び第３の映像信号の
それぞれの位相が位相調節手段により調節される。これ
により、各駆動手段において、サンプリングホールド手
段のサンプリングパルス信号に基づく映像信号のサンプ
リング点が全体的に調節できる。従って、第１、第２、
及び第３表示手段の各々における各画素に対応するサン
プリング点を映像信号のピーク値に近い部分に設定でき
る。このために、サンプリングパルス信号の遅延に起因
する輝度差の発生、及びコントラストの低下を各表示手
段毎に抑制することができる。更に、第１、第２、及び
第３の表示手段の映像を合成した場合の白バランスの変
化を抑制することができる。

【図面の簡単な説明】

【図１】第１実施例によるフラットディスプレイを構成
する回路の要部の概略構成を示すブロック図である。

【図２】第１実施例による液晶パネルの駆動回路のブロ
ック図である。

【図３】図２の液晶パネルの駆動回路における主要な信
号波形を示すタイミングチャートである。

【図４】第２実施例による液晶パネルの駆動回路のブロ
ック図である。

【図５】第３実施例による液晶パネルの駆動回路のブロ
ック図である。

【図６】第３実施例による第１、及び第２可変移相器を
兼用した時のブロック図である。

【図７】第４実施例による液晶パネルの駆動回路のブロ
ック図である。

【図８】第５実施例による液晶パネルの駆動回路のブロ
ック図である。

【図９】第６実施例による液晶パネルの駆動回路のブロ
ック図である。

【図１０】従来の液晶パネルの駆動回路のブロック図で
ある。

【図１１】図１０の液晶パネルの駆動回路における主要
な信号波形を示すタイミングチャートである。

【符号の説明】

２垂直ドライバ３液晶パネル１１第１水平ドライバ１１Ａタイミングジェネレータ部１１Ｂサンプルホールド回路１２第２水平ドライバ１２Ａタイミングジェネレータ部１２Ｂサンプルホールド回路６１Ｒ第１可変移相器６１Ｇ第１可変移相器６１Ｂ第１可変移相器６２Ｒ第２可変移相器６２Ｇ第２可変移相器６２Ｂ第２可変移相器

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｎ 9/30

Claims

【特許請求の範囲】

【請求項１】画素を配列した表示手段と、映像信号及
びクロック信号を受け、これらの信号に応答して前記表
示手段を駆動する複数の駆動手段とを備え、前記駆動手
段の各々は前記クロック信号に応答して、前記表示手段
の所定方向に並ぶ画素のそれぞれに応答して前記映像信
号をサンプリングするためのサンプリングパルス信号を
発生させるパルス発生手段と、前記サンプリングパルス
信号に応答して、前記映像信号のサンプルホールドを前
記表示手段の前記所定方向に並ぶ画素のそれぞれに対応
して行い、そのホールド値を前記表示手段に供給するサ
ンプルホールド手段とを含み、前記駆動手段の各々に供
給される映像信号の位相を調節する複数の位相調節手段
を備えた画素同期装置。
【請求項２】画素を配列した表示手段と、映像信号及
びクロック信号を受け、これらの信号に応答して前記表
示手段を駆動する第１駆動手段、及び第２駆動手段とを
備え、前記第１、及び第２駆動手段の各々は前記クロッ
ク信号に応答して、前記表示手段の所定方向に並ぶ画素
のそれぞれに応答して前記映像信号をサンプリングする
ためのサンプリングパルス信号を発生させるパルス発生
手段と、前記サンプリングパルス信号に応答して、前記
映像信号のサンプルホールドを前記表示手段の前記所定
方向に並ぶ画素のそれぞれに対応して行い、そのホール
ド値を前記表示手段に供給するサンプルホールド手段と
を含み、前記第１駆動手段に供給される映像信号の位相
を調節する第１位相調節手段、及び前記第２駆動手段に
供給される第２位相調節手段を備えた画素同期装置。
【請求項３】赤色信号用の画素を配列した第１表示手
段と、青色信号用の画素を配列した第２表示手段と、緑
色信号用の画素を配列した第３表示手段と、赤色映像信
号及びクロック信号を受け、これらの信号に応答して前
記第１表示手段を駆動する赤色信号用第１駆動手段、及
び赤色信号用第２駆動手段と、青色映像信号及びクロッ
ク信号を受け、これらの信号に応答して前記第２表示手
段を駆動する青色信号用第１駆動手段、及び青色信号用
第２駆動手段と、緑色映像信号及びクロック信号を受
け、これらの信号に応答して前記第３表示手段を駆動す
る緑色信号用第１駆動手段、及び緑色信号用第２駆動手
段とを備え、前記第１、及び第２駆動手段の各々は前記
クロック信号に応答して、前記表示手段の各々の所定方
向に並ぶ画素のそれぞれに応答して、前記映像信号をサ
ンプリングするためのサンプリングパルス信号を発生さ
せるパルス発生手段と、前記サンプリングパルス信号に
応答して、前記映像信号のサンプルホールドを前記表示
手段の前記所定方向に並ぶ画素のそれぞれに対応して行
い、そのホールド値を前記表示手段に供給するサンプル
ホールド手段とを含み、前記第１駆動手段の各々に供給
される映像信号の位相を調節する第１位相調節手段、及
び前記第２駆動手段に供給される第２位相調節手段を備
えた画素同期装置。
【請求項４】画素を配列した表示手段と、ディジタル
映像信号及びクロック信号を受け、前記ディジタル映像
信号をディジタル信号からアナログ信号に変換するＤ／
Ａ変換手段と、前記Ｄ／Ａ変換手段からのアナログ映像
信号に応答して前記表示手段を駆動する複数の駆動手段
とを備え、前記駆動手段の各々は前記クロック信号に応
答して、前記表示手段の所定方向に並ぶ画素のそれぞれ
に応答して前記映像信号をサンプリングするためのサン
プリングパルス信号を発生させるパルス発生手段と、前
記サンプリングパルス信号に応答して、前記映像信号の
サンプルホールドを前記表示手段の前記所定方向に並ぶ
画素のそれぞれに対応して行い、そのホールド値を前記
表示手段に供給するサンプルホールド手段とを含み、前
記Ｄ／Ａ変換手段に供給されるクロック信号の位相を調
節する位相調節手段を備えた画素同期装置。
【請求項５】赤色信号用の画素を配列した第１表示手
段と、青色信号用の画素を配列した第２表示手段と、緑
色信号用の画素を配列した第３表示手段と、ディジタル
赤色映像信号及びクロック信号を受け、前記ディジタル
赤色映像信号をディジタル信号からアナログ信号に変換
する第１Ｄ／Ａ変換手段と、ディジタル青色映像信号及
びクロック信号を受け、前記ディジタル青色映像信号を
ディジタル信号からアナログ信号に変換する第２Ｄ／Ａ
変換手段と、ディジタル緑色映像信号及びクロック信号
を受け、前記ディジタル緑色映像信号をディジタル信号
からアナログ信号に変換する第３Ｄ／Ａ変換手段と、前
記第１Ｄ／Ａ変換手段からのアナログ赤色映像信号に応
答して前記第１表示手段を駆動する赤色信号用第１駆動
手段、及び赤色信号用第２駆動手段と、前記第２Ｄ／Ａ
変換手段からのアナログ青色映像信号に応答して前記第
２表示手段を駆動する青色信号用第１駆動手段、及び青
色信号用第２駆動手段と、前記第３Ｄ／Ａ変換手段から
のアナログ緑色映像信号に応答して前記第３表示手段を
駆動する緑色信号用第１駆動手段、及び緑色信号用第２
駆動手段とを備え、前記第１、及び第２駆動手段の各々
は前記クロック信号に応答して、前記表示手段の各々の
所定方向に並ぶ画素のそれぞれに応答して、前記映像信
号をサンプリングするためのサンプリングパルス信号を
発生させるパルス発生手段と、前記サンプリングパルス
信号に応答して、前記映像信号のサンプルホールドを前
記表示手段の前記所定方向に並ぶ画素のそれぞれに対応
して行い、そのホールド値を前記表示手段に供給するサ
ンプルホールド手段とを含み、前記第１駆動手段の各々
に供給される映像信号の位相を調節する第１位相調節手
段、及び前記第２駆動手段に供給される第２位相調節手
段を備えた画素同期装置。