JP2000253277A - 輝度むら補正回路 - Google Patents
輝度むら補正回路Info
- Publication number
- JP2000253277A JP2000253277A JP4761599A JP4761599A JP2000253277A JP 2000253277 A JP2000253277 A JP 2000253277A JP 4761599 A JP4761599 A JP 4761599A JP 4761599 A JP4761599 A JP 4761599A JP 2000253277 A JP2000253277 A JP 2000253277A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- luminance
- coefficient
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Picture Signal Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 液晶モジュール等で画像を表示する際、入力
映像信号の階調性を失うことなく輝度むら補正を行う。 【解決手段】 タイミング発生回路７からの制御信号に
より、乗算回路３で入力信号と乗算する係数を切り替
え、ビット圧縮回路８によりビット圧縮を行うことで入
力信号の階調性を失うこと無く輝度むら補正が行える構
成とした。
映像信号の階調性を失うことなく輝度むら補正を行う。 【解決手段】 タイミング発生回路７からの制御信号に
より、乗算回路３で入力信号と乗算する係数を切り替
え、ビット圧縮回路８によりビット圧縮を行うことで入
力信号の階調性を失うこと無く輝度むら補正が行える構
成とした。
Description
【０００１】
【発明の属する技術分野】本発明は、画像表示機器にお
ける輝度むらを補正する回路に関するものである。
ける輝度むらを補正する回路に関するものである。
【０００２】
【従来の技術】従来の画像表示機器の輝度むらを補正回
路は、特開平５−６４１１０号公報に示すように、ＬＵ
Ｔ（ルックアップテーブル）と呼ばれるメモリを使い、
入力デジタル信号をアドレス回路で作成されたアドレス
制御信号により変換して出力信号を作成して行ってい
た。例えば輝度の高い領域では入力信号が６ｂｉｔの場
合Ｍａｘの入力６３が入力されたときに出力を例えば５
５に変換して出力するといった方法である。
路は、特開平５−６４１１０号公報に示すように、ＬＵ
Ｔ（ルックアップテーブル）と呼ばれるメモリを使い、
入力デジタル信号をアドレス回路で作成されたアドレス
制御信号により変換して出力信号を作成して行ってい
た。例えば輝度の高い領域では入力信号が６ｂｉｔの場
合Ｍａｘの入力６３が入力されたときに出力を例えば５
５に変換して出力するといった方法である。
【０００３】
【発明が解決しようとする課題】このように、ＬＵＴを
用いて輝度むらを補正する方法では画像の階調性が欠落
するという欠点があり画像品位の劣化が生じる等の問題
があった。
用いて輝度むらを補正する方法では画像の階調性が欠落
するという欠点があり画像品位の劣化が生じる等の問題
があった。
【０００４】本発明は前記課題に鑑み、乗算器とビット
圧縮回路を有し、輝度むら補正を画像の階調性を失うこ
となく行うことを特徴とする輝度むら補正装置を提供す
るものである。
圧縮回路を有し、輝度むら補正を画像の階調性を失うこ
となく行うことを特徴とする輝度むら補正装置を提供す
るものである。
【０００５】
【課題を解決するための手段】映像信号処理回路と前記
映像信号処理回路からのアナログ信号をデジタル信号に
変換するＡＤ変換器と同期信号処理回路と前記同期信号
処理回路から出力される同期信号からアドレスを指定す
るタイミング信号を作成するタイミング発生回路と、複
数の任意のデジタル係数信号を出力する係数発生回路と
前記タイミング発生回路からの制御信号により出力を切
り替えるセレクタと前記ＡＤ変換器からのデジタル信号
と前記セレクタからのデジタル信号とを乗算する乗算回
路と、前記乗算回路からのデジタル信号をビット圧縮を
行うビット圧縮回路を有し、液晶モジュール等の画像表
示デバイスに画像を表示する際に入力映像信号の階調性
を失うことなく品位の良い画像を提供することが出来る
ことを特徴とするものである。
映像信号処理回路からのアナログ信号をデジタル信号に
変換するＡＤ変換器と同期信号処理回路と前記同期信号
処理回路から出力される同期信号からアドレスを指定す
るタイミング信号を作成するタイミング発生回路と、複
数の任意のデジタル係数信号を出力する係数発生回路と
前記タイミング発生回路からの制御信号により出力を切
り替えるセレクタと前記ＡＤ変換器からのデジタル信号
と前記セレクタからのデジタル信号とを乗算する乗算回
路と、前記乗算回路からのデジタル信号をビット圧縮を
行うビット圧縮回路を有し、液晶モジュール等の画像表
示デバイスに画像を表示する際に入力映像信号の階調性
を失うことなく品位の良い画像を提供することが出来る
ことを特徴とするものである。
【０００６】
【発明の実施の形態】本発明における第１の発明の輝度
むら補正回路は、映像信号処理回路と前記映像信号処理
回路からのアナログ信号をデジタル信号に変換するＡＤ
変換器と同期信号処理回路と前記同期信号処理回路から
出力される同期信号からアドレスを指定するタイミング
信号を作成するタイミング発生回路と、複数の任意のデ
ジタル係数信号を出力する係数発生回路と前記タイミン
グ発生回路からの制御信号により出力を切り替えるセレ
クタと前記ＡＤ変換器からのデジタル信号と前記セレク
タからのデジタル信号とを乗算する乗算回路と、前記乗
算回路からのデジタル信号をビット圧縮を行うビット圧
縮回路を有し、液晶モジュール等の画像表示デバイスに
画像を表示する際に入力映像信号の階調性を失うことな
く品位の良い画像を提供することが出来ることを特徴と
するものである。以下に、本発明の一実施の形態につい
て、図１〜図４を用いて説明する。
むら補正回路は、映像信号処理回路と前記映像信号処理
回路からのアナログ信号をデジタル信号に変換するＡＤ
変換器と同期信号処理回路と前記同期信号処理回路から
出力される同期信号からアドレスを指定するタイミング
信号を作成するタイミング発生回路と、複数の任意のデ
ジタル係数信号を出力する係数発生回路と前記タイミン
グ発生回路からの制御信号により出力を切り替えるセレ
クタと前記ＡＤ変換器からのデジタル信号と前記セレク
タからのデジタル信号とを乗算する乗算回路と、前記乗
算回路からのデジタル信号をビット圧縮を行うビット圧
縮回路を有し、液晶モジュール等の画像表示デバイスに
画像を表示する際に入力映像信号の階調性を失うことな
く品位の良い画像を提供することが出来ることを特徴と
するものである。以下に、本発明の一実施の形態につい
て、図１〜図４を用いて説明する。
【０００７】（実施の形態１）図１は本発明の実施の形
態１における輝度むら補正回路のブロック構成図を示
す。図１において、符号１は映像信号処理回路、２はＡ
Ｄ変換器、３は乗算器、４は係数発生回路、５はセレク
タ、６は同期信号処理回路、７はタイミング発生回路、
８はビット圧縮回路、９は液晶モジュールである。
態１における輝度むら補正回路のブロック構成図を示
す。図１において、符号１は映像信号処理回路、２はＡ
Ｄ変換器、３は乗算器、４は係数発生回路、５はセレク
タ、６は同期信号処理回路、７はタイミング発生回路、
８はビット圧縮回路、９は液晶モジュールである。
【０００８】かかる構成の動作について説明する。一般
に画像を表示する液晶表示デバイス、液晶モジュールは
パネルの背面、あるいはパネルの両側面に蛍光管を配置
しその発光によって画像を表示する。以下バックライト
と記す。バックライトの方式は種々あるが近年の液晶表
示モジュールは薄型化が望まれており前記した液晶モジ
ュールの両側面に蛍光管を配する方式が主力となってい
る。図２に一例を示す。
に画像を表示する液晶表示デバイス、液晶モジュールは
パネルの背面、あるいはパネルの両側面に蛍光管を配置
しその発光によって画像を表示する。以下バックライト
と記す。バックライトの方式は種々あるが近年の液晶表
示モジュールは薄型化が望まれており前記した液晶モジ
ュールの両側面に蛍光管を配する方式が主力となってい
る。図２に一例を示す。
【０００９】この方式では液晶パネルの両側面（本例で
は上下）に蛍光管１０を数本配置する。液晶パネル１１
の後面には両側面に配された蛍光管の光をまんべんなく
液晶パネルにあてるために光を散乱させる導光板１２が
配されている。しかし、導光板が入っていても液晶パネ
ルの位置により輝度むらが発生してしまうのは防げな
い。つまり、蛍光間に近い部分では輝度が高く、蛍光間
から離れた部分では輝度が暗くなるという液晶モジュー
ルも存在する。勿論、液晶モジュールによっては輝度む
らの傾向がことなるものも存在する。液晶パネル等の画
像を表示する装置はデジタルデバイスであり入力信号と
してデジタル化された映像信号、水平同期信号、垂直同
期信号を必要とする。
は上下）に蛍光管１０を数本配置する。液晶パネル１１
の後面には両側面に配された蛍光管の光をまんべんなく
液晶パネルにあてるために光を散乱させる導光板１２が
配されている。しかし、導光板が入っていても液晶パネ
ルの位置により輝度むらが発生してしまうのは防げな
い。つまり、蛍光間に近い部分では輝度が高く、蛍光間
から離れた部分では輝度が暗くなるという液晶モジュー
ルも存在する。勿論、液晶モジュールによっては輝度む
らの傾向がことなるものも存在する。液晶パネル等の画
像を表示する装置はデジタルデバイスであり入力信号と
してデジタル化された映像信号、水平同期信号、垂直同
期信号を必要とする。
【００１０】映像信号処理回路１では入力された映像信
号の黒レベル、振幅を後段のＡＤ変換器２の入力ダイナ
ミックレンジにあうように調整を行う。ＡＤ変換器２に
より入力アナログ映像信号は例えば８ｂｉｔのデジタル
映像信号として出力される。同期信号処理回路６におい
て水平同期信号、垂直同期信号の作成が行われタイミン
グ発生回路ではＰＬＬ（位相比較回路）ＶＣＯ回路、カ
ウンター回路等で構成され、液晶モジュール８の駆動用
の水平同期信号、垂直同期信号や前記ＡＤ変換器のサン
プリングクロック信号等を出力する。
号の黒レベル、振幅を後段のＡＤ変換器２の入力ダイナ
ミックレンジにあうように調整を行う。ＡＤ変換器２に
より入力アナログ映像信号は例えば８ｂｉｔのデジタル
映像信号として出力される。同期信号処理回路６におい
て水平同期信号、垂直同期信号の作成が行われタイミン
グ発生回路ではＰＬＬ（位相比較回路）ＶＣＯ回路、カ
ウンター回路等で構成され、液晶モジュール８の駆動用
の水平同期信号、垂直同期信号や前記ＡＤ変換器のサン
プリングクロック信号等を出力する。
【００１１】一般には、上述したデジタル映像信号、水
平同期信号、垂直同期信号により液晶モジュール８は画
像を表示することが可能となる。ここで、上記した輝度
むらを補正する仕組みについて説明する。例えば図２に
示した液晶パネル上に垂直方向に輝度むらがある場合の
輝度特性を図３（ａ）に示す。蛍光管に近い場所の輝度
を１とした時に、蛍光管から離れた位置の相対輝度が
０．７５だったとして説明する。
平同期信号、垂直同期信号により液晶モジュール８は画
像を表示することが可能となる。ここで、上記した輝度
むらを補正する仕組みについて説明する。例えば図２に
示した液晶パネル上に垂直方向に輝度むらがある場合の
輝度特性を図３（ａ）に示す。蛍光管に近い場所の輝度
を１とした時に、蛍光管から離れた位置の相対輝度が
０．７５だったとして説明する。
【００１２】タイミング発生回路７において入力された
水平同期信号垂直同期信号から垂直方向の位置を指定す
るタイミング信号を発生する。例としてはＰＬＬ回路、
カウンター回路からなり垂直ライン数により垂直方向位
置を指定しセレクター５を切り替える。本例では簡単化
のために図３（ｂ）にあるように輝度が１である点と輝
度が０．７５であるラインに着目してＸＧＡ信号（垂直
ライン数７６８ライン）を表示する場合で説明する。
水平同期信号垂直同期信号から垂直方向の位置を指定す
るタイミング信号を発生する。例としてはＰＬＬ回路、
カウンター回路からなり垂直ライン数により垂直方向位
置を指定しセレクター５を切り替える。本例では簡単化
のために図３（ｂ）にあるように輝度が１である点と輝
度が０．７５であるラインに着目してＸＧＡ信号（垂直
ライン数７６８ライン）を表示する場合で説明する。
【００１３】輝度が１である部分は垂直方向の位置が１
ライン、７６８ラインである。このラインのときには係
数発生回路４で０．７５を発生しセレクタ５で１ライ
ン、７６８ラインのタイミングで切り替えられ乗算回路
３へ入力される。デジタルデータとしては例えば３ｂｉ
ｔで表す。つまり、整数部を１ｂｉｔ、小数部を２ｂｉ
ｔとすると１は１００、０．７５は０１１となる。乗算
回路３により前記ＡＤ変換器２からのデジタル映像信号
データと乗算されて出力される。つまり、り輝度の高い
位置（ライン）ではデジタルデータに０．７５が乗算さ
れる。
ライン、７６８ラインである。このラインのときには係
数発生回路４で０．７５を発生しセレクタ５で１ライ
ン、７６８ラインのタイミングで切り替えられ乗算回路
３へ入力される。デジタルデータとしては例えば３ｂｉ
ｔで表す。つまり、整数部を１ｂｉｔ、小数部を２ｂｉ
ｔとすると１は１００、０．７５は０１１となる。乗算
回路３により前記ＡＤ変換器２からのデジタル映像信号
データと乗算されて出力される。つまり、り輝度の高い
位置（ライン）ではデジタルデータに０．７５が乗算さ
れる。
【００１４】例えば、入力信号が８ｂｉｔとすると最大
信号２５５＝１１１１１１１１と０．７５＝０１１が乗
算されて１９１．２５＝１０１１１１１１０１が出力さ
れる。次に、相対輝度が０．７５である部分は垂直方向
の位置が３８４ラインである。このラインのときには係
数発生回路４で１．００を発生しセレクタ５で３８４ラ
インのタイミングで切り替えられ乗算回路３へ入力され
る。つまり、輝度の低い位置（ライン）ではデジタルデ
ータに１．００が乗算される。最大信号２５５＝１１１
１１１１１と１．００＝１００が乗算されてそのまま２
５５＝１１１１１１１１００が出力される。
信号２５５＝１１１１１１１１と０．７５＝０１１が乗
算されて１９１．２５＝１０１１１１１１０１が出力さ
れる。次に、相対輝度が０．７５である部分は垂直方向
の位置が３８４ラインである。このラインのときには係
数発生回路４で１．００を発生しセレクタ５で３８４ラ
インのタイミングで切り替えられ乗算回路３へ入力され
る。つまり、輝度の低い位置（ライン）ではデジタルデ
ータに１．００が乗算される。最大信号２５５＝１１１
１１１１１と１．００＝１００が乗算されてそのまま２
５５＝１１１１１１１１００が出力される。
【００１５】以上の様に、ライン数により係数を切り替
えることで出力デジタル信号を変換することができる。
この変換をすべてのラインで行うことで図３（ｂ）に示
すように輝度が垂直方向の位置によらず一定になり輝度
むらを補正できる。タイミング発生回路を工夫すること
で様々な液晶パネルがもつ輝度むらを補正できることは
言うまでもない。例としては垂直同期信号のみでなく水
平同期信号よりタイミングパルスを発生し係数を切り替
えることで水平方向の輝度むらを補正することも可能で
ある。
えることで出力デジタル信号を変換することができる。
この変換をすべてのラインで行うことで図３（ｂ）に示
すように輝度が垂直方向の位置によらず一定になり輝度
むらを補正できる。タイミング発生回路を工夫すること
で様々な液晶パネルがもつ輝度むらを補正できることは
言うまでもない。例としては垂直同期信号のみでなく水
平同期信号よりタイミングパルスを発生し係数を切り替
えることで水平方向の輝度むらを補正することも可能で
ある。
【００１６】乗算回路からの出力デジタル信号をビット
圧縮回路８に入力してビット圧縮を行ってから液晶モジ
ュール９へ入力する。ビット圧縮回路８の１例を図５に
示す。１３は加算器で１４はフリップフロップ回路を用
いた遅延回路であり入力ＣＬＫ分遅れた信号を出力す
る。フリップフロップ回路１４からの出力信号はこの例
では下位４ｂｉｔを前記加算回路１３にフィードバック
している。こうすることにより入力の１０ｂｉｔ信号は
出力の６ｂｉｔ信号に圧縮される。かかる構成により入
力信号の階調を失うことなく画像表示ができる効果につ
いて説明する。
圧縮回路８に入力してビット圧縮を行ってから液晶モジ
ュール９へ入力する。ビット圧縮回路８の１例を図５に
示す。１３は加算器で１４はフリップフロップ回路を用
いた遅延回路であり入力ＣＬＫ分遅れた信号を出力す
る。フリップフロップ回路１４からの出力信号はこの例
では下位４ｂｉｔを前記加算回路１３にフィードバック
している。こうすることにより入力の１０ｂｉｔ信号は
出力の６ｂｉｔ信号に圧縮される。かかる構成により入
力信号の階調を失うことなく画像表示ができる効果につ
いて説明する。
【００１７】例えば、上記例において１ライン目の０．
７５が乗算された信号は入力信号が０００００００１
（＝１１０進）のときは乗算回路３からの出力信号は０
０００００００１１となる。この信号がビット圧縮回路
８により１０ｂｉｔから６ｂｉｔに圧縮されどのように
出力されるかを以下に説明する。下位４ｂｉｔが次のデ
ータに加算されることより１ＣＬＫ毎に ００００００００１１ ０００００００１００ ０００００００１１１ ００００００１０１０ ００００００１１０１ ０００００１００００ ・ ・ ・ を繰り返す。つまりビット圧縮をおこなうことで４８Ｃ
ＬＫ中で９回パネルの最下位ｂｉｔに信号が出現する。
これを平均すると９／４８＝３／１６＝０．１８７５と
なる。次に、入力信号が００００００１０（＝２１０
進）のときは乗算回路３からの出力信号は００００００
１１０となる。同様に計算すると ０００００００１１０ ００００００１１００ ０００００１００１０ ００００００１０００ ００００００１１１０ ０００００１０１００ ００００００１０１０ ０００００１００００ ・ ・ ・ を繰り返す。つまりビット圧縮をおこなうことで１６Ｃ
ＬＫ中で３回パネルの最下位ｂｉｔに信号が出現する。
つまり６／１６＝０．３７５となる。
７５が乗算された信号は入力信号が０００００００１
（＝１１０進）のときは乗算回路３からの出力信号は０
０００００００１１となる。この信号がビット圧縮回路
８により１０ｂｉｔから６ｂｉｔに圧縮されどのように
出力されるかを以下に説明する。下位４ｂｉｔが次のデ
ータに加算されることより１ＣＬＫ毎に ００００００００１１ ０００００００１００ ０００００００１１１ ００００００１０１０ ００００００１１０１ ０００００１００００ ・ ・ ・ を繰り返す。つまりビット圧縮をおこなうことで４８Ｃ
ＬＫ中で９回パネルの最下位ｂｉｔに信号が出現する。
これを平均すると９／４８＝３／１６＝０．１８７５と
なる。次に、入力信号が００００００１０（＝２１０
進）のときは乗算回路３からの出力信号は００００００
１１０となる。同様に計算すると ０００００００１１０ ００００００１１００ ０００００１００１０ ００００００１０００ ００００００１１１０ ０００００１０１００ ００００００１０１０ ０００００１００００ ・ ・ ・ を繰り返す。つまりビット圧縮をおこなうことで１６Ｃ
ＬＫ中で３回パネルの最下位ｂｉｔに信号が出現する。
つまり６／１６＝０．３７５となる。
【００１８】次に、入力信号が１１１１１１１１（＝２
５５１０進）のときは乗算回路３からの出力信号は１０
１１１１１１０１となる。同様に計算すると １０１１１１１１０１ １１００００１０１０ １１０００００１１１ １１０００００１００ １１０００００００１ １０１１１１１１１０ １１００００１０１１ １１００００１０００ １１０００００１０１ １１００００００１０ １０１１１１１１１１ １１００００１１００ １１００００１００１ １１０００００１１０ １１００００００１１ １１００００００００ ・ ・ ・ を繰り返す。平均すると４７．８１２５となる。
５５１０進）のときは乗算回路３からの出力信号は１０
１１１１１１０１となる。同様に計算すると １０１１１１１１０１ １１００００１０１０ １１０００００１１１ １１０００００１００ １１０００００００１ １０１１１１１１１０ １１００００１０１１ １１００００１０００ １１０００００１０１ １１００００００１０ １０１１１１１１１１ １１００００１１００ １１００００１００１ １１０００００１１０ １１００００００１１ １１００００００００ ・ ・ ・ を繰り返す。平均すると４７．８１２５となる。
【００１９】このように１０ｂｉｔデータはビット圧縮
回路８により変換されて出力される。上記例よりわかる
ように入力の８ｂｉｔデータは６ｂｉｔになるが入力映
像信号の階調性は失うことなく液晶モジュールで表示さ
れる。
回路８により変換されて出力される。上記例よりわかる
ように入力の８ｂｉｔデータは６ｂｉｔになるが入力映
像信号の階調性は失うことなく液晶モジュールで表示さ
れる。
【００２０】ビット圧縮回路の１例を説明したがＦＲＣ
（フレームレートコントロール）と呼ばれる垂直フレー
ム方向への圧縮等を用いても同様の効果が得られる。ま
た、係数発生回路４の係数値のｂｉｔ数を増やすことで
より精度の高い輝度むら補正が可能であるが単にｂｉｔ
数を増やすことだけであり実施例から簡単に拡張が可能
である。
（フレームレートコントロール）と呼ばれる垂直フレー
ム方向への圧縮等を用いても同様の効果が得られる。ま
た、係数発生回路４の係数値のｂｉｔ数を増やすことで
より精度の高い輝度むら補正が可能であるが単にｂｉｔ
数を増やすことだけであり実施例から簡単に拡張が可能
である。
【発明の効果】以上のように、本発明の輝度むら補正回
路によれば、タイミング発生回路と乗算回路、ビット圧
縮回路を組みあわせることで液晶モジュール等で入力信
号の階調性を失うことなく輝度むら補正が可能となる。
路によれば、タイミング発生回路と乗算回路、ビット圧
縮回路を組みあわせることで液晶モジュール等で入力信
号の階調性を失うことなく輝度むら補正が可能となる。
【図１】本発明の実施の形態１における輝度むら補正回
路のブロック構成図
路のブロック構成図
【図２】液晶モジュールの構成例の図
【図３】本発明の実施の形態１における輝度むら補正の
グラフ
グラフ
【図４】ビット圧縮回路の１例の図
１ 映像信号処理回路 ２ ＡＤ変換器 ３ 乗算回路 ４ 係数発生回路 ５ セレクタ ６ 同期信号処理回路 ７ タイミング発生回路 ８ ビット圧縮回路 ９ 液晶モジュール １０ 蛍光管 １１ 液晶パネル １２ 導光板 １３ 加算器 １４ フリップフロップ回路
フロントページの続き Ｆターム(参考） 2H093 NC21 NC24 NC49 ND06 ND09 ND60 5C006 AA01 AA11 AB01 AF42 AF46 AF54 AF71 AF81 BB11 BF06 BF24 BF28 FA22 5C021 PA26 PA28 PA62 PA67 PA80 PA85 PA87 RB03 SA02 SA03 XA67 YC09 5C058 AA06 AB03 BA06 BB08 BB10 BB14 BB25 5C080 AA10 BB05 DD05 EE29 FF09 GG08 JJ02 JJ05 JJ06
Claims (2)
- 【請求項１】 画像表示機器において画像の輝度むら補
正を乗算器とビット圧縮回路を用いて、画像の階調性を
失うことなく行うことができることを特徴とする輝度む
ら補正回路。 - 【請求項２】 映像信号処理回路と前記映像信号処理回
路からのアナログ信号をデジタル信号に変換するＡＤ変
換器と同期信号処理回路と前記同期信号処理回路から出
力される同期信号からアドレスを指定するタイミング信
号を作成するタイミング発生回路と、複数の任意のデジ
タル係数信号を出力する係数発生回路と前記タイミング
発生回路からの制御信号により出力を切り替えるセレク
タと前記ＡＤ変換器からのデジタル信号と前記セレクタ
からのデジタル信号とを乗算する乗算回路と、前記乗算
回路からのデジタル信号をビット圧縮を行うビット圧縮
回路を有し、液晶モジュール等の画像表示デバイスに画
像を表示する際に入力映像信号の階調性を失うことなく
品位の良い画像を提供することが出来ることを特徴とす
る輝度むら補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4761599A JP2000253277A (ja) | 1999-02-25 | 1999-02-25 | 輝度むら補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4761599A JP2000253277A (ja) | 1999-02-25 | 1999-02-25 | 輝度むら補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000253277A true JP2000253277A (ja) | 2000-09-14 |
Family
ID=12780141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4761599A Pending JP2000253277A (ja) | 1999-02-25 | 1999-02-25 | 輝度むら補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000253277A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005196087A (ja) * | 2004-01-09 | 2005-07-21 | Toshiba Corp | 映像表示装置および映像表示方法 |
| CN109166511A (zh) * | 2018-09-03 | 2019-01-08 | 深圳市华星光电技术有限公司 | 显示装置补偿表压缩方法 |
| CN106257573B (zh) * | 2015-06-22 | 2020-12-04 | 三星显示有限公司 | 劣化补偿器 |
-
1999
- 1999-02-25 JP JP4761599A patent/JP2000253277A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005196087A (ja) * | 2004-01-09 | 2005-07-21 | Toshiba Corp | 映像表示装置および映像表示方法 |
| CN106257573B (zh) * | 2015-06-22 | 2020-12-04 | 三星显示有限公司 | 劣化补偿器 |
| CN109166511A (zh) * | 2018-09-03 | 2019-01-08 | 深圳市华星光电技术有限公司 | 显示装置补偿表压缩方法 |
| CN109166511B (zh) * | 2018-09-03 | 2021-07-20 | Tcl华星光电技术有限公司 | 显示装置补偿表压缩方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101301770B1 (ko) | 액정표시장치와 그 디밍 제어방법 | |
| US7499199B2 (en) | Image processing circuit, image display apparatus, and image processing method | |
| JP4918007B2 (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| US7859499B2 (en) | Display apparatus | |
| EP1858257B1 (en) | Display device, contrast adjusting method and contrast adjusting program | |
| US7148868B2 (en) | Liquid crystal display | |
| US8446356B2 (en) | Display device | |
| US20100328336A1 (en) | Liquid Crystal Display Wall and Method for Controlling the Same | |
| JP2000284773A (ja) | 画像表示装置 | |
| WO2007018219A1 (ja) | 表示装置の駆動制御装置、表示方法、表示装置、表示モニター、テレビジョン受像機 | |
| MY141565A (en) | Color non-uniformity correction for lcos | |
| WO2008036689A2 (en) | Frame rate control method and system | |
| WO2006098244A1 (ja) | 画像表示装置、画像表示モニタ、およびテレビジョン受像機 | |
| KR100877915B1 (ko) | 표시 장치, 표시 모니터, 및 텔레비전 수상기 | |
| US8519928B2 (en) | Method and system for frame insertion in a digital display system | |
| JP2008015123A (ja) | 表示装置およびその駆動方法 | |
| JP2005309326A (ja) | 液晶表示装置 | |
| JP5267496B2 (ja) | 液晶表示装置およびこれに用いる映像表示方法 | |
| JP2000253277A (ja) | 輝度むら補正回路 | |
| JP2002108298A (ja) | デジタル信号処理回路およびその処理方法、並びに表示装置、液晶表示装置および液晶プロジェクタ | |
| JP2004245896A (ja) | 映像表示装置 | |
| KR100403698B1 (ko) | 다계조 화상 표시 방법 및 그 장치 | |
| KR20080002579A (ko) | 액정 표시 장치 | |
| JP2006350009A (ja) | 表示装置、液晶表示装置、データ処理方法及びプログラム | |
| JP2004246118A (ja) | 液晶表示装置 |