JP2005196087A - 映像表示装置および映像表示方法 - Google Patents

Abstract

【課題】ディスプレイの輝度低下、コントラスト低下といった問題を伴うことなく、輝度バラツキを補正する映像表示装置を提供する。
【解決手段】Ａ／Ｄ変換器１１は映像信号をＮビットからなるデジタル映像信号に変換して出力する。補正値メモリ１４ａはディスプレイ１７における表示画素間の較差を補正するためのＭビットからなる補正データを記憶する。乗算器１２はＡ／Ｄ変換器１１から出力されたＮビットからなる映像信号と、補正値メモリ１４ａに記憶されたＭビットからなる補正データとを乗算し、ディスプレイ１７における表示画素間の較差が補正されたＬビットからなる映像信号を出力する。
【選択図】 図１

Description

この発明は映像表示装置に係り、特に平面ディスプレイ等において生じる画素毎の輝度バラツキを補正する映像表示装置に関する。

複数の発光素子を有する映像表示装置においては、各発光素子間の輝度特性のバラツキによって、輝度むら、色むらなどが発生するという問題があった。この問題を解決するために、以下に示す特許文献１が提案されている。

下記文献では、表示装置に表示された映像を撮像し、該映像信号をＡ／Ｄ変換し、更に補正情報に加工し、該補正情報を不揮発性メモリに書き込み、この書き込まれた補正情報を用いて前記表示装置に表示される映像信号が補正されるようにしている。
特開２００１−７５５４２号公報

各発光素子間の輝度特性のバラツキを上記特許文献１のような技術を用いて補正すると、ディスプレイの輝度バラツキが抑えられる反面、輝度低下、コントラスト低下といった問題が発生する。特にディスプレイの輝度バラツキの程度が大きい場合等は、輝度低下、コントラスト低下の問題は深刻である。

この発明は、ディスプレイの輝度低下、コントラスト低下といった問題を考慮して輝度のバラツキ補正を行う映像表示装置を提供することを目的としている。

上記した課題を解決するために、本発明は、複数の画素で構成される映像表示手段に、映像信号に基づく映像を表示する映像表示装置において、
前記映像信号をＮビット（Ｎは整数）からなるデジタル映像信号に変換して出力する映像信号変換手段と、前記映像表示手段における各表示画素間の輝度較差を補正するため、発光輝度が所定の閾値を超える画素に対しＭビット（Ｍは整数）からなる補正データを生成して記憶する補正データ記憶手段と、前記映像信号変換手段から出力された前記Ｎビットからなる映像信号および、前記補正データ記憶手段に記憶された前記Ｍビットからなる補正データに基づいて、前記映像表示手段における表示画素間の較差が補正されたＬビット（Ｌは整数）からなる映像信号を出力する映像信号出力手段とを備えることを特徴とする。

また、本発明は、複数の画素で構成される映像表示手段に、映像信号に基づく映像を表示する映像表示装置において、
前記映像信号をＮビット（Ｎは整数）からなるデジタル映像信号に変換して出力する映像信号変換手段と、前記映像表示手段における各表示画素間の輝度較差を補正するため、発光輝度が所定の閾値を超える画素に対しＭビット（Ｍは整数）からなる補正データを生成して記憶する補正データ記憶手段と、前記補正データ記憶手段に記憶された補正データが入力され、該補正データをＭビット（Ｍは整数）からなる補間データに補間するデータ補間手段と、前記映像信号変換手段から出力されたＮビットからなる映像信号および、前記データ補間手段から出力されたＭビットからなる補正データに基づいて、前記映像表示手段における表示画素間の較差が補正されたＬビット（Ｌは整数）からなる映像信号を出力する映像信号出力手段とを備えることを特徴とする。

ディスプレイの輝度低下、コントラスト低下といった問題を考慮して、輝度バラツキを補正することできる。

以下、図面を用いてこの発明に係る実施形態を説明する。

（実施例１）
図１は、この発明の第１の実施形態に係る映像表示装置を説明するブロック図である。図１において、符号１１はＡ／Ｄ変換器、符号１２は乗算器、符号１３は信号線駆動回路、符号１４ａは補正値メモリ、符号１５はアドレス発生回路、符号１６は走査線駆動回路、符号１７は平面ディスプレイである。尚、平面ディスプレイ１７としては、例えば、ＦＥＤ（フィールド・エミッション・ディスプレイ）、ＥＬ（エレクトロ・ルミネッセンス）、液晶、プラズマディスプレイなどが用いられ、この平面ディスプレイ１７には、以下に説明する処理を経た映像信号に基づいて映像が表示される。又、Ａ／Ｄ変換器１１はアナログ信号をデジタル信号に変換する変換器であり、半導体ＩＣ等で構成される。

図示しない放送受信装置（チューナ）により放送信号が受信されると、映像信号が復調される。この復調された映像信号は所定の処理により、アナログＲＧＢ形式の映像信号（アナログＲＧＢ映像信号）に変換され、Ａ／Ｄ変換器１１へ入力される。Ａ／Ｄ変換器１１は入力されたアナログＲＧＢ映像信号をＮビットからなるデジタル信号（データＡ）に変換して乗算器１２へ出力する。すなわち、Ａ／Ｄ変換器１１はアナログＲＧＢ映像信号をＮビットのデジタル信号（データＡ）に変換する映像信号変換処理手段である。

尚、上記映像信号変換処理手段にデジタルの形態の映像信号が入力されるように構成することも可能である。その場合は、入力されたデジタル信号をＮビットからなるデジタル信号（データＡ）に変換して出力する。

平面ディスプレイ１７の、各表示画素間の輝度のバラツキは撮像装置等により予め測定され、補正値メモリ１４ａには、平面ディスプレイ１７の、表示画素間の輝度のバラツキを補正するためのデータ（補正データ）が記憶される。補正値メモリ１４ａから出力されるデータＢはＭビットからなるデジタルデータである。

アドレス発生回路１５には、図示しないタイミング発生回路からクロック信号（ｃｌｏｃｋ）、水平同期信号（Ｈｓｙｎｃ）、垂直同期信号（Ｖｓｙｎｃ）が入力される。このｃｌｏｃｋ信号、Ｈｓｙｎｃ信号、ｌｓｙｎｃ信号に基づいて、アドレス発生回路１５は、アドレス信号ＡＤＲを出力する。このアドレス信号ＡＤＲは補正値メモリ１４ａに格納された補正値を読み出すためのアドレスであって、平面ディスプレイ１７上の表示画素のアドレスに対応する。補正値メモリ１４ａから読み出された補正値により、平面ディスプレイ１７上の対応する画素の映像データが補正される。

乗算器１２は、Ａ／Ｄ変換器１１から出力されたＮビットのデジタル信号（データＡ）と補正値メモリ１４ａから出力されたＭビットの補正データ（データＢ）を乗算し、Ｌビットを出力する。つまり乗算器１２は、平面ディスプレイにおける表示画素間の輝度特性の較差が補正されたＬビットのデジタル映像信号（データＣ）を出力する。乗算器１２から出力されたＬビットのデジタル映像信号（データＣ）は信号線駆動回路１３へ入力される。

信号線駆動回路１３は表示画素間の輝度特性の較差が補正された映像信号（データＣ）を受け、平面ディスプレイ１７に階調表示を行うための駆動電圧を供給する。走査線駆動回路１６は、１水平走査期間に１ラインずつ、画面上部から順にオン動作し、信号線駆動回路１３に入力された映像信号（データＣ）に応じて映像を表示する。

次に、補正データについて説明する。

図２は平面ディスプレイ１７における、一般的な画素毎の輝度のバラツキを、模式的に示す図である。

ここでは、同じ階調のＲＧＢの映像信号（所謂ラスタ白）を入力した時の平面ディスプレイ１７の輝度分布が、図２に示す分布を持っているものとする。即ち、横軸は輝度を示し、全画素の平均輝度を１．０として示している。また、縦軸は輝度ｘで点灯している平面ディスプレイ１７の画素数を示している。

平面ディスプレイ１７の輝度バラツキを均一にする方法としては、ラスタ白等の同じ階調のＲＧＢの映像信号を入力した時に輝度のバラツキが生じる場合、輝度の高い画素を輝度が低い画素と同じ輝度で表示されるように、データＡが補正される。すなわち、輝度が高い画素に対して階調を下げるための補正データ（データＢ）がＲＧＢ毎の映像データ（データＡ）に乗算される。

例えば、図２の例においては、輝度Ｌａ以上の画素が輝度Ｌａで表示されるように、輝度Ｌａ以上の画素に対して、階調を下げるための補正データをＲＧＢ毎の映像データに乗算することで補正を行うことができる。

一例としてＬ＝Ｍ＝Ｎ＝１０の場合を説明する。この場合、乗算器１２は１０ビットのデータＡと１０ビットのデータＢを乗算し、該乗算結果の上位１０ビットのデータＣを出力する。つまり乗算器１２は１０ビットのデータＡと１０ビットのデータＢとを乗算し、該乗算結果を２の１０乗（＝１０２４）で除算していることになる。

次に、この発明に係るより具体的な実施形態について図３を参照して説明する。図３実施形態では不揮発性メモリ１８及びデータ補完部２０が追加されている。

補正値メモリ１４ｂはＤＲＡＭ、ＳＲＡＭ等の半導体メモリで構成され、電源が供給されない場合（電源供給オフ）、内部に記憶されたデータを長時間保持することのできない揮発性のメモリである。不揮発性メモリ１６はＥＥＰＲＰＭ等の半導体メモリで構成され、内部に記憶されたデータを、電源が供給されない状態においても保持することができる。

補正値メモリ１４ｂへ電源が供給されているか、電源が供給されていないかは図示しないＣＰＵによって検出される。補正値メモリ１４ｂへの電源供給オフが図示しない操作部を介してユーザから指示された場合、ＣＰＵは補正値メモリ１４ｂから不揮発性メモリ１８へ、補正値メモリ１４ｂに記憶されている補正データを転送する。また、補正値メモリ１４ｂへの電源供給オンが指示された場合、ＣＰＵは不揮発性メモリ１８から補正値メモリ１４ｂへ、不揮発性メモリ１８に記憶されている補正データを転送する。

補正値メモリ１４ｂに記憶されているビット数がＰビットの補正データ（データＢ）はデータ補間部２０へ入力される。データ補間部２０では入力されたＰビットの補正データ（データＢ）をビット数がＰより大きなＭビットの補正データ（データＣ）に補間して出力する。データ補間部２０から出カされたＭビットの補正データ（データＣ）は乗算器１２に入力される。乗算器１２はＡ／Ｄ変換器１１からのＮビットデータ（データＡ）とデータ補完部２０からのＭビットデータ（データＣ）を乗算し、該乗算結果の上位ＬビットをデータＤとして出力する。

以下、データ補間部２０における補正データの補間処理について、より具体的に説明する。ここでは、データＡが１０ビット、データＢが４ビット、データＣが１０ビット、データＤが１０ビットの場合を例として説明する。不揮発性メモリ１８が格納している補正データは、データＢと同様に４ビットである。したがって、上記データＡの１０ビットに比べて、不揮発性メモリ１８は少ないビット数のデータを格納している。

図４は、補正データの補間処理を説明する図である。

補正値メモリ１４ｂから出力されるビット数が４ビットのデータＢは、図４（ａ）のように２進数ＹＹＹＹで表されるとする。図４（ｂ）のＹＹＹＹは、データ補間部２０へ入力されるビット数が４ビットのデータＢを示している。つまり図４（ｂ）は、データ補間部２０において、ビット数が４ビットのデータＢを、ビット数が１０ビットのデータに割り当てる処理を行った結果出力されるデータＣを示している。ここでは、データＢをデータＣの所定ビット（ｂ４〜ｂ７(bit)）に割り当て、所定ビット以外のビット（ｂ０〜ｂ３、ｂ８、ｂ９）を１としてビット数が１０のデータＣが作成される。

図１で説明したように、ビット数が１０ビットのデータＡと同様に、ビット数が１０ビットのデータＣが乗算器１２へ入力され、演算（乗算）され、平面ディスプレイ１７における表示画素間の輝度特性の較差が補正された、ビット数が１０ビットのデジタルデータである映像信号（データＤ）が出力される。具体的に乗算器１２は、上記演算（乗算）の演算結果の上位１０ビットをデータＤとして出力する。

ここで、データＡをＡ、データＣをＣ、データＤをＤとして上記演算について式を用いて説明すると、Ｄ＝Ａ×Ｃ／１０２４と表される。すなわち、データＡは、もとの入力映像信号（アナログＲＧＢ映像信号）をＡ／Ｄ変換したデータであるため、データＤはもとの入力映像信号（アナログＲＧＢ映像信号）に対してＣ／１０２４倍したものである（１０２４＝２の１０乗）。

また、この例では、補正値メモリ１４ｂから出力される補正データ（データＢ）が２進数で１変化すると、データ補間部２０から出力される補正データ（データＣ）は、１０進数で１６変化する。

つまり、補正データが十進法で”１”変化すると、もとの入力映像信号（アナログＲＧＢ映像信号）は、１６／１０２４≒０．０１６倍変化する。このことから、約１．６％刻みで補正を行うことができる。データＢは００００〜１１１０の１５パターンを有し、データＢ＝１１１１のとき入力映像信号がそのまま出力される。したがって、データ補間部２０から出力されるデータＣは、１１００００１１１１〜１１１１１１１１１１の値を取り得る。変化の最大値は、１６／１０２４×１５≒０．２３４である。したがって、約２３．４％の補正が可能である。

図４（ｂ）のＹＹＹＹで示される補正データの位置に応じて、補正範囲及び補正精度が決定する。例えば、補正データ（データＢ）をデータＣのｂ５〜ｂ８に割り当てると（左に１ビットシフトすると）、補正範囲は約２倍となるが、補正精度は約１／２倍となる。逆に、補正データを右に１ビットシフトすると、補正範囲は約１／２倍となるが、補正精度は約２倍になる。また、補正データのビット数を変更することで、補正の範囲または精度、あるいはその両方を変更することができる。従って、データＣの補間データにおける補正データの位置及びビット数は平面ディスプレイ１７の特性及び用途に応じて設定される。
本実施形態で必要とされる補正値メモリ１４の容量は、４（階調）×１２８０（横）×３（ＲＧＢ）ｘ７２０（縦）≒１１．１Ｍｂｉｔである。従来の映像表示装置のように、補正値メモリとして、データＡに合わせてビット数が１０ビットのメモリを使用すると、１０（階調）×１２８０×３×７２０≒２７．６Ｍｂｉｔの容量を必要とした。しかし、上記方法によれば、補正データのデータ量を小さくすることができるので、補正値メモリ１４は１１．１Ｍｂｉｔの容量が確保されれば充分となる。したがって従来に比べ、２７．６−１１．１＝約１６．５Ｍｂｉｔの容量を削減することができる。

また、装置の電源がオフされるとき、上記のように補正値メモリ１４ｂに記憶されている補正データ（データＢ）は、不揮発性メモリ１８へ保持される。このとき本実施例によれば、補正データ（データＢ）のデータ量を小さくすることができるので、不揮発性メモリ１８で使用されるメモリ容量も同様に削減することができる。

補正値メモリ１４ｂおよび不揮発性メモリ１８両者で使用されるメモリ容量の削減量を合計すると、上記から、約１６．５＋約１６．５＝約３３．０Ｍｂｉｔの容量を削減することができる。

（実施例２）
次に、この発明に係る第２の実施形態を説明する。 図５は、この発明に係る第２実施形態の構成を示すブロック図である。上記実施形態と同一の構成については同一の符号を付し、説明を省略する。

符号２１は、この第２実施形態に係るデータ補間部である。データ補間部２１は第２実施形態のデータ補間部２０に対して、補正ビット制御部が追加されている。

データ補間部（補正ビット制御部）２１は、第１の実施形態と同様に、補正値メモリ１４ｂから、平面ディスプレイにおける表示画素間の、特に輝度特性の較差を補正するための、Ｐビットの補正データを入力し、この補正データをＭビットのデータに補間して出力する。

第２実施形態に係るデータ補間部２１は、補正値メモリ１４ｂから出力されるＰビットの補正データを、Ｍビットのデータに”選択的に”補間する。すなわちデータ補間部２１は、Ｐビットの補正データを、Ｍビットのデータ（データＣ）の所定のビットに割り当て、補正データが割り当てられなかったビットを１として補間データを生成し、乗算器１２へ出力する。

以下、Ａ／Ｄ変換器１１から出力されるデータＡを１０ビット、補正値メモリ１４ｂから出力されるデータＢ（補正データ）を４ビット、データ補間部２１から出力されるデータＣ（補間データ）を１０ビット、乗算器１２から出力されるデータＤを１０ビットとして、補正データを補間データに選択的に補間する具体的な処理を説明する。

図６はこの発明の実施形態に係る、補正データの選択的な補間処理を説明する図である。

まず、ユーザによって、本映像表示装置の操作部（図示なし）を用いて、補正の粗さを設定するための補正モードが選択される。補正モードが選択されると、モードに応じた補正データを不揮発性メモリ１８から補正値メモリ１４ｂにロードする。

はじめに、補正範囲の大きい（粗い）補正を行うための補正モードが選択された場合について説明する。 図６（ａ）は、補正範囲の大きい補正モードが選択された場合の、補正データの補間の様子を説明する図である。

図６（ａ）の左側の２進数ＹＹＹＹは、データ補間部２１へ入力される、ビット数が４ビットのデータＢを示している。図６（ａ）の右側は、データ補間部２１から出力されるビット数が１０ビットのデータＣ１を示している。データＣ１はビット数が１０のデータｂ０〜ｂ９である。

ここでは、補正範囲の大きい補正モードが選択されているので、ビット数が４ビットの補正データをビット数が１０ビットのデータＣ１の、例えばｂ４〜ｂ７に割り当てる。そして、補正データＢが割り当てられなかったその他の６ビットを１とする。すると第２実施形態と同様に、データ補間部２１からデータＣ１（２進数の１１ＹＹＹＹ１１１１）が出力される。

データ補間部２１からのデータＣ１（１１ＹＹＹＹ１１１１）は、乗算器１２でＡ／Ｄ変換器１１から出力されたデジタル映像信号と乗算される。データＣ１のＹＹＹＹにより、デジタル映像信号に対して、約１，６％刻みで粗い補正を行うことができる。このとき、補正可能な範囲は最大で約２３．４％となる。

尚、ここでは補正範囲の大きい補正モードの例として、ビット数が４ビットの補正データを、ビット数が１０ビットのデータＣのｂ４〜ｂ７ビットに割り当てる例を説明した。しかし前述したように、これより大きいビット、例えばビット数が１０ビットのデータのｂ５〜ｂ８ビットまたはｂ６〜ｂ９ビット等に補正データＢを割り当てれば、さらに補正範囲が大きくなり、補正モードの選択肢の一つとして使用できる。

次に、補正範囲の小さい（細かい補正）を行うための補正モードが選択された場合について説明する。

図６（ｂ）は、補正範囲の小さい補正モードが選択された場合の、補正データの補間の様子を説明する図である。

図６（ｂ）左側の２進数ＹＹＹＹは、データ補間部（補正ビット制御部）２１へ入力される、ビット数が４ビットのデータＢを示している。図６（ｂ）の右側は、データ補間部２１から出力されるビット数が１０ビットのデータ（以下データＣ２）を示している。データＣ２はビット数が１０のデータｂ０〜ｂ９である。

ここでは、補正範囲の小さい補正モードが選択されているので、ビット数が４ビットの補正データＢ（２進数ＹＹＹＹ）をビット数が１０ビットのデータの、例えばｂ３〜ｂ６ピットに割り当てる。そして、補正データＢが割り当てられなかったその他の６ビットを１とする。すると、データ補間部２１からデータＣ２（２進数１１１ＹＹＹＹ１１１）が出力される。

データ補間部２１からデータＣ２（２進数１１１ＹＹＹＹ１１１）は、乗算器１２でＡ／Ｄ変換器１１から出力されたデジタル映像信号と乗算される。データＣ２は、補正値メモリのデータが１変化した場合、１０進数で８（＝２の３乗）ずつ変化することになる。ここで、８／１０２４≒０．００８（約０．８％）である。すなわち、デジタル映像信号（データＡ）に対して、約０．８％刻みで補正を行うことができる。データＢは００００〜１１１０の１５パターンを有し、データＢ＝１１１１のとき入力映像信号がそのまま出力される。したがって、データ補間部２０から出力されるデータＣ２は、１１１００００１１１〜１１１１１１１１１１の値を取り得る。 また、８／１０２４×１５≒０．１１７（約１１．７％）である。したがって、最大で、約１１．７％の補正が可能である。

尚、ここでは補正範囲の小さい補正モードの例として、ビット数が４ビットの補正データＢをビット数が１０ビットのデータのｂ３〜ｂ６ビットに割り当てる例を用いて説明した。しかし、前述したように、これより小さいビット、例えばビット数が１０ビットのデータのｂ２〜ｂ５ビット、ｂ１〜ｂ４ビット、ｂ０〜ｂ３ビット等に補正データＢを割り当てれば、さらに細かな補正ができ、補正モードの選択肢の一つとして使用できる。

ここで、補正範囲の大きい補正モード（データ補間部２１出力：データＣ１）および補正範囲の小さい補正モード（データ補間部２１出力：データＣ２）の出力データを比較してみる。

補正範囲の大きい補正モードが選択された場合（ここではデータＣ１を出力）は、約２３．４％と、広い輝度範囲を補正することができる。また、補正範囲の小さい補正モード（ここではデータＣ２を出力）は、約０．８％と、細かい刻みで補正を行うことができる。また、補正範囲の小さい補正モードの方が補正範囲の大きい補正モードより輝度の低下を抑えることができる。

（実施例３）
次に、この発明に係る第３実施形態を説明する。 図７は、第３の実施形態の概要を説明する図である。

この発明の、第３実施形態においては、平面ディスプレイ１７における表示画素間の較差を補正する補正データを、２種類以上の異なるビット数のデータに分けて記憶する。例えば、人間の目はディスプレイ１７の中心部の精度が高いことから、中央部分（１７ｂ）の情報量を多くしてビット数が６（第２のビット数）からなるデータとし、その周辺（１７ａ）をそれよりも情報量の少ないビット数が４（第２のビット数）からなるデータとして記憶する。

図８は、この発明に係る第３実施形態を説明するブロック図である。 上記説明した第１または第２実施形態と同一の構成については、同一の符号を付し、説明を省略する。

符号５４は、この発明の、第３の実施形態に係る補正値メモリである。補正データを記憶する補正値メモリ５４を、ビット数が４からなるデータを補正値メモリ１へ記憶し、ビット数が６からなるデータを補正値メモリ２へ記憶するように使用する。

補正値メモリ５４に記憶されているビット数が４ビットの補正データ（データＢ１）およびビット数が６ビットの補正データ（データＢ２）はデータ補間部２１へ入力される。

データ補間部２１では入力されたビット数が４ビットの補正データ（データＢ１）およびビット数が６ビットの補正データ（データＢ２）を、ビット数が１０ビットの補正データ（データＣ）に補間して出力する。データ補間部２１から出力された１０ビットの補正データ（データＣ）は乗算器１２に入力される。

上記と同様に、乗算器１２では、Ａ／Ｄ変換器１１から出力された１０ビットのデジタル信号（データＡ）とデータ補間部２０から出力された１０ビットの補正データ（データＣ）を乗算器１２において演算処理し、平面ディスプレイにおける表示画素間の輝度特性の較差が補正された、ビット数が１０のデジタル映像信号（データＤ）を出力する。乗算器１２から出力されたビット数が１０のデジタル映像信号（データＤ）は信号線駆動回路１３へ入力される。

したがって、この発明に係る第３の実施形態によれば、平面ディスプレイ１７の所定の部分と、その他の部分との補正データの情報量を適宜異ならせることで、最適な補正を行うことができるとともに、補正値メモリ５４で使用されるメモリ容量を削減することができる。このためコストダウンを図ることができる。

次に補正の範囲及び精度について説明する。

図９は平面ディスプレイ１７における、一般的な画素毎の輝度バラツキを、模式的に示したものである。ここでは、ラスタ白等の同じ階調のＲＧＢの映像信号を入力した時の平面ディスプレイ１７の輝度分布が、図９に示す分布を持っているとする。ここで、横軸ｘは輝度を示し、平均輝度を１．０として示している。つまり輝度ｘは、画素の輝度を平均輝度で規格化した値である。また、縦軸ｙは輝度ｘで点灯している平面ディスプレイ１７の画素数を示している。ここでは、平面ディスプレイ１７の輝度バラツキを抑えるために、ラスタ白等の同じ階調のＲＧＢの映像信号を入力した時に生じる輝度のバラツキに対して、輝度の高い画素を輝度が低い画素と同じ輝度で表示するように、輝度が高い画素の階調を下げるための補正データを、ＲＧＢ毎に映像データに乗算する。

図９において、ラスタ白表示時のディスプレイの平均輝度が４００cd/m２であったとする。この場合、例えば輝度ｘが０．６の画素は、２４０cd/m２（＝４００cd/m２×０．６）の輝度を有している。ディスプレイのスペックとして白ピーク輝度が３００cd/m２必要な場合、輝度ｘが０．６より大きな画素について、輝度ｘが０．６となるように、輝度バラツキの補正を行ったとする。この場合、白ピーク輝度は２４０cd/m２となりスペックを満たすことができない。

そこで、輝度ｘが所定の閾値（例えば０．８）を越える画素についてのみ、輝度ｘが０．８となるように、輝度バラツキの補正を行ったとすると、補正後の分布は図１０のようになる。この場合、白ピーク輝度は約３２０cd/m２となり、スペックを満たすことができる。輝度ｘが０．６〜０．８の間の画素はバラツキ補正範囲外の画素となるが、補正範囲外の画素数が少数であり、視覚上何ら問題ないレベルであれば、白ピーク輝度の高い方が良い場合もある。また、補正範囲外の画素（輝度ｘが０．８より小さい画素）がディスプレイの中央部分に多く存在する場合等は、輝度バラツキが視覚上問題となるが、補正範囲外の画素がディスプレイの端の部分に多く存在し、視覚上何ら問題ないレベルであれば、白ピーク輝度の高い方が良い場合もある。

また、相対的に輝度が高い画素についても、画素数が少数であったり、視覚上問題が無ければ、図１１のように補正を行っても構わない。即ち、図１１の例では、０．８〜１．２の輝度の画素については、輝度ｘが０．８となるように補正を行い、１．２以上の輝度の画素に対しては所定量（α）だけ補正を行うようにした例である。

図９に示すような平面ディスプレイの輝度バラツキの分布はディスプレイによってそれぞれ異なるため、本発明の実施形態は、ディスプレイ固有の輝度バラツキ、平均輝度、コントラスト等を考慮して、最適な輝度補正範囲を決定するものである。

以上説明した各画素の輝度の補正は、例えばラスター白（ＲＧＢ各データを最大値としてディスプレイ全画素を駆動）の画面をＣＣＤカメラ等で撮像して、輝度分布を測定し、各ディスプレイの輝度分布に応じて、適宜補正範囲や補正レベルが適切に設定される。

又、ディスプレイ１７に表示される輝度成分は、特定の色、例えばGreen（緑：Ｇ）が主である場合が多い。したがって、Ｇ信号の補正データのビット数をRed（赤：Ｒ）及びBlue（青：Ｂ）信号の補正データのビット数よりも多く割り当てるようにすれば、より効果的に輝度較差を補正することができる。この場合、補正値メモリ１４ｂについては、Ｇ信号に対する補正データの記憶容量を多くすることになる。また、表示される映像によっては、Ｇ信号以外の色信号が主となる場合もあり得るため、主となる色信号の補正データのビット数を他の色信号の補正データのビット数よりも多く割り当てるようにすれば良い。

尚、以上の説明はこの発明の実施形態であって、この発明の装置及び方法を限定するものではない。又、各実施形態における構成要素、機能、特徴あるいは方法ステップを適宜組み合わせて構成される装置又は方法も本発明に含まれるものである。

発明の第１の実施形態に係る映像表示装置を説明するブロック図である。 平面ディスプレイ１７における、一般的な画素毎の輝度のバラツキを模式的に示す図である。 本発明の第１の実施形態をより具体化した構成を示すブロック図である。 補正データの補間処理を説明する図である。 本発明に係る第２実施形態の構成を示すブロック図である。 第２実施形態に係る補正データの選択的な補間処理を説明する図である。 本発明の第３実施形態の概要を説明する図である。 本発明の第３の実施形態を説明するブロック図である。 平面ディスプレイの画素バラツキ補正前の分布を示した図。 平面ディスプレイの画素バラツキ補正後の分布を示した図。 平面ディスプレイの画素バラツキ補正後の分布を示した図。

符号の説明

１１…Ａ／Ｄ変換器、１２…乗算器、１３…信号線駆動回路、１４…補正値メモリ、１５…アドレス発生回路。

Claims (11)

1. 複数の画素で構成される映像表示手段に、映像信号に基づく映像を表示する映像表示装置において、
   前記映像信号をＮビット（Ｎは整数）からなるデジタル映像信号に変換して出力する映像信号変換手段と、
   前記映像表示手段における各表示画素間の輝度較差を補正するため、発光輝度が所定の閾値を超える画素に対しＭビット（Ｍは整数）からなる補正データを生成して記憶する補正データ記憶手段と、
   前記映像信号変換手段から出力された前記Ｎビットからなる映像信号および、前記補正データ記憶手段に記憶された前記Ｍビットからなる補正データに基づいて、前記映像表示手段における表示画素間の較差が補正されたＬビット（Ｌは整数）からなる映像信号を出力する映像信号出力手段と、
   を備えることを特徴とする映像表示装置。
2. 前記補正データは、前記映像表示手段の表示画素間における輝度特性の較差を補正するデータであることを特徴とする請求項1記載の映像表示装置。
3. 前記補正データのビット数Ｍを、Ｍ＜Ｎとしたことを特徴とする請求項1記載の映像表示装置。
4. 複数の画素で構成される映像表示手段に、映像信号に基づく映像を表示する映像表示装置において、
   前記映像信号をＮビット（Ｎは整数）からなるデジタル映像信号に変換して出力する映像信号変換手段と、
   前記映像表示手段における各表示画素間の輝度較差を補正するため、発光輝度が所定の閾値を超える画素に対しＭビット（Ｍは整数）からなる補正データを生成して記憶する補正データ記憶手段と、
   前記補正データ記憶手段に記憶された補正データが入力され、該補正データをＭビット（Ｍは整数）からなる補間データに補間するデータ補間手段と、
   前記映像信号変換手段から出力されたＮビットからなる映像信号および、前記データ補間手段から出力されたＭビットからなる補正データに基づいて、前記映像表示手段における表示画素間の較差が補正されたＬビット（Ｌは整数）からなる映像信号を出力する映像信号出力手段と、
   を備えることを特徴とする映像表示装置。
5. 前記補正データは、前記映像表示手段の表示画素間における輝度特性の較差を補正するデータであることを特徴とする請求項４記載の映像表示装置。
6. 前記補正データのビット数Ｍを、Ｍ＜Ｎとしたことを特徴とする請求項４記載の映像表示装置。
7. 前記データ補間手段から出力される前記補間データにおいて、前記補正データとして割り当てられたビット位置は、補正の範囲及び精度を決定し、前記映像表示手段の輝度分布に応じて設定されることを特徴とする請求項４記載の映像表示装置。
8. 前記データ補間手段は、前記補間データのＭビットのビット位置における選択された位置に前記補正データを割り当てて、前記補正データを前記補間データに補間する補正ビット制御手段を備えることを特徴とする請求項４に記載の映像表示装置。
9. 前記補正データ記憶手段は前記映像表示手段の、第1のエリアの前記補正データを第１のビット数からなるデータとして記憶し、前記映像表示手段の第２のエリアの前記補正データを前記第１のビット数より小さい第２のビット数からなるデータとして記憶することを特徴とする請求項４記載の映像表示装置。
10. 前記映像信号のＲ，Ｇ，Ｂ信号のうち、特定の色信号に対する補正データのビット数を他の色信号に対する補正データのビット数よりも多く割り当てたことを特徴とする請求項４記載の映像表示装置。
11. 複数の画素で構成される映像表示手段の各表示画素間の輝度較差を補正するため、発光輝度が所定の閾値を超える画素に対しＭビット（Ｍは整数）からなる補正データを生成して記憶部に記憶するステップと、
    入力された映像信号をＮビット（Ｎは整数）からなるデジタル映像信号に変換して出力するステップと、
    前記Ｎビットの映像信号および前記Ｍビットの補正データを乗算して、前記映像表示手段の表示画素間の較差が補正されたＬビットからなる映像信号を出力するステップとを備えることを特徴とする映像表示方法。

Images