JP4398638B2

JP4398638B2 - 映像表示装置および映像表示方法

Info

Publication number: JP4398638B2
Application number: JP2002322501A
Authority: JP
Inventors: 隆之新井; 務坂本; 正雄柳本; 稔夫尾林
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2002-11-06
Filing date: 2002-11-06
Publication date: 2010-01-13
Anticipated expiration: 2022-11-06
Also published as: JP2004157309A

Description

【０００１】
【発明の属する技術分野】
この発明は映像表示装置に係り、特に平面ディスプレイ等において生じる画素毎の輝度バラツキを補正する映像表示装置に関する。
【０００２】
【従来の技術】
映像表示装置においては、発光素子間の輝度特性のバラツキによって、輝度むら、色むらなどが発生するという問題があった。この問題を解決するために、以下に説明する特許文献が提案されている。
【０００３】
しかしながら、この提案においては、補正を行うためのメモリ（以下補正値メモリ）の容量が大きくなってしまうという問題があった。
【０００４】
すなわち、例えば、平面ディスプレイ（液晶パネル２６）の画素数を横１２８０×３（Ｒ画素、Ｇ画素、Ｂ画素）、縦７２０とし、１０ビットで階調表示が行われるものと仮定する。すると、この提案においては、補正値メモリ（フレームメモリ１８）の容量は、計算上は、１０（階調）×１２８０（横）×３（ＲＧＢ）×７２０（縦）≒２７．６Ｍbitと求められる。
【０００５】
この約２７．６Ｍbitという値は、補正値メモリとしては大きな容量である。このため、この提案においては、大容量の補正値メモリが必要となり、製品コストが上昇してしまうという問題があった。
【０００６】
また、現在、製品の電源オフ時には、補正値メモリのデータを不揮発性メモリ等に保持するという技術も一般的である。この場合には、補正値メモリのデータを不揮発性メモリへ転送するため、不揮発性メモリの容量を補正値メモリと同じ容量とする必要がある。したがって、不揮発性メモリも大容量のものが要求されるため、これも、製品コストの上昇につながるという問題があった。
【０００７】
また、映像表示装置の電源オン時において、不揮発性メモリに保持されたデータを補正値メモリへ転送する必要がある。このとき、補正値メモリに保持されたデータが多ければ多いほど、データ転送量が増加し、転送時間が増加する。
【０００８】
したがって、不揮発性メモリに保持されたデータが多いと、映像表示装置の電源がオンされても、映像が表示されるまでに時間を要してしまうという問題があった。
【０００９】
【特許文献１】
特開平２−１８４８９２号公報（第２−３頁、図１）
【００１０】
【発明が解決しようとする課題】
上記のように従来の映像表示装置においては、画素毎の輝度バラツキを補正するためには、補正メモリに大容量を必要とし、製品コストが上昇するという問題があった。
【００１１】
この発明は、上記問題を解決することを課題としている。
【００１２】
【課題を解決するための手段】
この発明に係る映像装置は映像信号に基づいて映像を表示する映像表示装置において、映像信号を第１のビット数からなるデジタル映像信号に変換して出力する映像信号変換手段と、映像信号に基づいて映像が表示される映像表示手段と、前記映像表示手段における表示画素間の較差を補正するための第１の補正データを、前記第１のビット数より少ないビット数のデジタルデータとして記憶する補正データ記憶手段と、選択的に割り当てるデータ領域が変更可能である前記第１のビット数のデータ領域に前記デジタルデータを選択的に割り当て、かつこの割り当てられたデータ領域以外の前記第１のビット数のデータ領域に所定の値を設定することで前記デジタルデータを補間して、前記第１のビット数の第２の補正データを生成する手段と、前記映像信号変換手段から出力された第１のビット数からなる映像信号および、前記第２の補正データに基づいて、前記映像表示手段における表示画素間の較差が補正された第１のビット数からなる映像信号を演算し出力する映像信号出力手段とを備えるように構成している。
【００１３】
また、この発明に係る映像表示方法は、第１のビット数からなるデジタル映像信号に基づいて映像が表示される映像表示手段における表示画素間の較差を補正するための第１の補正データを、前記第１のビット数より少ないビット数のデジタルデータとして記憶手段に記憶するステップと、選択的に割り当てるデータ領域が変更可能である前記第１のビット数のデータ領域に前記デジタルデータを選択的に割り当て、かつこの割り当てられたデータ領域以外の前記第１のビット数のデータ領域に所定の値を設定することで前記デジタルデータを補間し、前記第１のビット数の第２の補正データを生成して出力するステップと、入力された映像信号を前記第１のビット数の映像信号に変換して出力するステップと、前記出力された第１のビット数の映像信号および前記第２の補正データを演算して前記映像表示手段の表示画素間の較差が補正された映像信号を出力するステップとを備えるように構成している。
【００１４】
【発明の実施の形態】
以下、図面を用いてこの発明に係る実施の形態を説明する。
【００１５】
図１は、この発明に係る第１の実施の形態を説明するブロック図である。
【００１６】
符号１１はＡ／Ｄ変換器、符号１２は乗算器、符号１３は駆動回路/ドライバ、符号１４は補正値メモリ、符号１５はアドレス発生回路、符号１６は不揮発性メモリ、符号１７は走査線ドライバ、符号１８は平面ディスプレイ、符号２０はデータ補間部である。
【００１７】
平面ディスプレイ１８には、以下に説明する処理を経た映像信号に基づいて映像が表示される。
【００１８】
Ａ／Ｄ変換器１１はアナログ信号をデジタル信号に変換する変換器であり、半導体を用いた等で構成される。
【００１９】
図示しない放送受信装置（チューナ）で受信された放送信号に所定の映像信号処理が施されて、アナログＲＧＢ信号の形態の映像信号（アナログＲＧＢ映像信号）に変換され、Ａ／Ｄ変換器１１へ入力される。Ａ／Ｄ変換器１１は入力されたアナログＲＧＢ映像信号を１０ビット（第１のビット数）からなるデジタル信号（データＡ）に変換して乗算器１２へ出力する。すなわち、Ａ／Ｄ変換器１１はアナログＲＧＢ映像信号を１０ビットのデジタル信号（データＡ）に変換する映像信号変換処理を行う映像信号変換処理手段である。
【００２０】
尚、映像信号変換処理手段にデジタルの形態の映像信号が入力されるように構成することも可能である。この場合は、入力されたデジタル信号を１０ビットからなるデジタル信号（データＡ）に変換して出力する。
【００２１】
補正値メモリ１４はＤＲＡＭ、ＳＲＡＭ等の半導体メモリで構成され、通常は、電源が供給されない場合（電源供給オフ）は内部に記憶されたデータを長時間保持することのできない揮発性のメモリである。
【００２２】
平面ディスプレイ１８の、各表示画素間の輝度のバラツキは予め測定され、補正値メモリ１４には、平面ディスプレイ１８の、表示画素間の輝度のバラツキを補正するためのデータ（補正データ）が記憶される。補正値メモリ１４から出力されるデータはデータＢである。
【００２３】
アドレス発生回路１５は、図示しないＣＰＵ（マイクロコンピュータ）でコントロールされたタイミング発生回路から指示を受けたclock信号、Hsync信号、Vsync信号が入力される。このclock信号、Hsync信号、Vsync信号は、補正値メモリ１４から平面ディスプレイ１８のどの画素の補正データ（データＢ）を出力するかを制御するものである。
【００２４】
不揮発性メモリ１６はＥＥＰＲＰＭ等の半導体メモリで構成され、内部に記憶されたデータを、電源が供給されない状態においても保持することができる。
【００２５】
補正値メモリ１４へ電源が供給されているか、電源が供給されていないかは図示しないＣＰＵ（電源供給検出手段）によって検出される。
【００２６】
ＣＰＵで補正値メモリ１４への電源供給オフが検出された場合は、補正値メモリ１４から不揮発性メモリ１６へ、補正値メモリ１４に記憶されている補正データの転送が指示され、転送が行われる。また、ＣＰＵで補正値メモリ２０への電源供給オンが検出された場合は、不揮発性メモリ１６からへ補正値メモリ１４、不揮発性メモリ１６記憶されている補正データの転送が指示され、転送が行われる。
【００２７】
補正値メモリ１４に記憶されているビット数が４ビットの補正データ（データＢ）はデータ補間部２０へ入力される。データ補間部２０では入力されたビット数が４ビットの補正データ（データＢ）をビット数が１０ビットの補正データ（データＣ）に補間して出力する。データ補間部２０から出力された１０ビットの補正データ（データＣ）は乗算器１２に入力される。
【００２８】
乗算器１２では、Ａ／Ｄ変換器１１から出力された１０ビットのデジタル信号（データＡ）とデータ補間部２０から出力された１０ビットの補正データ（データＣ）を乗算器１２において演算処理し、平面ディスプレイにおける表示画素間の輝度特性の較差が補正された、ビット数が１０のデジタル映像信号（データＤ）を出力する。乗算器１２から出力されたビット数が１０のデジタル映像信号（データＤ）は駆動回路１３へ入力される。
【００２９】
駆動回路１３は表示画素間の輝度特性の較差が補正された映像信号（データＤ）を受け、平面ディスプレイ１８に階調表示を行うための駆動電圧を供給する。走査線ドライバ１７は、１水平走査期間に１ラインずつ、画面上部から順にオン動作し、駆動回路１３に入力された映像信号（データＤ）に応じて映像を表示する。
【００３０】
平面ディスプレイ１８としては、例えば、ＦＥＤ（フィールド・エミッション・ディスプレイ）、ＥＬ（エレクトロ・ルミネッセンス）、液晶、プラズマディスプレイなどが用いられる。
【００３１】
次に、この発明の実施の形態に係る補正データについて説明する。
【００３２】
図７は平面ディスプレイ１８における、一般的な画素毎の輝度のバラツキを、模式的に示す図である。
【００３３】
ここでは、ラスタ白等の、同じ階調のＲＧＢの映像信号を入力した時の平面ディスプレイ１８の輝度分布が、図７に示す分布を持っているとする。ここで、横軸ｘは平均輝度を０とした時の輝度を示している。また、縦軸ｙは輝度ｘで点灯している平面ディスプレイ１８の画素数を示している。
【００３４】
ここでは、平面ディスプレイ１８の輝度バラツキを均一にする方法として、ラスタ白等の同じ階調のＲＧＢの映像信号を入力した時に生じる輝度のバラツキに対して、輝度の高い画素を輝度が低い画素と同じ輝度で表示されるように、輝度が高い画素に対して階調を下げるための補正データをＲＧＢ毎の映像データに乗算する。
【００３５】
例えば、図７においては、輝度Ａ以上の画素が輝度Ａで表示されるように、輝度Ａ以上の画素に対して、階調を下げるための補正データをＲＧＢ毎の映像データに乗算することで補正を行うことができる。
【００３６】
次に、データ補間部２０における補正データの補間処理について、より具体的に説明する。
Ａ／Ｄ変換器１１から出力されたデジタルデータである映像信号をデータＡとする。ここでは、データＡはビット数が１０ビット（第１のビット数）のデータである。
例えば、このデータＡは、２進数ＸＸＸＸＸＸＸＸＸＸで表されるとする。映像表示装置への電源供給がオンの状態、すなわち補正値メモリ１４への電源供給がオンの状態において、補正値メモリ１４には上記説明した平面ディスプレイ１８における表示画素間の輝度特性の較差を補正するための補正データ（データＢ）が記憶される。
ここでは、映像表示装置への電源供給がオフの状態、すなわち補正値メモリ１４への電源供給がオフの状態において、上記補正データ（データＢ）が不揮発性メモリ１６に保存されており、補正値メモリ１４への電源供給オンに連動して、補正値メモリ１４へ上記補正データ（データＢ）が転送、記憶される。
【００３７】
ここでは、補正値メモリ１４への電源供給がオフの状態において不揮発性メモリ１６に保存されていた補正データ（データＢ）および、補正値メモリ１４への電源供給がオンの状態において補正値メモリ１４に転送、記憶される補正データ（データＢ）は、同一のものであり、共に４ビットである。したがって、上記データＡの１０ビットに比べて、少ないビット数のデータである。
【００３８】
上記のように、データＢは４ビットのデータである。例えば、補正値メモリ１４から出力されるビット数が４ビットのデータＢは、２進数ＹＹＹＹで表されるとする。
【００３９】
図２は、この発明の実施の形態に係る補正データの補間処理を説明する図である。
【００４０】
図２（ａ）の左側は、データ補間部２０へ入力されるビット数が４ビットのデータＢを示している。図２（ａ）の右側は、データ補間部２０において、ビット数が４ビットのデータＢをビット数が１０ビットのデータに割り当て処理を行い、出力されるデータＣの一例を示している。
【００４１】
ここでは、データＢをデータＣの所定のビットに割り当て、その他のビットを１としてビット数が１０のデータＣが作成される。ここで作成されるデータＣはビット数が１０のデータb0〜b9であるとする。
【００４２】
ここでは、例えばデータＢをデータＣのb4ビット〜b7ビットに割り当て処理が行われるとする。また、その他の6ビットを１とする。すると、図２（ａ）の右側に示すように、データＣは２進数で１１ＹＹＹＹ１１１１と表される。
【００４３】
図１で説明したように、ビット数が１０ビットのデータＡと同様に、ビット数が１０ビットのデータＣが乗算器１２へ入力され、演算（乗算）され、平面ディスプレイ１８における表示画素間の輝度特性の較差が補正された、ビット数が１０ビットのデジタルデータである映像信号（データＤ）が出力される。具体的には、上記演算（乗算）による演算結果の上位１０ビットをここでのデータＤとする。
【００４４】
ここで、データＡをＡ、データＣをＣ、データＤをＤとして上記演算について式を用いて説明すると、Ｄ＝Ａ×Ｃ／１０２４と表される。すなわち、データＡは、もとの入力映像信号（アナログＲＧＢ映像信号）をＡ／Ｄ変換したデータであるため、データＤはもとの入力映像信号（アナログＲＧＢ映像信号）に対してＣ／１０２４倍したものである（１０２４＝２の１０乗）。
【００４５】
また、この例では、補正値メモリ１４から出力される補正データ（データＢ）が２進数で１変化すると、データ補間部２０から出力される補正データ（データＣ）は、１０進数で１６変化する。
【００４６】
つまり、この発明の実施の形態における補正データの変化率は、もとの入力映像信号（アナログＲＧＢ映像信号）に対して１６／１０２４≒０．０１６である。このことから、約１．６％刻みで補正を行うことができる。また、最大値は、１６／１０２４×１５（データＢ＝１１１１は入力映像信号をそのまま出力するため、データＢ＝００００〜１１１０の１５パターンを考慮）≒０．２３４である。したがって、約２３．４％の補正が可能である。
【００４７】
また、この時必要とされる補正値メモリ１４の容量は、４（階調）×１２８０（横）×３（ＲＧＢ）×７２０（縦）≒１１．１Ｍbitである。
【００４８】
従来の映像表示装置は、補正値メモリ１４として、データＡに合わせて、ビット数が１０ビットのメモリを使用すると、上記のように約２７．６Ｍbitの容量を必要としていたが、この発明の実施の形態によれば、補正データのデータ量を小さくすることができるので、補正値メモリ１４は１１．１Ｍbitの容量が確保されれば充分となる。したがって、従来に比べてこの発明は、約２７．６−１１．１＝１６．５Ｍbitの容量を削減することができる。
【００４９】
また、上記のように補正値メモリ１４に記憶されている補正データ（データＢ）は、補正値メモリへの電源供給がオフされると、不揮発性メモリ１６へ供給され、保持される。尚、この補正データは、必ずしも、補正値メモリへの電源供給のオフ毎に不揮発性メモリ１６に保持される必要はない。
【００５０】
また、補正値メモリ１４へ電源が供給される（電源供給オンされる）と、不揮発性メモリ１６に保持されている補正データ（データＢ）は、補正値メモリ１４へ転送され、保持される。このとき、補正データ（データＢ）のデータ量を小さくすることができるので、不揮発性メモリ１６で使用されるメモリ容量も同様に削減することができる。
【００５１】
補正値メモリ１４および不揮発性メモリ１６両者で使用されるメモリ容量の削減量を合計すると、上記から、約１６．５＋約１６．５＝約３３．０Ｍbitの容量を削減することができる。
【００５２】
したがって、この発明の実施の形態によれば、補正データのデータ量を小さくすることができる。また、補正データのデータ量を小さくすることができるので、補正値メモリ１４や不揮発性メモリ１６で使用されるメモリ容量を削減することができる。このため、映像表示装置の製造コストを削減することができる。また、補正データのデータ量を小さくすることができるので、映像表示装置（補正値メモリ１４）への電源供給オンまたはオフにおいて動作する補正値メモリ１４と不揮発性メモリ１６間の補正データの転送に際し、補正データの転送時間を短縮することができるので、映像表示装置の起動時間を短縮することができる。
【００５３】
次に、この発明に係る第２の実施の形態を説明する。
【００５４】
図３は、この発明に係る第２の実施の形態を説明するブロック図である。
【００５５】
上記説明した第１の実施の形態と同一の構成については同一の符号を付し、説明を省略する。
【００５６】
符号２１は、この発明の、第２の実施の形態に係るデータ補間部である。この発明の、第１の実施の形態に係るデータ補間部２０に対して、補正ビット制御部が追加されている。
【００５７】
データ補間部（補正ビット制御部）２１は、第１の実施の形態と同様に、補正値メモリ１４から出力される、平面ディスプレイにおける表示画素間の、特に輝度特性の較差を補正するための、ビット数が４からなる補正データを受け、これをビット数が１０からなるデータに補間して出力する。
【００５８】
ここでこの発明の、第２の実施の形態においては、補正値メモリ１４から出力されるビット数が４からなる補正データを、ビット数が１０からなるデータに選択的に補間する。すなわち、ビット数が４からなる補正データを、ビット数が１０からなるデータの所定のビットに割り当て、補正データが割り当てられなかったビットを１として、ビット数が１０からなる補間データを乗算器１２へ出力する。
【００５９】
また、この発明の、第２の実施の形態において、ビット数が４からなる補正データを、ビット数が１０からなるデータ選択的に補間する具体的な処理を次に説明する。
【００６０】
図４はこの発明の実施の形態に係る、補正データの選択的な補間処理を説明する図である。
【００６１】
まず、ユーザによって、映像表示装置の制御部（図示なし）に設けられた補正の粗さを選択する補正モード選択部が選択される。
【００６２】
はじめに、補正範囲の大きい（粗い補正）を行うための補正モードが選択された場合について説明する。
【００６３】
図４（ａ）は、補正範囲の大きい補正モードが選択された場合の、補正データの補間の様子を説明する図である。
【００６４】
図４（ａ）の左側は、データ補間部（補正ビット制御部）２１へ入力される、ビット数が４ビットのデータＢを示している。図４（ａ）の右側は、データ補間部（補正ビット制御部）２１から出力されるビット数が１０ビットのデータ（以下データＣ１）を示している。データＣ１はビット数が１０のデータb0〜b9である。
【００６５】
ここでは、補正範囲の大きい補正モードが選択されているので、ビット数が４ビットの補正データＢ（２進数ＹＹＹＹ：図４（ａ）左側）をビット数が１０ビットのデータの、例えばb4〜b7ビットに割り当てる。そして、補正データＢが割り当てられなかったその他の6ビットを１とする。すると、データ補間部２１からデータＣ１（２進数１１ＹＹＹＹ１１１１：図４（ａ）右側）が出力される。
【００６６】
このとき、データ補間部２１からデータＣ１（２進数１１ＹＹＹＹ１１１１）が出力され、乗算器１２でＡ／Ｄ変換器１１から出力されたデジタル映像信号と演算されると、上記説明したように、約１．６％刻みの粗い補正を行うことができる。このとき、補正可能な範囲は、最大で約２３．４％となる。
【００６７】
尚、ここでは補正範囲の大きい補正モードの例として、ビット数が４ビットの補正データＢをビット数が１０ビットのデータのb4〜b7ビットに割り当てる例を用いて説明したが、この代わりに、これより大きいビット、例えばビット数が１０ビットのデータのb5〜b8ビット、b6〜b9ビット等に補正データＢを割り当てれば、さらに補正範囲が大きくなり、補正モードの選択肢の一つとして使用できる。
【００６８】
次に、補正範囲の小さい（細かい補正）を行うための補正モードが選択された場合について説明する。
【００６９】
図４（ｂ）は、補正範囲の小さい補正モードが選択された場合の、補正データの補間の様子を説明する図である。
【００７０】
図４（ｂ）の左側は、データ補間部（補正ビット制御部）２１へ入力される、ビット数が４ビットのデータＢを示している。図４（ｂ）の右側は、データ補間部（補正ビット制御部）２１から出力されるビット数が１０ビットのデータ（以下データＣ２）を示している。データＣ２はビット数が１０のデータb0〜b9である。
【００７１】
ここでは、補正範囲の小さい補正モードが選択されているので、ビット数が４ビットの補正データＢ（２進数ＹＹＹＹ：図４（ｂ）左側）をビット数が１０ビットのデータの、例えばb3〜b6ビットに割り当てる。そして、補正データＢが割り当てられなかったその他の6ビットを１とする。すると、データ補間部２１からデータＣ２（２進数１１１ＹＹＹＹ１１１：図４（ｂ）右側）が出力される。
【００７２】
このとき、データ補間部２１からデータＣ２（２進数１１１ＹＹＹＹ１１１）が出力され、乗算器１２でＡ／Ｄ変換器１１から出力されたデジタル映像信号と演算されると、データＣ２が出力される。データＣ２は、補正値メモリのデータが１変化した場合は、Ｃは１０進数で８（＝２の３乗）ずつ変化することになる。ここで、８／１０２４≒０．００８（約０．８％）である。
すなわち、デジタル映像信号（データＡ）に対して、約０．８％刻みで補正を行うことができる。また、８／１０２４×１５（Ｂ＝１１１１は入力映像信号をそのまま出力するため、Ｂ＝００００〜１１１０の１５パターン）≒０．１１７（約１１．７％）である。したがって、最大で、約１１．７％の補正が可能である。
【００７３】
尚、ここでは補正範囲の小さい補正モードの例として、ビット数が４ビットの補正データＢをビット数が１０ビットのデータのb3〜b6ビットに割り当てる例を用いて説明したが、この代わりに、これより小さいビット、例えばビット数が１０ビットのデータのb2〜bビット、b1〜b4ビット、b0〜b3ビット等に補正データＢを割り当てれば、さらに細かな補正ができ、補正モードの選択肢の一つとして使用できる。
【００７４】
ここで、補正範囲の大きい補正モード（データ補間部２１出力：データＣ１）および補正範囲の小さい補正モード（データ補間部２１出力：データＣ２）の出力データを比較する。
【００７５】
補正範囲の大きい補正モードが選択された場合（ここではデータＣ１を出力）は、約２３．４％と、広い範囲を補正することができる。また、補正範囲の小さい補正モード（ここではデータＣ２を出力）は、約０．８％と、細かい刻みで補正を行うことができる。また、補正範囲の小さい補正モードの方が補正範囲の大きい補正モードより輝度の低下を抑えることができる。
【００７６】
したがって、この発明に係る第２の実施の形態によれば、上記補正モードを適宜選択することにより、補正範囲を広くすることや細かい刻みで補正を行うことを選択することができる。また、この発明に係る第２の実施の形態によれば、上記のように補正データのデータ量を小さくすることができる。また、補正データのデータ量を小さくすることができるので、補正値メモリ１４や不揮発性メモリ１６で使用されるメモリ容量を削減することができる。このため、映像表示装置の製造コストを削減することができる。また、補正データのデータ量を小さくすることができるので、映像表示装置（補正値メモリ１４）への電源供給オンまたはオフにおいて動作する補正値メモリ１４と不揮発性メモリ１６間の補正データの転送に際し、補正データの転送時間を短縮することができるので、映像表示装置の起動時間を短縮することができる。
【００７７】
次に、この発明に係る第３の実施の形態を説明する。
【００７８】
図５は、この発明に係る第３の実施の形態を説明する図である。
【００７９】
この発明の、第３の実施の形態においては、平面ディスプレイ１８における表示画素間の較差を補正する補正データを、２種類以上の異なるビット数のデータに分けて記憶する。例えば、人間の目はディスプレイ１８の中心部の精度が高いことから、中央部分（１８ｂ）の情報量を多くしてビット数が６（第２のビット数）からなるデータとし、その周辺（１８ａ）をそれよりも情報量の少ないビット数が４（第２のビット数）からなるデータとして記憶する。
【００８０】
図６は、この発明に係る第３の実施の形態を説明するブロック図である。
【００８１】
上記説明した第１または第２の実施の形態と同一の構成については、同一の符号を付し、説明を省略する。
【００８２】
符号５４は、この発明の、第３の実施の形態に係る補正値メモリである。
【００８３】
補正データを記憶する補正値メモリ５４を、ビット数が４からなるデータを補正値メモリ１へ記憶し、ビット数が６からなるデータを補正値メモリ２へ記憶するように使用する。
【００８４】
そして、補正値メモリ５４へ電源が供給されているか、電源が供給されていないかを図示しないＣＰＵ（電源供給検出手段）によって検出する。
【００８５】
ＣＰＵで、補正値メモリ５４への電源供給オフが検出された場合は、補正値メモリ５４から不揮発性メモリ１６へ、記憶されている補正データの転送が指示され、データの転送が行われる。また、ＣＰＵで補正値メモリ５４への電源供給オンが検出された場合は、不揮発性メモリ１６からへ補正値メモリ５４に、保存されている補正データの転送が指示され、転送が行われる。
【００８６】
不揮発性メモリ１６には、補正値メモリ５４への電源供給オンに応じて、上記補正値メモリ１記憶されたビット数が４からなるデータおよび、補正値メモリ２に記憶されたビット数が６からなるデータがそのまま保持される。また同様に、補正値メモリ５４への電源供給オフに応じて、上記不揮発性メモリ１６に保持されたビット数が４からなるデータおよび、ビット数が６からなるデータはそれぞれ、補正値メモリ１、補正値メモリ２にそのまま記憶される。
【００８７】
補正値メモリ５４に記憶されているビット数が４ビットの補正データ（データＢ１）およびビット数が６ビットの補正データ（データＢ２）はデータ補間部２１へ入力される。
【００８８】
データ補間部２１では入力されたビット数が４ビットの補正データ（データＢ１）およびビット数が６ビットの補正データ（データＢ２）を、ビット数が１０ビットの補正データ（データＣ）に補間して出力する。データ補間部２１から出力された１０ビットの補正データ（データＣ）は乗算器１２に入力される。
【００８９】
上記と同様に、乗算器１２では、Ａ／Ｄ変換器１１から出力された１０ビットのデジタル信号（データＡ）とデータ補間部２０から出力された１０ビットの補正データ（データＣ）を乗算器１２において演算処理し、平面ディスプレイにおける表示画素間の輝度特性の較差が補正された、ビット数が１０のデジタル映像信号（データＤ）を出力する。乗算器１２から出力されたビット数が１０のデジタル映像信号（データＤ）は駆動回路１３へ入力される。
【００９０】
したがって、この発明に係る第３の実施の形態によれば、平面ディスプレイ１８の所定の部分と、その他の部分との補正データの情報量を適宜異ならせることで、最適な補正を行うことができるとともに、補正値メモリ５４で使用されるメモリ容量を削減することができる。このためコストダウンを図ることができる。
【００９１】
また、補正データのデータ量を小さくすることができるので、補正値メモリ５４や不揮発性メモリ１６で使用されるメモリ容量を削減することができる。このため、映像表示装置の製造コストを削減することができる。また、補正データのデータ量を小さくすることができるので、映像表示装置（補正値メモリ５４）への電源供給オンまたはオフにおいて動作する補正値メモリ５４と不揮発性メモリ１６間の補正データの転送に際し、補正データの転送時間を短縮することができるので、映像表示装置の起動時間を短縮することができる。
【００９２】
次に、この発明に係る第４の実施の形態を説明する。
【００９３】
映像信号の輝度成分はGreen（Ｇ：緑）が主であることが知られている。
【００９４】
この発明の、第４の実施の形態においては、人間の目は輝度を補正することでバラツキ感が向上することから、このGreenにRed（Ｒ：赤）やBlue（Ｂ：青）より多くのビットを割り当てるようにする。この場合、補正値メモリ（上記１４、５４）について、輝度成分の主であるGreenを記憶する容量を多く、すなわちGreenの補正ビットを大きくする。これにより、より有効な補正を行うことができるようになる。
【００９５】
図８はこの発明に係る第４の実施の形態を説明するブロック図である。
【００９６】
図８（ａ）はＡ／Ｄ変換されたＲＧＢの映像信号に対して、例えば、Ｒを５ビットで補正を行う例である。
【００９７】
図８（ｂ）はＡ／Ｄ変換されたＲＧＢの映像信号に対して、例えば、Ｇを６ビットで補正を行う例である。
【００９８】
図８（ｃ）はＡ／Ｄ変換されたＲＧＢの映像信号に対して、例えば、Ｂを５ビットで補正を行う例である。
【００９９】
このように、Ａ／Ｄ変換されたＲＧＢの映像信号に対して、例えばＲを５ビット、Ｇを６ビット、Ｂを５ビットで補正を行うと、補正値メモリ（１４、５４）に効率よくデータを記憶することができる。
【０１００】
また、この発明の、第４の実施の形態は、ＲＧＢ毎に平面ディスプレイの輝度バラツキの程度が異なる場合等にも用いることができる。
【０１０１】
したがって、この発明に係る第４の実施の形態によれば、上記のように、Ｒ、Ｇ、Ｂそれぞれに対して、異なる精度で補正を行うとにより、平面ディスプレイ１８の特性や用途に応じた補正を行うことができるとともに、補正値メモリ（１４、５４）で補正データの記憶に使用されるメモリ容量を削減することができる。
【０１０２】
尚、上記の説明においては、映像信号をビット数が１０のデータ、補正値データをビット数が４（あるいは５または６）のデータとしたが、この発明の実施の形態においては、これらにとらわれることはなく、これら以外のビット数においても使用可能である。
【０１０３】
【発明の効果】
以上説明したように、この発明の実施の形態によれば、補正データのデータ量を低減することができる。
【０１０４】
また、この発明の実施の形態によれば、少ない記憶容量の補正値記憶手段を用いることが可能となる。
【０１０５】
また、この発明の実施の形態によれば、補正値記憶手段に記憶されるデータ量を少なくすることが可能となる。
【０１０６】
また、この発明の実施の形態によれば、補正値記憶手段に記憶された補正値データを保持する補正値保持手段の記憶容量を小さくすることが可能となる。
【０１０７】
また、この発明の実施の形態によれば、映像表示装置の電源オン時における映像表示時間を、短縮することが可能となる。
【図面の簡単な説明】
【図１】この発明に係る第１の実施の形態を説明するブロック図。
【図２】この発明に係る補正データの補間処理を説明する図。
【図３】この発明に係る第２の実施の形態を説明するブロック図。
【図４】この発明に係る補正データの選択的な補間処理を説明する図。
【図５】この発明に係る第３の実施の形態を説明する図。
【図６】この発明に係る第３の実施の形態を説明するブロック図。
【図７】平面ディスプレイ１８における画素毎の輝度のバラツキを示す図。
【図８】この発明に係る第４の実施の形態を説明するブロック図。
【符号の説明】
１１… Ａ／Ｄ変換器
１２… 乗算器
１３… 駆動回路/ドライバ
１４… 補正値メモリ
１５… アドレス発生回路
１６… 不揮発性メモリ
１７… 走査線ドライバ
１８… 平面ディスプレイ
２０… データ補間部
２１… データ補間部
５４… 補正値メモリ

Claims

映像信号に基づいて映像を表示する映像表示装置において、
映像信号を第１のビット数からなるデジタル映像信号に変換して出力する映像信号変換手段と、
映像信号に基づいて映像が表示される映像表示手段と、
前記映像表示手段における表示画素間の較差を補正するための第１の補正データを、前記第１のビット数より少ないビット数のデジタルデータとして記憶する補正データ記憶手段と、
選択的に割り当てるデータ領域が変更可能である前記第１のビット数のデータ領域に前記デジタルデータを選択的に割り当て、かつこの割り当てられたデータ領域以外の前記第１のビット数のデータ領域に所定の値を設定することで前記デジタルデータを補間して、前記第１のビット数の第２の補正データを生成する手段と、
前記映像信号変換手段から出力された第１のビット数からなる映像信号および、前記第２の補正データに基づいて、前記映像表示手段における表示画素間の較差が補正された第１のビット数からなる映像信号を演算し出力する映像信号出力手段と
を備えることを特徴とする映像表示装置。
前記映像信号出力手段から出力された前記映像表示手段における表示画素間の較差が補正された第１のビット数からなる映像信号が前記映像表示手段に入力され、この映像信号に基づいて映像が表示されることを特徴とする請求項１に記載の映像表示装置。
前記第１の補正データが記憶される不揮発性メモリ手段と、
前記補正データ記憶手段への電源供給のオフまたはオンに対応して、前記補正データ記憶手段に記憶されている第１の補正データを前記不揮発性メモリ手段に記憶させ、または前記不揮発性メモリ手段に記憶された第１の補正データを前記補正データ記憶手段へ出力する手段と
をさらに備えることを特徴とする請求項１に記載の映像表示装置。
前記第２の補正データにおける映像表示手段の表示画素間の較差は、表示画素間における輝度特性の較差を補正するデータであることを特徴とする請求項１または３に記載の映像表示装置。
前記補正データ記憶手段は、前記映像表示手段の、第１のエリアの前記第１の補正データを第１のビット数より小さい第２のビット数からなるデータとして記憶し、前記映像表示手段の、第２のエリアの前記第１の補正データを前記第２のビット数より小さいデータである第３のビット数からなるデータとして記憶することを特徴とする請求項１乃至４のいずれかに記載の映像表示装置。
前記補正データ記憶手段は、Ｇｒｅｅｎを補正する前記第１の補正データを第１のビット数より小さい第２のビット数からなるデータとして記憶し、ＲｅｄまたはＢｌｕｅを補正する前記第１の補正データを前記第２のビット数より小さいデータである第３のビット数からなるデータとして記憶することを特徴とする請求項１乃至５のいずれかに記載の映像表示装置。
第１のビット数からなるデジタル映像信号に基づいて映像が表示される映像表示手段における表示画素間の較差を補正するための第１の補正データを、前記第１のビット数より少ないビット数のデジタルデータとして記憶手段に記憶するステップと、
選択的に割り当てるデータ領域が変更可能である前記第１のビット数のデータ領域に前記デジタルデータを選択的に割り当て、かつこの割り当てられたデータ領域以外の前記第１のビット数のデータ領域に所定の値を設定することで前記デジタルデータを補間し、前記第１のビット数の第２の補正データを生成して出力するステップと、
入力された映像信号を前記第１のビット数の映像信号に変換して出力するステップと、
前記出力された第１のビット数の映像信号および前記第２の補正データを演算して前記映像表示手段の表示画素間の較差が補正された映像信号を出力するステップと
を備えることを特徴とする映像表示方法。