JP4917345B2

JP4917345B2 - 同期信号生成装置、デジタルカメラ、及び同期信号生成方法

Info

Publication number: JP4917345B2
Application number: JP2006118106A
Authority: JP
Inventors: 義信田中
Original assignee: Olympus Corp; Olympus Imaging Corp
Current assignee: Olympus Corp; Olympus Imaging Corp
Priority date: 2006-04-21
Filing date: 2006-04-21
Publication date: 2012-04-18
Anticipated expiration: 2026-04-21
Also published as: JP2007295096A

Description

本発明は、撮像素子と表示装置をそれぞれ駆動するための同期信号を生成する同期信号生成装置、同期信号生成装置を備えるデジタルカメラ、及び同期信号生成方法に関する。

ＣＣＤ素子やＣＭＯＳ素子等から構成される撮像素子において得られた画像を、リアルタイムでＬＣＤ等の表示装置に表示する機能（スルー画表示機能、ライブビュー表示機能等と呼ばれる）を有するデジタルカメラに関する提案が多数なされている。

このような表示機能を有する従来のデジタルカメラにおいては、撮像素子においてリアルタイムで取得された撮像信号が画像処理部において画像処理された後で表示装置に表示されるようになっている。この際、撮像素子は撮像用の同期信号生成装置において生成された撮像用同期信号に従って駆動され、表示装置は表示用の同期信号生成装置において生成された表示用同期信号に従って駆動される。

ここで、撮像用同期信号と表示用同期信号とが非同期であると、撮像が行われてから画像が表示されるまでの時間差がフレーム毎に異なってしまう。これは、撮像素子で得られた画像の処理時間がフレーム毎に異なるためである。この場合、画像の撮像が表示のタイミングに間に合わずに前のフレームの画像が続けて表示されたり、逆に画像の表示が撮像のタイミングに間に合わずに撮像された画像の一部が表示されなかったりしてライブビュー表示の品質が低下するおそれがある。

そこで、特許文献１では、撮像素子を駆動するための撮像用同期信号と撮像用同期信号を生成するための撮像用クロックとを表示装置にも供給し、表示装置側では、供給された撮像用同期信号及び撮像用クロックに基づいて表示用同期信号を生成することで撮像用同期信号と表示用同期信号とを同期させ、撮像と表示のフレームレートを一致させるようにしている。
特開平９−３０７７８６号公報

ここで、撮像用クロックは撮像素子の種類によって異なり（一般に高画素の場合にはクロック周波数も高くなる）、同様に表示用クロックも表示装置の種類によって異なる。このような撮像用クロックと表示用クロックとが異なっているようなシステムであっても、撮像と表示のフレームレートを一致させることが望ましいが、上述の特許文献１の手法は、撮像用同期信号及び撮像用クロックをもとにして表示用同期信号を生成するものであり、撮像用クロックと表示用クロックが非同期であるようなシステムに簡単に適用することはできない。

本発明は、上記の事情に鑑みてなされたもので、撮像用クロックと表示用クロックとが非同期の場合でも撮像と表示のフレームレートを同一にでき、かつ様々なシステムに対応できる同期信号生成装置、このような同期信号生成装置を備えるデジタルカメラ、及びこのような同期信号生成方法を提供することを目的とする。

上記の目的を達成するために、本発明の第１の態様による同期信号生成装置は、撮像素子を駆動するための撮像用同期信号を生成する撮像同期信号生成部と、表示装置を駆動するための表示用同期信号を生成する表示同期信号生成部と、前記撮像用同期信号を生成するための一部の水平ラインの撮像用クロックの周期を制御する撮像クロック制御部と、前記撮像用同期信号と前記表示用同期信号との間の位相差を検出する位相差検出部と、前記位相差検出部により検出された位相差に基づいて前記撮像用同期信号の周期を制御する周期制御部とを備え、前記周期制御部は、前記撮像用同期信号と前記表示用同期信号との間の目標位相差が入力され、前記撮像クロック制御部の動作を制御することにより、前記撮像用同期信号と前記表示用同期信号との間の位相差を、前記目標位相差に近づけることを特徴とする。

また、上記の目的を達成するために、本発明の第２の態様による同期信号生成装置は、撮像素子を駆動するための撮像用同期信号を生成する撮像同期信号生成部と、表示装置を駆動するための表示用同期信号を生成する表示同期信号生成部と、前記表示同期信号を生成するための一部の水平ラインの表示用クロックの周期を制御する表示クロック制御部と、前記撮像用同期信号と前記表示用同期信号との間の位相差を検出する位相差検出部と、前記位相差検出部により検出された位相差に基づいて前記表示用同期信号の周期を制御する周期制御部とを備え、前記周期制御部は、前記撮像用同期信号と前記表示用同期信号との間の目標位相差が入力され、前記表示クロック制御部の動作を制御することにより、前記撮像用同期信号と前記表示用同期信号との間の位相差を、前記目標位相差に近づけることを特徴とする。

また、上記の目的を達成するために、本発明の第３の態様によるデジタルカメラは、被写体を撮像して撮像信号を取得する撮像部と、前記撮像部を駆動するための撮像用同期信号を生成する撮像同期信号生成部と、前記撮像用同期信号を生成するための一部の水平ラインの撮像用クロックの周期を制御する撮像クロック制御部と、前記撮像部において取得された撮像信号を処理して画像データを得る画像処理部と、前記画像処理部において得られた画像データに基づいて画像を表示する表示部と、前記撮像用同期信号と非同期な信号であって前記表示部を駆動するための表示用同期信号を生成する表示同期信号生成部と、前記撮像用同期信号と前記表示用同期信号との間の位相差を検出する位相差検出部と、前記位相差検出部により検出された位相差を目標位相差に基づいて前記撮像用同期信号の周期を制御する周期制御部とを具備し、前記周期制御部は、前記撮像用同期信号と前記表示用同期信号との間の目標位相差が入力され、前記撮像クロック制御部の動作を制御することにより、前記撮像用同期信号と前記表示用同期信号との間の位相差を、前記目標位相差に近づけることを特徴とする。
また、上記の目的を達成するために、本発明の第４の態様によるデジタルカメラは、被写体を撮像して撮像信号を取得する撮像部と、前記撮像部を駆動するための撮像用同期信号を生成する撮像同期信号生成部と、前記撮像部において取得された撮像信号を処理して画像データを得る画像処理部と、前記画像処理部において得られた画像データに基づいて画像を表示する表示部と、前記撮像用同期信号と非同期な信号であって前記表示部を駆動するための表示用同期信号を生成する表示同期信号生成部と、前記表示同期信号を生成するための一部の水平ラインの表示用クロックの周期を制御する表示クロック制御部と、前記撮像用同期信号と前記表示用同期信号との間の位相差を検出する位相差検出部と、前記位相差検出部により検出された位相差を目標位相差に基づいて前記表示用同期信号の周期を制御する周期制御部と、前記位相差検出部により検出された位相差に基づいて前記表示用同期信号の周期を制御する周期制御部とを具備し、前記周期制御部は、前記撮像用同期信号と前記表示用同期信号との間の目標位相差が入力され、前記表示クロック制御部の動作を制御することにより、前記撮像用同期信号と前記表示用同期信号との間の位相差を、前記目標位相差に近づけることを特徴とする。

また、上記の目的を達成するために、本発明の第５の態様による同期信号生成方法は、撮像素子を駆動するための撮像用同期信号と、該撮像用同期信号と非同期な信号であり前記表示装置を駆動するための表示用同期信号とを生成する同期信号生成方法であって、前記撮像用同期信号と前記表示用同期信号との間の位相差を検出し、前記検出された位相差を目標位相差に近づけるように前記撮像用同期信号を生成するための一部の水平ラインの撮像用クロックの周期を制御することにより、前記撮像用同期信号の周期を制御することを特徴とする。
また、上記の目的を達成するために、本発明の第６の態様による同期信号生成方法は、撮像素子を駆動するための撮像用同期信号と、該撮像用同期信号と非同期な信号であり前記表示装置を駆動するための表示用同期信号とを生成する同期信号生成方法であって、前記撮像用同期信号と前記表示用同期信号との間の位相差を検出し、前記検出された位相差を目標位相差に近づけるように前記表示同期信号を生成するための一部の水平ラインの表示用クロックの周期を制御することにより、前記表示用同期信号の周期を制御することを特徴とする。

本発明によれば、撮像用同期信号の周期と表示用同期信号の周期が異なる場合でも撮像と表示のフレームレートを同一にでき、かつ様々なシステムに対応できる同期信号生成装置、このような同期信号生成装置を備えるデジタルカメラ、及びこのような同期信号生成方法を提供することができる。

以下、図面を参照して本発明の実施形態を説明する。
［第１の実施形態］
図１は、本発明の第１の実施形態に係る同期信号生成装置を備えるデジタルカメラの要部のブロック図である。ここで、図１のデジタルカメラは、特にライブビュー表示動作に係る構成のみを図示している。図１以外の構成については従来のデジタルカメラと同様で良く、例えば図１に示す以外に撮像データを記録するための記録媒体等が設けられていても良い。

図１に示すデジタルカメラは、撮像素子（ＣＣＤ）１と、タイミングジェネレータ（ＴＧ）２と、撮像同期信号生成部３と、撮像クロック生成部４と、撮像インターフェイス（Ｉ/Ｆ）部５と、データバス６と、メモリコントローラ７と、メモリ（ＳＤＲＡＭ）８と、画像処理部９と、表示Ｉ/Ｆ部１０と、表示部（ＴＦＴ）１１と、表示同期信号生成部１２と、表示クロック生成部１３とから構成されている。

撮像素子１は、例えばＣＣＤ方式の撮像素子であり、図示しない被写体を撮像して撮像信号を得る。ＴＧ２は、撮像同期信号生成部３からの撮像用同期信号に基づいて撮像素子１を駆動するための駆動信号を生成して撮像素子１に出力する。撮像同期信号生成部３は、撮像クロック生成部４からの撮像用クロックと表示同期信号生成部１２からの表示用同期信号とに基づいて、撮像用同期信号を生成してＴＧ２と撮像Ｉ/Ｆ部５とに出力する。撮像クロック生成部４は、発振回路等から構成され、撮像同期信号生成部３において撮像用同期信号を生成するための撮像用クロックを生成する。ここで、撮像同期信号生成部３の構成及び動作については後で詳しく説明する。

撮像Ｉ/Ｆ５は、撮像同期信号生成部３からの撮像用同期信号を受けて撮像素子１から撮像信号を取得し、ノイズ除去や増幅等のアナログ処理とアナログ処理した撮像信号のデジタル変換処理等の前処理を行う。そして、前処理して得られた撮像データを、データバス６を介してメモリ８に格納する。

メモリコントローラ７は、メモリ８にデータを読み書きする際のアドレス制御を行う。メモリ８は、例えばＳＤＲＡＭから構成されており、撮像Ｉ/Ｆ５において取得された撮像データや画像処理部９において画像処理がなされた後の撮像データ等の各種データを一時格納する。画像処理部９は、データバス６を介してメモリ８から撮像データを読み出して階調変換処理やリサイズ処理等の表示のための種々の画像処理を施し、処理後の撮像データをメモリ８に格納する。

表示Ｉ/Ｆ部１０は、表示同期信号生成部１２からの表示用同期信号を受けたタイミングでメモリ８から撮像データを読み出して映像信号に変換し、表示部１１に出力する。表示部１１は、例えばＴＦＴ液晶から構成された表示部であり、表示Ｉ/Ｆ部１０から入力された映像信号に基づいて画像を表示する。表示同期信号生成部１２は、表示クロック生成部１３からの表示用クロックに基づいて表示用同期信号を生成して表示Ｉ/Ｆ部１０と、表示部１１と撮像同期信号生成部３とに出力する。表示クロック生成部１３は、発振回路等から構成され、表示同期信号生成部１２において表示用同期信号を生成するために表示用クロックを生成する。

以下、図１に示すデジタルカメラにおけるライブビュー表示動作について図２を参照して説明する。図２は、ライブビュー表示時の撮像同期信号生成部３、撮像Ｉ/Ｆ部５、画像処理部９、表示同期信号生成部１２、及び表示Ｉ/Ｆ部１０の動作について示すタイミングチャートである。

撮像同期信号生成部３からＴＧ２に垂直同期信号ＣＣＤ＿ＶＤが入力されると無効期間（ブランキング期間）の後、水平同期信号ＣＣＤ＿ＨＤに従って撮像素子１で取得された撮像信号が１ラインずつ１フレーム分、撮像Ｉ/Ｆ部５によって取り込まれて前処理される。撮像Ｉ/Ｆ部５において前処理されて得られた撮像データは、メモリコントローラ７の制御の下、データバス６を介してメモリ８に格納される。メモリ８に画像処理部９における画像処理に必要なライン数の撮像データが格納されると、その撮像データが画像処理部９により読み出されて画像処理され、メモリ８に再び格納される。

その後、表示Ｉ/Ｆ部１０に垂直同期信号ＴＦＴ＿ＶＤが入力されると、メモリ８に格納された画像処理後の撮像データが読み出されて映像信号に変換され、この映像信号に基づいて表示部１１に画像が表示される。

ここで、第１の実施形態では、撮像用の垂直同期信号ＣＣＤ＿ＶＤが入力されてから一定の位相差をおいて、表示同期信号生成部１２から表示Ｉ/Ｆ部１０に垂直同期信号ＴＦＴ＿ＶＤを入力する。この一定の位相差は、撮像Ｉ/Ｆ部５による撮像信号の取り込みが開始されてから、表示Ｉ/Ｆ部１０によって撮像データが読み出されるまでの時間、特に、画像処理部９における画像処理時間に応じて設定される。図２に示すように、画像処理時間はデータバス６のトラフィックにより変動するものであるが、ある程度の見積りは可能である。この画像処理時間をもとに、垂直同期信号ＣＣＤ＿ＶＤが入力された時点から、表示のタイミングが画像処理のタイミングを追い越さないような最短の時点までの時間を設定する。

このようにして同期信号を生成することにより、撮像のタイミングが表示のタイミングよりも早すぎて表示できないフレームが発生したり、表示のタイミングが撮像のタイミングよりも早すぎて同じフレームの画像が続けて表示されたりすることがない。

図３は、第１の実施形態における同期信号生成方法を実現するための撮像同期信号生成部３の構成を示すブロック図である。撮像同期信号生成部３は、水平カウンタ３１と、垂直カウンタ３２と、位相比較器３３と、周期制御器３４とから構成されている。

水平カウンタ３１は、撮像用の水平同期信号ＣＣＤ＿ＨＤを生成するためのカウンタである。この水平カウンタ３１は、撮像クロック生成部４から撮像用クロックが入力される毎にカウントアップし、周期制御器３４によって指定されたＣＣＤ＿ＨＤの１周期分までカウントした時点で、次の水平ラインに対応するＣＣＤ＿ＨＤを、ＴＧ２と、撮像Ｉ/Ｆ部５と、垂直カウンタ３２とに出力する。そして、ＣＣＤ＿ＨＤを１つ出力した時点でカウンタを初期化する。

垂直カウンタ３２は、撮像用の垂直同期信号ＣＣＤ＿ＶＤを生成するためのカウンタである。この垂直カウンタ３２は、水平カウンタ３１から水平同期信号ＣＣＤ＿ＨＤが入力される毎にカウントアップし、ＣＣＤ＿ＶＤの１周期分（１フレーム分）までカウントした時点で、次フレームに対応するＣＣＤ＿ＶＤを、ＴＧ２と、撮像Ｉ/Ｆ部５と、位相比較器３３とに出力する。そして、ＣＣＤ＿ＶＤを１つ出力した時点でカウンタを初期化する。

位相比較器３３は、垂直カウンタ３２から入力される撮像用の垂直同期信号ＣＣＤ＿ＶＤと、表示同期信号生成部１２から入力される表示用の垂直同期信号ＴＦＴ＿ＶＤとの位相差を検出し、検出した位相差の値を周期制御器３４に出力する。周期制御器３４は、位相比較器３３において検出された位相差が所定の目標位相差となるように撮像用同期信号の周期を設定する。

以下、周期制御器３４によって行われる撮像用同期信号の周期制御について説明する。
まず、周期制御器３４には、図４（ａ）に示すような、撮像用の垂直同期信号ＣＣＤ＿ＶＤと表示用の垂直同期信号ＴＦＴ＿ＶＤとの位相差の目標値（目標位相差）が設定される。この目標位相差は、図２で示した時間差に対応して設定されるものである。

周期制御器３４は、位相比較器３３から入力されるＣＣＤ＿ＶＤとＴＦＴ＿ＶＤの位相差と目標位相差とを比較し、ＣＣＤ＿ＶＤとＴＦＴ＿ＶＤの位相差と目標位相差との差が小さくなるように、次フレームにおけるＣＣＤ＿ＶＤの周期を設定する。

例えば、図４（ａ）のように、ＣＣＤ＿ＶＤとＴＦＴ＿ＶＤとの位相差と目標位相差との差が０若しくは非常に小さい場合には、次フレームにおけるＣＣＤ＿ＶＤの周期を現フレームにおけるＣＣＤ＿ＶＤの周期と同じに設定する。これにより、次フレームにおけるＣＣＤ＿ＶＤとＴＦＴ＿ＶＤとの位相差も目標位相差と等しくなる。

また、図４（ｂ）のように、ＣＣＤ＿ＶＤとＴＦＴ＿ＶＤとの位相差が、目標位相差よりも大きい場合には、次フレームにおけるＣＣＤ＿ＶＤの周期を目標位相差とのずれ量分だけ延ばすようにする。これにより、ＣＣＤ＿ＶＤとＴＦＴ＿ＶＤとの位相差が現フレームよりも目標位相差に近づくようになる。

逆に、図４（ｃ）のようにＣＣＤ＿ＶＤとＴＦＴ＿ＶＤとの位相差が目標位相差よりも小さい場合には、次フレームにおけるＣＣＤ＿ＶＤの周期を目標位相差とのずれ量の分だけ縮めるようにする。これにより、ＣＣＤ＿ＶＤとＴＦＴ＿ＶＤとの位相差が現フレームよりも目標位相差に近づくようになる。

図５（ａ）〜図５（ｃ）はＣＣＤ＿ＶＤの周期制御の具体例を示す図である。ここで、第１の実施形態においては、ＣＣＤ＿ＨＤの周期を延ばすか、或いは縮めることでＣＣＤ＿ＶＤの周期を制御する。つまり、水平カウンタ３１においてＣＣＤ＿ＨＤの周期を変化させることで垂直カウンタ３２からＣＣＤ＿ＶＤを出力させるタイミングを遅らせたり早めたりすることが可能である。

図５（ａ）は前のフレームにおいてＣＣＤ＿ＶＤとＴＦＴ＿ＶＤとの位相差が目標位相差と略等しい場合の周期制御のタイミングチャートである。この場合は、図５（ａ）に示すように、次フレームの各ＣＣＤ＿ＨＤの周期を現フレームと同じにする。

図６（ａ）は、図５（ａ）の周期制御が行われる場合の撮像動作の概略について示す図である。ＴＧ２及び撮像Ｉ/Ｆ部５にＣＣＤ＿ＶＤが入力された後の所定ラインの期間は無効期間（ブランキング期間）である。この無効期間は、撮像信号の読み出しの同期をとるための期間であり、この無効期間内では撮像信号の読み出しが行われない。無効期間の後は、ＣＣＤ＿ＨＤが入力される毎に１水平ライン分の撮像信号が読み出される。このようにして１フレーム分の撮像信号が読み出された後は、次フレームに対応するＣＣＤ＿ＶＤが入力され、次フレームも同様にして撮像信号の読み出しが行われる。

図５（ｂ）は前のフレームにおいてＣＣＤ＿ＶＤとＴＦＴ＿ＶＤとの位相差が目標位相差よりも大きい場合の周期制御のタイミングチャートである。この場合は、図５（ｂ）に示すように、目標位相差とのずれ量の分だけＣＣＤ＿ＨＤの周期を延ばすようにする。図５（ｂ）の例では、無効期間２及び無効期間３に入力されるＣＣＤ＿ＨＤの周期を所定時間ずつ延ばし、延ばした時間の合計がずれ量となるようにしている。

図６（ｂ）は、図５（ｂ）の周期制御が行われる場合の撮像動作の概略について示す図である。図５（ｂ）の周期制御では、図６（ｂ）に示すように、無効期間の周期が延ばされる。この場合、延ばされた周期の分だけ、撮像信号の読み出しが遅れることになり、有効期間内での撮像信号の読み出し動作に影響を与えずに、撮像と表示のフレームレートが一致する。

図５（ｃ）は前のフレームにおいてＣＣＤ＿ＶＤとＴＦＴ＿ＶＤとの位相差が目標位相差よりも小さい場合の周期制御のタイミングチャートである。この場合は、図５（ｃ）に示すように、目標位相差とのずれ量の分だけＣＣＤ＿ＨＤの周期を縮めるようにする。図５（ｃ）の例では、無効期間２及び無効期間３に入力されるＣＣＤ＿ＨＤの周期を所定時間ずつ縮め、縮めた時間の合計がずれ量となるようにしている。

図６（ｃ）は、図５（ｃ）の周期制御が行われる場合の撮像動作の概略について示す図である。図５（ｃ）の周期制御では、図６（ｃ）に示すように、無効期間の周期が縮められる。この場合、縮められた周期の分だけ、撮像信号の読み出しが早まるので、撮像と表示のフレームレートが一致する。

以上説明したように、第１の実施形態においては、撮像クロックと表示クロックとが非同期のシステムであっても、撮像用同期信号と表示用同期信号との位相差が常に目標位相差に近づくように、撮像用同期信号の周期が制御される。これにより、撮像と表示のフレームレートを一致させることが可能である。

ここで、ＣＣＤ＿ＨＤの周期制御は１つの水平ラインでのみ行っても良いし、図５（ｂ）や図５（ｃ）に示すように複数ラインに分けて行っても良い。実際には、水平カウンタの構成等により、１つの水平ライン毎に延び縮みできる周期の限界が決まってしまうので、図５（ｂ）や図５（ｃ）に示すようにして複数の水平ラインに分けて周期制御を行うことが好ましい。

更に、ＣＣＤ＿ＨＤの周期は有効期間内で変化させても良いが、図５（ｂ）や図５（ｃ）に示すように無効期間内で変化させるほうがより好ましい。無効期間内で周期制御を行うことにより、有効画素の読み出しに影響を与えることがないので、装置の誤動作等の不具合が発生する可能性を低減することが可能である。

また、図６（ａ）や図６（ｂ）ではフレーム毎にＣＣＤ＿ＨＤの周期を制御する例を示しているが、数フレームに一度だけ変更するようにしても良い。また、第１の実施形態では現フレームの位相差に基づいて次フレームの撮像用同期信号の周期を制御しているが、過去の数フレームの位相差に基づいて次フレームの撮像用同期信号の周期を制御するようにしても良い。このように過去フレームの位相比較結果も用いることでＣＣＤ＿ＨＤをなだらかに変化させることが可能である。

また、第１の実施形態では、撮像用同期信号の周期を制御する例について説明したが、表示用同期信号の側の周期を制御するようにしても良い。この場合のデジタルカメラのブロック図を図７に示す。図７が図１と異なる点は、撮像同期信号生成部３からの撮像用同期信号が表示同期信号生成部１２に入力される点のみである。

また、図８に図７に示す変形例に対応した表示同期信号生成部１２の構成を示す。図８の表示同期信号生成部１２は、図３の撮像同期信号生成部３と略同一の構成であり、水平カウンタ１２１と、垂直カウンタ１２２と、位相比較器１２３と、周期制御器１２４とから構成される。ただし、本変形例においては、周期制御器１２４における周期制御の関係が周期制御器３４とは逆になる。つまり、ＣＣＤ＿ＶＤとＴＦＴ＿ＶＤとの位相差が、目標位相差よりも大きい場合には、次フレームにおけるＴＦＴ＿ＶＤの周期を目標位相差とのずれ量分だけ縮めるようにする。逆に、ＣＣＤ＿ＶＤとＴＦＴ＿ＶＤとの位相差が目標位相差よりも小さい場合には、次フレームにおけるＴＦＴ＿ＶＤの周期を目標位相差とのずれ量の分だけ延ばすようにする。

［第２の実施形態］
次に、本発明の第２の実施形態について説明する。第２の実施形態は、撮像用同期信号と表示用同期信号との位相差に基づいて撮像クロックの周期を制御することにより、撮像と表示との同期を制御する。

図９は、第２の実施形態に係る同期信号生成装置を備えるデジタルカメラの要部のブロック図である。ここで、図９において、図１と同一の構成については図１と同一の参照符号を付すことで説明を省略する。図９に示すデジタルカメラにおいては撮像同期信号生成部３と撮像クロック生成部４との間に撮像クロック制御部１４が設けられており、かつ撮像クロック制御部１４に撮像同期信号生成部３からの撮像用同期信号と表示同期信号生成部１２からの表示用同期信号とが入力される点が第１の実施形態と異なる。また、第２の実施形態においては図２に示す、撮像同期信号生成部３の内部に位相比較器３３と周期制御器３４とを設ける必要がない。

図１０は、第２の実施形態における同期信号生成方法を実現するための撮像クロック制御部１４の構成を示すブロック図である。撮像クロック制御部１４は、分周及び逓倍器１４１と、位相比較器１４２と、周期制御器１４３と、セレクタ１４４とから構成されている。

分周及び逓倍器１４１は、撮像クロック生成部４からの撮像クロックを分周若しくは逓倍してセレクタ１４４に出力する。

位相比較器１４２は、撮像同期信号生成部３から入力される撮像用の垂直同期信号ＣＣＤ＿ＶＤと、表示同期信号生成部１２から入力される表示用の垂直同期信号ＴＦＴ＿ＶＤとの位相差を検出し、検出した位相差の値を周期制御器３４に出力する。周期制御器１４３には、位相比較器１４２において検出された位相差と撮像同期信号生成部３からの水平同期信号ＣＣＤ＿ＨＤとが入力される。周期制御器１４３は、位相比較器１４２において検出された位相差と目標位相差とを比較し、位相比較器１４２において検出された位相差が目標位相差に近づくように、無効期間（ブランキング期間）内での撮像用クロックの周期を設定する。ここで、現在が無効期間であるか否かの判定は、例えばＣＣＤ＿ＨＤをカウントすることにより行う。セレクタ１４４は、周期制御器３４からのクロック選択信号を受けて、撮像クロック生成部４から入力される撮像用クロックと分周及び逓倍器１４１における分周或いは逓倍後の撮像用クロックとの何れかを選択して撮像同期信号生成部３に出力する。

図１１は、第２の実施形態における撮像用クロックの選択制御について示すタイミングチャートである。

図１１に示すように、撮像クロック生成部４から撮像クロック制御部１４に入力される撮像用クロックはクロック周波数が一定である。撮像用クロックが分周及び逓倍器１４１に入力されると撮像用クロックが分周及び逓倍される。なお、図１１においては分周後の撮像用クロックのみを示している。

この状態で、位相比較器１４２において検出されたＣＣＤ＿ＶＤとＴＦＴ＿ＶＤとの位相差が周期制御器１４３に入力される。周期制御器１４３においては、位相比較器１４２から入力された位相差と目標位相差との比較が行われ、この位相差が目標位相差に近づくように、撮像用クロックの周期が制御される。例えば、位相比較器１４２から入力された位相差が目標位相差よりも大きい場合には、第１の実施形態と同様に、次フレームにおけるＣＣＤ＿ＶＤの周期を目標位相差とのずれ量分だけ延ばす。この場合には、無効期間の間の撮像用クロックを分周後の撮像用クロックに設定するためのクロック選択信号がセレクタ１４４に入力される。これを受けてセレクタ１４４においては分周後の撮像用クロックが選択される。したがって、この期間内での撮像用同期信号の周期は、その他の期間内での撮像用同期信号の周期よりも長くなる。

以上説明したように、第２の実施形態においては、撮像用同期信号を生成するための撮像用クロックの周期を、ＣＣＤ＿ＶＤとＴＦＴ＿ＶＤとの位相差が目標位相差に近づくように設定された時間幅となるように制御することで、撮像と表示のフレームレートを一致させることが可能である。

ここで、分周及び逓倍器１４１は、最低１個の分周器及び逓倍器から構成されるが、分周器及び逓倍器を複数設けるようにし、分周クロック及び逓倍クロックを複数生成できるようにしても良い。このように複数の分周クロック及び逓倍クロックを生成しておくことにより、撮像用クロックの周期制御の分解能を向上させることが可能である。

また、第２の実施形態においても、第１の実施形態と同様に表示用同期信号を生成するための表示用クロックの周期を制御しても良い。この場合のデジタルカメラのブロック図を図１２に示す。図１２が図９と異なる点は、撮像クロック制御部１４の代わりに表示クロック制御部１５が設けられている点である。

また、図１３に図１２に示す変形例に対応した表示クロック制御部１５の構成を示す。図１３の表示クロック制御部１５は、図１０の撮像クロック制御部１４と略同一の構成であり、分周及び逓倍器１５１と、位相比較器１５２と、周期制御器１５３と、セレクタ１５４とから構成される。ただし、本変形例においては、周期制御器１５３における周期制御の関係が周期制御器１４３とは逆になる。

以上実施形態に基づいて本発明を説明したが、本発明は上記した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。

更に、上記した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、上述したような課題を解決でき、上述したような効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。

本発明の第１の実施形態に係る同期信号生成装置を備えるデジタルカメラの要部のブロック図である。ライブビュー表示時のタイミングチャートである。第１の実施形態における撮像同期信号生成部３の構成を示すブロック図である。撮像用同期信号の周期制御の概念について説明するための図である。垂直同期信号ＣＣＤ＿ＶＤの周期制御の具体例を示す図である。垂直同期信号ＣＣＤ＿ＶＤの周期制御が行われる場合の撮像動作の概略について示す図である。第１の実施形態の変形例におけるデジタルカメラの要部のブロック図である。第１の実施形態の変形例における表示同期信号生成部１２の構成を示すブロック図である。本発明の第２の実施形態に係る同期信号生成装置を備えるデジタルカメラの要部のブロック図である。第２の実施形態における撮像クロック制御部１４の構成を示すブロック図である。第２の実施形態における撮像用クロックの選択制御について示すタイミングチャートである。第２の実施形態の変形例におけるデジタルカメラの要部のブロック図である。第２の実施形態の変形例における表示クロック制御部１５の構成を示すブロック図である。

符号の説明

１…撮像素子、２…タイミングジェネレータ（ＴＧ）、３…撮像同期信号生成部、４…撮像クロック生成部、５…撮像インターフェイス（Ｉ/Ｆ）部、６…データバス、７…メモリコントローラ、８…メモリ、９…画像処理部、１０…表示インターフェイス（Ｉ/Ｆ）部、１１…表示部、１２…表示同期信号生成部、１３…表示クロック生成部、１４…撮像クロック制御部、１５…表示クロック制御部、３１，１２１…水平カウンタ、３２，１２２…垂直カウンタ、３３，１２３，１４２，１５２…位相比較器、３４，１２４，１４３，１５３…周期制御器、１４１，１５１…分周及び逓倍器、１４４，１５４…セレクタ

Claims

撮像素子を駆動するための撮像用同期信号を生成する撮像同期信号生成部と、
表示装置を駆動するための表示用同期信号を生成する表示同期信号生成部と、
前記撮像用同期信号を生成するための一部の水平ラインの撮像用クロックの周期を制御する撮像クロック制御部と、
前記撮像用同期信号と前記表示用同期信号との間の位相差を検出する位相差検出部と、
前記位相差検出部により検出された位相差に基づいて前記撮像用同期信号の周期を制御する周期制御部と、
を備え、
前記周期制御部は、前記撮像用同期信号と前記表示用同期信号との間の目標位相差が入力され、前記撮像クロック制御部の動作を制御することにより、前記撮像用同期信号と前記表示用同期信号との間の位相差を、前記目標位相差に近づけることを特徴とする同期信号生成装置。
前記撮像クロック制御部は、
前記撮像用クロックを分周若しくは逓倍する分周及び逓倍部と、
前記撮像用クロックと前記分周若しくは逓倍後の撮像用クロックとを、前記位相差を前記目標位相差に近づけるために設定された時間幅となるように選択的に切り替えて出力する切り替え部と、
を具備することを特徴とする請求項１に記載の同期信号生成装置。
前記目標位相差は、前記撮像素子が撮像信号を取得してから、該撮像信号に基づく画像を前記表示装置に表示するまでの時間に基づいて設定されることを特徴とする請求項１に記載の同期信号生成装置。
前記周期制御部は、ブランキング期間中の水平ラインの撮像用クロックの周期を制御するように前記撮像クロック制御部の動作を制御することを特徴とする請求項１に記載の同期信号生成装置。
前記撮像用同期信号を生成するための撮像用クロックと前記表示用同期信号を生成するための表示用クロックとが非同期であることを特徴とする請求項１に記載の同期信号生成装置。
撮像素子を駆動するための撮像用同期信号を生成する撮像同期信号生成部と、
表示装置を駆動するための表示用同期信号を生成する表示同期信号生成部と、
前記表示同期信号を生成するための一部の水平ラインの表示用クロックの周期を制御する表示クロック制御部と、
前記撮像用同期信号と前記表示用同期信号との間の位相差を検出する位相差検出部と、
前記位相差検出部により検出された位相差に基づいて前記表示用同期信号の周期を制御する周期制御部と、
を備え、
前記周期制御部は、前記撮像用同期信号と前記表示用同期信号との間の目標位相差が入力され、前記表示クロック制御部の動作を制御することにより、前記撮像用同期信号と前記表示用同期信号との間の位相差を、前記目標位相差に近づけることを特徴とする同期信号生成装置。
前記表示クロック制御部は、
前記表示用クロックを分周若しくは逓倍する分周及び逓倍部と、
前記表示用クロックと前記分周若しくは逓倍後の表示用クロックとを、前記位相差を前記目標位相差に近づけるために決定された時間幅となるように選択的に切り替えて出力する切り替え部と、
を具備することを特徴とする請求項６に記載の同期信号生成装置。
前記周期制御部は、ブランキング期間中の水平ラインの表示用クロックの周期を制御するように前記表示クロック制御部の動作を制御することを特徴とする請求項６に記載の同期信号生成装置。
前記撮像用同期信号を生成するための撮像用クロックと前記表示用同期信号を生成するための表示用クロックとが非同期であることを特徴とする請求項６に記載の同期信号生成装置。
被写体を撮像して撮像信号を取得する撮像部と、
前記撮像部を駆動するための撮像用同期信号を生成する撮像同期信号生成部と、
前記撮像用同期信号を生成するための一部の水平ラインの撮像用クロックの周期を制御する撮像クロック制御部と、
前記撮像部において取得された撮像信号を処理して画像データを得る画像処理部と、
前記画像処理部において得られた画像データに基づいて画像を表示する表示部と、
前記撮像用同期信号と非同期な信号であって前記表示部を駆動するための表示用同期信号を生成する表示同期信号生成部と、
前記撮像用同期信号と前記表示用同期信号との間の位相差を検出する位相差検出部と、
前記位相差検出部により検出された位相差を目標位相差に基づいて前記撮像用同期信号の周期を制御する周期制御部と、
を具備し、
前記周期制御部は、前記撮像用同期信号と前記表示用同期信号との間の目標位相差が入力され、前記撮像クロック制御部の動作を制御することにより、前記撮像用同期信号と前記表示用同期信号との間の位相差を、前記目標位相差に近づけることを特徴とするデジタルカメラ。
前記周期制御部は、ブランキング期間中の水平ラインの撮像用クロックの周期を制御するように前記撮像クロック制御部の動作を制御することを特徴とする請求項１０に記載のデジタルカメラ。
被写体を撮像して撮像信号を取得する撮像部と、
前記撮像部を駆動するための撮像用同期信号を生成する撮像同期信号生成部と、
前記撮像部において取得された撮像信号を処理して画像データを得る画像処理部と、
前記画像処理部において得られた画像データに基づいて画像を表示する表示部と、
前記撮像用同期信号と非同期な信号であって前記表示部を駆動するための表示用同期信号を生成する表示同期信号生成部と、
前記表示同期信号を生成するための一部の水平ラインの表示用クロックの周期を制御する表示クロック制御部と、
前記撮像用同期信号と前記表示用同期信号との間の位相差を検出する位相差検出部と、
前記位相差検出部により検出された位相差を目標位相差に基づいて前記表示用同期信号の周期を制御する周期制御部と、
前記位相差検出部により検出された位相差に基づいて前記表示用同期信号の周期を制御する周期制御部と、
を具備し、
前記周期制御部は、前記撮像用同期信号と前記表示用同期信号との間の目標位相差が入力され、前記表示クロック制御部の動作を制御することにより、前記撮像用同期信号と前記表示用同期信号との間の位相差を、前記目標位相差に近づけることを特徴とするデジタルカメラ。
前記周期制御部は、ブランキング期間中の水平ラインの表示用クロックの周期を制御するように前記表示クロック制御部の動作を制御することを特徴とする請求項１２に記載のデジタルカメラ。
撮像素子を駆動するための撮像用同期信号と、該撮像用同期信号と非同期な信号であり前記表示装置を駆動するための表示用同期信号とを生成する同期信号生成方法であって、
前記撮像用同期信号と前記表示用同期信号との間の位相差を検出し、
前記検出された位相差を目標位相差に近づけるように前記撮像用同期信号を生成するための一部の水平ラインの撮像用クロックの周期を制御することにより、前記撮像用同期信号の周期を制御する、
ことを特徴とする同期信号生成方法。
ブランキング期間中の水平ラインの撮像用クロックの周期を制御することを特徴とする請求項１４に記載の同期信号生成方法。
撮像素子を駆動するための撮像用同期信号と、該撮像用同期信号と非同期な信号であり前記表示装置を駆動するための表示用同期信号とを生成する同期信号生成方法であって、
前記撮像用同期信号と前記表示用同期信号との間の位相差を検出し、
前記検出された位相差を目標位相差に近づけるように前記表示同期信号を生成するための一部の水平ラインの表示用クロックの周期を制御することにより、前記表示用同期信号の周期を制御する、
ことを特徴とする同期信号生成方法。
ブランキング期間中の水平ラインの表示用クロックの周期を制御することを特徴とする請求項１６に記載の同期信号生成方法。