JP5720820B2

JP5720820B2 - 装置

Info

Publication number: JP5720820B2
Application number: JP2014049851A
Authority: JP
Inventors: 塩原　隆一; 隆一塩原
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2014-03-13
Filing date: 2014-03-13
Publication date: 2015-05-20
Anticipated expiration: 2030-03-30
Also published as: JP2014161023A

Description

本発明は、装置に関し、特に液晶ディスプレー（ＬＣＤ:Liquid Cristal Display）や電子ビューファインダ等に設けられるＦＰＤ（Flat Panel Display）を備えた装置に関する。

従来、レンズ交換式デジタルカメラのファインダーにおいては、跳ね上げ式の反射鏡とペンタプリズムによってファインダースクリーンに被写体を結像させるＯＶＦ（Optical View Finder）が主流であった。跳ね上げ式のミラーやペンタプリズムは小型化と軽量化と低価格化の障壁となるためＯＶＦの代わりにＥＶＦ（Electric View Finder）を備えたレンズ交換式デジタルカメラが普及しつつある。

特開２００７−２３２８６９号公報

しかし従来のＥＶＦでは、イメージセンサからデータを取り込んでＦＰＤに被写体画像を表示するまでに消費される処理時間のために表示遅延が発生し、ＥＶＦで観察される被写体画像の動きが現実の被写体の動きから遅れる問題が生じている。ＥＶＦに遅れて表示される被写体画像を見ながらレリーズすると、ＥＶＦで確認していた被写体の動きや構図とは異なる動きや構図が記録されることになる。具体的には、従来のレンズ交換式デジタルカメラのＥＶＦに用いられているイメージセンサおよびＦＰＤのフレームレートが１５〜３０ｆｐｓ（frame per second）と遅く、画像処理回路の処理速度もイメージセンサやＦＰＤのフレームレートに合わせた低速なものであるため、ＥＶＦに表示される被写体画像の動きが現実の被写体の動きから遅れる時間は１００ｍ秒前後より長くなっている。このような表示遅延はＯＶＦに対するＥＶＦの大きなデメリットになっている。

また従来のデジタルカメラのＥＶＦでは、イメージセンサのフレームレートと画像処理回路のフレームレートとＦＰＤのフレームレートとが異なるため、被写体に対する表示の遅延時間が一定にならないという問題もある。具体的には、従来のデジタルカメラのＥＶＦでは、フレームレートが互いに異なるイメージセンサと画像処理回路とＦＰＤとがそれぞれ異なるタイミング生成回路によって生成されるタイミング制御信号によって個別に制御されている。このため、イメージセンサから読み込まれた１つのフレームデータに基づいてＦＰＤの連続する２つのフレームに同一の被写体画像が表示される状況が周期的に発生し、イメージセンサから次に読み込まれるフレームデータについては表示遅延が他のフレームよりもさらに１フレーム分だけ長くなる状況が周期的に発生する。この問題は、たとえイメージセンサのフレームレートがＦＰＤのフレームレートよりも画像処理回路のフレームレートよりも速く、ＦＰＤのフレームレートがイメージセンサのフレームレートよりも画像処理回路のフレームレートよりも遅い場合であったとしても、その逆の場合であったとしても解決しない。

本発明はこれらの問題に鑑みて創作されたものであって、デジタルカメラにおける被写体画像の表示遅延を短縮することを目的の１つとする。

（１）上記目的を達成するためのデジタルカメラは、光電変換によってピクセルデータを生成するエリアイメージセンサと、前記エリアイメージセンサに被写体画像を結像させる光学系と、表示用画像データに基づいて前記被写体画像を表示するフラットパネルディスプレイと、前記ピクセルデータから前記フラットパネルディスプレイに応じたフレームサイズの前記表示用画像データを生成する画像処理回路と、前記エリアイメージセンサと前記画像処理回路と前記フラットパネルディスプレイとにタイミング制御信号を印加するタイミング生成回路とを備え、前記エリアイメージセンサおよび前記フラットパネルディスプレイに印加される前記タイミング制御信号は、垂直同期信号および水平同期信号を含み、前記タイミング生成回路は、静止画撮影モードにおいては、前記エリアイメージセンサと前記フラットパネルディスプレイと前記画像処理回路のそれぞれにおいて１フレーム分のデータを処理する処理単位の繰り返し周期を１／６０秒より短い周期で一致させるとともに前記処理単位を繰り返す位相差を一定にする前記タイミング制御信号をフレーム毎に一元的に生成する。

本明細書において、"デジタルカメラ"はレンズ交換式デジタルカメラに限られず、レンズ一体式デジタルカメラや、静止画記録モードを有するデジタルビデオカメラや、デジタルカメラ付携帯電話などの静止画像データの記録機能を有する装置を意味する。また、"ピクセルデータ"とは、光電変換によって蓄積される電荷量を示すデータであって画素毎に１チャネルの階調値を示すデータである。例えばベイヤー配列された３色のカラーフィルタを備えたＣＣＤエリアイメージセンサから出力されるピクセルデータは、通常、画素毎にＲ（赤）、Ｇ（緑）、Ｂ（青）いずれかの階調値を示すアナログデータである。本発明によると、エリアイメージセンサとフラットパネルディスプレイ（ＦＰＤ）と画像処理回路のそれぞれにおいて１フレーム分のデータを処理する処理単位の周期が一致するとともにその位相差が一定になるように制御される。すなわち本発明によると、エリアイメージセンサ、ＦＰＤおよび画像処理回路のうち最もフレームレートが遅い回路に応じて、エリアイメージセンサとＦＰＤと画像処理回路のそれぞれにおいて１フレーム分のデータを処理する処理単位の周期が一致するとともにその位相差が全フレームについて一定になるように、一元的にタイミング制御信号が生成される。具体的には、相対的に速い回路が間欠的に動作するように、相対的に速い回路に対しては、敢えてその回路を一時停止させるタイミング制御信号が印加される。このため、イメージセンサから読み込まれた１フレーム分のピクセルデータに基づいてＦＰＤの連続する２つのフレームに同一の被写体画像が表示される問題は発生しない。したがって、本発明によると被写体画像の表示遅延を一定に保つことができる。そして、イメージセンサから画像処理回路に読み込まれた全フレーム分のピクセルデータに基づいてＦＰＤに被写体画像が必ず表示されることになる。また本発明によると、エリアイメージセンサとＦＰＤと画像処理回路のそれぞれにおいて１フレーム分のデータを処理する処理単位の周期が１／６０秒より短い周期（例えば、１／１００秒〜１／１２０秒）であるため、被写体画像の表示遅延を短縮することができる。さらに本発明によると、垂直同期信号のみならず水平同期信号までも一元的に生成するため、垂直同期信号および水平同期信号の組み合わせによってディスプレイにおける表示処理のタイミングを正確に制御できる。そして本発明によると、このようなタイミング制御信号を静止画撮影モードにおいてレリーズまで生成することによって、表示遅延を短くし、ディスプレイに表示される被写体画像の動きや構図と、デジタルカメラによって記録される被写体の動きや構図とのずれを、ＯＶＦに比べても小さくなるほどに低減することができる。なお、タイミング制御信号が生成されて各回路に印加されるタイミングは、フレーム毎に対応付けられていれば良く、１フレームのデータが各回路において処理されている期間中であっても、１フレームのデータが回路において処理されてから次の１フレームのデータが当該回路において処理されるまでの期間中であってもよい。

（２）上記目的を達成するためのデジタルカメラにおいて、前記エリアイメージセンサは、前記静止画撮影モードにおいて、レリーズまでは、レリーズすると出力する前記ピクセルデータよりも小さいフレームサイズの前記ピクセルデータを出力してもよい。
この構成において、静止画記録モードには、レリーズによって被写体の静止画像データが記録されるレリーズモードと、被写体を動画によって表示するライブビューモードとが含まれる。この構成を採用すると、エリアイメージセンサとＦＰＤと画像処理回路に求められる処理速度を抑制しながら被写体画像の表示遅延を短縮することができるとともに、高精細な静止画像をデジタルカメラによって記録することができる。

（３）上記目的を達成するためのデジタルカメラにおいて、前記処理単位の繰り返し周期を切り換えるモード切換手段をさらに備えてもよい。
この構成を採用すると、どの程度の速さで動く被写体を記録するか、動画と静止画のいずれを記録するのかといった撮影条件において許容されるディスプレイの表示遅延の範囲において消費電力を抑制することができる。

（４）上記目的を達成するためのデジタルカメラにおいて、前記モード切換手段は、前記静止画撮影モードと静止画再生モードと動画撮影モードと動画再生モードとを切り換え、前記タイミング生成回路は、前記静止画再生モードにおいては、前記フラットパネルディスプレイにおいて１／６０秒以上の周期で前記処理単位を繰り返させる前記タイミング制御信号を生成し、前記動画撮影モードにおいては、前記エリアイメージセンサと前記フラットパネルディスプレイと前記画像処理回路のそれぞれにおいて前記処理単位の繰り返し周期を１／６０秒であるいは１／６０秒よりも長い周期で一致させる前記タイミング制御信号を生成してもよい。
この構成を採用すると、静止画撮影モードにおける表示遅延を短縮しつつ、動画撮影モードでは消費電力を抑制することができる。

（５）上記目的を達成するためのデジタルカメラにおいて、前記エリアイメージセンサおよび前記フラットパネルディスプレイに印加される前記タイミング制御信号は、ドットクロック信号を含んでもよい。
この構成を採用すると、前記タイミング生成回路は、垂直同期信号のみならず水平同期信号およびドットクロック信号までも一元的に生成するため、垂直同期信号、水平同期信号およびドットクロック信号の組み合わせによってデジタルカメラのディスプレイにおける表示遅延を正確に制御できる。

（６）上記目的を達成するためのデジタルカメラにおいて、前記画像処理回路は、前記ピクセルデータが前記エリアイメージセンサから転送されるラインバッファを備えてもよい。
この構成を採用すると、ピクセルデータをＲＡＭに格納せずに表示用画像データの生成を開始できるため、エリアイメージセンサにおいてピクセルデータが生成されてから表示用画像データがＦＰＤに表示されるまでの表示遅延をさらに短縮することができる。

（７）上記目的を達成するためのデジタルカメラにおいて、前記画像処理回路は、前記ピクセルデータから中間画像データを生成する中間画像生成部と、前記中間画像データが格納されるラインバッファと、前記ラインバッファから前記中間画像データを読み出して前記中間画像データのフレームサイズを前記表示用画像データのフレームサイズに変換するフレームサイズ変換部とを備え、前記１フレーム分のデータを線順次にパイプライン処理してもよい。
この構成を採用すると、リサイズのために中間画像データをＲＡＭに格納せずに線順次にパイプライン処理することによって表示用画像データを生成できるため、エリアイメージセンサにおいてピクセルデータが生成されてから被写体画像がＦＰＤに表示されるまでの表示遅延をさらに短縮することができる。

本発明の実施形態にかかるブロック図である。本発明の実施形態にかかる模式図である。本発明の実施形態にかかるタイミングチャートである。本発明の実施形態にかかるタイミングチャートである。本発明の実施形態にかかるタイミングチャートである。

以下、本発明の実施の形態を添付図面を参照しながら説明する。尚、各図において対応する構成要素には同一の符号が付され、重複する説明は省略される。

１．概要
本発明の実施形態として図１に示すデジタルカメラ１は、静止画記録モード及び動画記録モードにおいて被写体画像を表示するＥＶＦ４０が備えられたレンズ交換式ミラーレスデジタルカメラである。デジタルカメラ１においては、エリアイメージセンサ１５と画像処理回路２２とＦＰＤ４０とに印加されるタイミング制御信号が１つのタイミング生成回路（ＴＧ）２１によって一元的にフレーム毎に生成される。すなわちエリアイメージセンサ１５、画像処理回路２２およびＥＶＦ４０のそれぞれにおいて１フレーム分のデータを処理する処理単位を繰り返す周期と位相とが１つのタイミング生成回路２１によって一元的に制御される。このため、エリアイメージセンサ１５、画像処理回路２２およびＦＰＤ４０のそれぞれにおいて１フレーム分のデータ（フレームデータ）を処理する処理単位を繰り返す周期は一致し、その処理単位の位相差は一定である。また、１フレーム分の処理単位を繰り返す周期は可変であり、モードによって切り換えることができる。さらに本実施形態にかかるデジタルカメラ１の静止画記録モードにおいては、レリーズまでは、エリアイメージセンサ１５からピクセルデータが出力されてからＥＶＦ４０に被写体画像が表示されるまでフレームデータがＲＡＭ３１に格納されることがない。なお"フレームデータ"とは、１フレーム分のピクセルデータまたは画像データを意味する。

２．構成
デジタルカメラ１には、光学系１０、エリアイメージセンサ１５、画像処理エンジン２０、ＥＶＦ４０、操作部３２、ＲＯＭ３０、ＲＡＭ３１等が備えられている。光学系１０は、エリアイメージセンサ１５に被写体画像を結像させるレンズ１１、絞り１２、シャッター１３およびローパスフィルタ１４を備え、図示しない筐体に交換可能に取り付けられる。エリアイメージセンサ１５としては、ベイヤー配列されたカラーフィルタと、光量に応じた電荷を光電変換によって画素毎に蓄積する多数のフォトダイオードとを備えるＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ、ＣＣＤ（Charge Coupled Device）イメージセンサ等の個体撮像素子が用いられる。エリアイメージセンサ１５にはドラフトモードでピクセルデータを読み出すための加算器や飛び越し走査が可能な読み出し回路が設けられている。エリアイメージセンサ１５としてＣＣＤイメージセンサを用いる場合、エリアイメージセンサ１５から出力されるピクセルデータを増幅してデジタル信号に変換する図示しないＡＤ変換器が備えられる。画像処理エンジン２０は、画像処理回路２２、タイミング生成回路２１、ＣＰＵ２３、加算器５１、ＶＲＡＭ（Video-RAM）５２等で構成される半導体集積回路チップである。画像処理回路２２は、それぞれ複数ライン分のフレームデータを格納できる２つのラインバッファ２２１、２２７、画素補間部２２２、ホワイトバランス補正部（ＷＢ）２２３、色変換部２２４、フィルタ処理部２２５、ガンマ補正部２２６、表示準備部２２８等を構成している。ラインバッファ２２１、画素補間部２２２、ホワイトバランス補正部（ＷＢ）２２３、色変換部２２４、フィルタ処理部２２５およびガンマ補正部２２６は中間画像生成部２２ａを構成している。ラインバッファ２２７および表示準備部２２８はフレームサイズ変換部２２ｂを構成している。フラットパネルディスプレイとしてのＥＶＦ４０は、インターフェース回路４１、コントローラー４２、液晶パネル４５、垂直駆動回路４３、垂直駆動回路４４、図示しない接眼レンズ等で構成される。本実施形態においては、画素毎に３色のカラーフィルタに対応する３つのサブピクセルを備える高温ポリシリコンＴＦＴ（Thin Film Transistor）液晶パネルが液晶パネル４５として用いられるが、他の形式の液晶パネルを用いても良い。コントローラー４２は、各サブピクセルに電圧を印加して液晶を駆動するためのデータ信号を表示用画像データに基づいて生成する。コントローラー４２によって生成されたデータ信号は、ピクセル毎に順次水平駆動回路４３および垂直駆動回路４４に転送される。したがって液晶パネル４５における被写体画像の表示はピクセル単位の走査によって行われる。液晶パネル４５が収容される筒型の筐体には液晶パネル４５に表示される被写体画像を拡大表示するための図示しない接眼レンズが設けられる。操作部３２はシャッターボタンと、モードを切り換えるためのモード切換手段としてのダイヤルスイッチと、絞りとシャッター速度を切り換えるためのダイヤルスイッチと、各種の設定メニューを操作するためのプッシュボタンとを備えている。

３．作動
デジタルカメラ１の作動は、静止画を記録するための静止画記録モード、動画を記録するための動画記録モード、静止画および動画を再生するための再生モードのそれぞれで異なる。静止画記録モードと動画記録モードと再生モードとは操作部３２のダイヤルスイッチを操作することによって切り換わる。再生モードには静止画を再生するための静止画再生モードと動画再生モードとが含まれている。静止画再生モードと動画再生モードとは、再生対象の画像データのフォーマットに応じてＣＰＵ２３によって自動的に切り換えられる。

（静止画記録モード）
ダイヤルスイッチの操作によって静止画記録モードに遷移すると、ＣＰＵ３３はエリアイメージセンサ１５をドラフトモードに設定するとともにタイミング生成回路２１を静止画記録モードに設定する。このため、静止画記録モードにおいてシャッターボタンが押されてレリーズするまでは、エリアイメージセンサ１５はドラフトモードで作動する。ドラフトモードとは、エリアイメージセンサ１５の有効画素数よりも少ない画素数のフレームサイズのピクセルデータをエリアイメージセンサ１５から出力させる高速読み出しモードである。

図２はドラフトモードにおいてエリアイメージセンサ１５からピクセルデータを読み出す方法の一例を示している。Ｒが付された矩形はＲ（赤）の帯域の光を透過するカラーフィルタに対応するフォトダイオードを示し、Ｇが付された矩形はＧ（緑）の帯域の光を透過するカラーフィルタに対応するフォトダイオードを示し、Ｂが付された矩形はＢ（青）の帯域の光を透過するカラーフィルタに対応するフォトダイオードを示している。図２に示すように、３行毎に１行ずつフォトダイオードを垂直方向に走査しながら、水平方向に並ぶ同一色のカラーフィルタに対応する３個ずつのフォトダイオードのピクセルデータを加算して読み出すと、エリアイメージセンサ１５から読み出されるピクセルデータのフレームサイズは垂直方向で１／３になり水平方向で１／３になり結果的に有効画素数の１／９になる。エリアイメージセンサ１５からピクセルデータを読み出す最速のフレームレートはピクセルデータのフレームサイズとドットクロックの周波数によって決まる。具体的には例えば、５４００画素×３６００画素が全て走査されるフルサイズモードにおいて１５０ＭＨｚのドットクロックによって１フレーム分のピクセルデータをエリアイメージセンサ１５から読み出すと、読み出しに要する時間は７．７ｆｐｓ相当のおよそ１３０ｍｓとなる。ピクセルデータを垂直方向に１／５に間引きしながら水平方向に３画素ずつ加算するドラフトモードにおいて１５０ＭＨｚのドットクロックによってエリアイメージセンサ１５からピクセルデータを読み出すと、フレームサイズは垂直方向で１／５で水平方向で１／３である１８００画素×７２０画素となり、１フレームの読み出しに要する時間は１１５ｆｐｓ相当のおよそ８．６４ｍｓに短縮される。

静止画記録モードに遷移すると、タイミング生成回路２１が静止画記録モードに応じたタイミング制御信号をエリアイメージセンサ１５、画像処理回路２２およびＥＶＦ４０に印加することによってＥＶＦ４０による被写体の動画表示が開始される。本実施形態では、１８００画素×７２０画素のピクセルデータがエリアイメージセンサ１５から読み出され、１０８０画素×７２０画素の表示用画像データに基づいて被写体画像が液晶パネル４５に表示される。静止画記録モードにおいてシャッターボタンが押されてレリーズするまでのエリアイメージセンサ１５、画像処理回路２２およびＥＶＦ４０の実効フレームレートは、６０ｆｐｓよりも速いことが望ましく、本実施形態では次に説明するように実効フレームレート１００ｆｐｓでエリアイメージセンサ１５、画像処理回路２２およびＥＶＦ４０が駆動される。

（静止画記録モード：ライブビューモード）
図３は静止画記録モードにおけるレリーズまでの期間においてエリアイメージセンサ１５、画像処理回路２２およびＥＶＦ４０が１つのフレームデータを処理する処理単位を繰り返すタイミングを示すタイミングチャートである。各矩形は１つのフレームデータを処理する処理単位を示し、矩形内の時間（ミリ秒）は１つのフレームデータの処理に要する時間を示している。本実施形態において１８００画素×７２０画素のフレームデータに対する処理単位を繰り返す最速フレームレートは、エリアイメージセンサ１５が１２０ｆｐｓ、画像処理回路２２の中間画像生成部２２ａが１１０ｆｐｓ、画像処理回路２２のフレームサイズ変換部２２ｂが１００ｆｐｓである。また、ＥＶＦ４０が１０８０画素×７２０画素の表示用画像データを表示できる最速フレームレートは１２０ｆｐｓである。このように最速フレームレートが異なる複数の回路を一定の位相差で駆動するために、タイミング生成回路２１は相対的に速い回路を間欠的に駆動する。すなわち本実施形態においては、最も遅いフレームサイズ変換部２２ｂが１フレームを処理するのに要する期間に応じてエリアイメージセンサ１５と中間画像生成部２２ａとＥＶＦ４０とが間欠的に駆動される。

具体的には、タイミング生成回路２１は、１８００画素×７２０画素の１フレーム分のピクセルデータをドラフトモードで読み出し始めるための垂直同期信号（V_sync）をエリアイメージセンサ１５に印加してから一定時間経過後に、１８００画素×７２０画素のピクセルデータから１８００画素×７２０画素の中間画像データを生成しはじめるクロックパルスを中間画像生成部２２ａに印加する。そしてタイミング生成回路２１は、そのクロックパルスを中間画像生成部２２ａに印加してから一定時間経過後に、水平方向に３／５倍に縮小することによって１８００画素×７２０画素の中間画像データから１０８０画素×７２０画素の表示用画像データを生成しはじめるクロックパルスをフレームサイズ変換部２２ｂに印加する。そしてタイミング生成回路２１は、そのクロックパルスをフレームサイズ変換部２２ｂに印加してから一定時間経過後に、１０８０画素×７２０画素の表示用画像データに基づいて液晶パネル４５を駆動するための垂直同期信号（V_sync）をＥＶＦ４０のコントローラー４２に印加する。そして、タイミング生成回路２１は、１８００画素×７２０画素の１フレーム分のピクセルデータをドラフトモードで読み出し始めるための垂直同期信号（V_sync）をエリアイメージセンサ１５に印加してから一定時間経過後に、次の１フレーム分のピクセルデータをドラフトモードで読み出し始めるための垂直同期信号（V_sync）をエリアイメージセンサ１５に印加する。以後、同様にして、１フレームの処理単位毎に、エリアイメージセンサ１５、中間画像生成部２２ａ、フレームサイズ変換部２２ｂ、ＥＶＦ４０のコントローラー４２にタイミング制御信号が印加される。

エリアイメージセンサ１５、画像処理回路２２およびＥＶＦ４０のそれぞれにおいて１フレームの処理を開始する位相差は、出力先回路における最小の処理単位（決められた数のピクセル、ライン等）に対する処理を出力元回路において実行するのに要する期間よりも長い。また出力先回路のフレームレートが出力元回路よりも速い場合、この位相差は、出力元回路と出力先回路のそれぞれで同一の１フレームの処理単位を実行する期間中において出力先回路に待ち時間が発生しないように設定される。このように、それぞれの回路でフレームデータの処理を開始するタイミングがタイミング生成回路２１によって一元的に制御されるため、それぞれの回路において１つのフレームデータを処理する処理単位を繰り返す位相差は全フレームについて一定になる。

エリアイメージセンサ１５、画像処理回路２２およびＥＶＦ４０のそれぞれにおいて一定の周期で処理単位を繰り返すには、フレームデータそのものの処理に影響を与えない区間においてタイミング制御信号にダミーのクロックパルスを挿入したり、クロックパルスの周期を変更したり、クロックパルスをハイ（High）またはロー（Low）でホールドすることによって、相対的に速い回路を見かけ上一時停止させればよい。

ここで図４および図５を参照しながらエリアイメージセンサ１５およびＥＶＦ４０に印加されるタイミング制御信号について詳細に説明する。尚、図４および図５に示すタイミングチャートはＥＶＦ４０に印加されるタイミング制御信号を示しているが、エリアイメージセンサ１５に印加するタイミング制御信号の生成方法はＥＶＦ４０に印加するタイミング制御信号の生成方法と同様である。タイミング生成回路２１によってＥＶＦ４０およびエリアイメージセンサ１５に印加されるタイミング制御信号には、垂直同期信号、水平同期信号（H_sync）、ドットクロック（Dotclock）およびデータアクティブ（Dactive）が含まれている。前述したとおり、１８００画素×７２０画素のフレームデータをエリアイメージセンサ１５から読み出す最速のフレームレートと、１０８０画素×７２０画素の表示用画像データに基づいて被写体画像を表示するＥＶＦ４０の最速フレームレートは、いずれも１２０ｆｐｓである。本実施形態では、これらのエリアイメージセンサ１５およびＥＶＦ４０を、最速フレームレートでの駆動時からドットクロックを変化させずに次のようにして１００ｆｐｓの実効フレームレートで駆動する。

タイミング生成回路２１は、図４Ａおよび図４Ｂに示すように垂直同期信号（V_sync）の周期すなわちフレームデータを処理する繰り返し周期を、同一フレームサイズでの最速フレームレートに対応する垂直同期信号（基準V_sync）に対して長く設定するとともに水平同期信号（H_sync）にダミーパルスを挿入してエリアイメージセンサ１５およびＥＶＦ４０を一時停止させる。水平同期信号に挿入するダミーパルスはエリアイメージセンサ１５およびＥＶＦ４０を一時停止させる期間（一時停止期間）の長さに応じた数だけ例えば垂直同期期間の直前または直後の少なくともいずれか一方に挿入すればよい。この場合、データアクティブによってフレームデータそのものに対する処理が開始されてから終了するまでの期間の長さは、１２０ｆｐｓで駆動する場合と同じ８．３３ｍｓになり、フレーム周期毎に１度ずつエリアイメージセンサ１５およびＥＶＦ４０を１．６７ｍｓだけ一時停止させることになる。図３に示したタイミングチャートは、このようにして垂直同期信号の周期を延長する場合のタイミングチャートである。なお、垂直同期期間の直前または直後において一時停止期間の長さに応じて水平同期信号をハイ（または回路の構成によってはロー）でホールドしても良い。

また図５Ａおよび図５Ｂに示すように、水平同期信号にダミーパルスを挿入する代わりに、垂直同期信号、水平同期信号およびデータアクティブの周期を延長するとともにドットクロックにダミーパルスを挿入してエリアイメージセンサ１５およびＥＶＦ４０を一時停止させてもよい。ドットクロックに挿入するダミーパルスは、水平同期期間の直前または直後の少なくともいずれか一方に挿入すればよい。この場合、水平期間毎に１度ずつエリアイメージセンサ１５およびＥＶＦ４０を一時停止させることになるため、最初のデータアクティブによってフレームデータの処理が開始されてから最後のデータアクティブによって当該フレームデータの処理が終了するまでの期間の長さは１２０ｆｐｓで駆動する場合よりも長くなる。

なお、水平同期信号にダミーパルスを挿入することに加えて、ドットクロックにダミーパルスを挿入して水平同期信号の周期を延長しても良い。たとえば、水平同期信号にダミーパルスを挿入して水平期間単位で垂直同期信号の周期を調整するとともに、最後の水平期間についてはドットクロックにダミーパルスを挿入してドットサイクル単位で垂直同期信号の周期を微調整することができる。また、ドットクロックの周期を変化させてフレームレートを調整することも可能であるが、垂直駆動回路および水平駆動回路が備える高周波アナログ回路の負荷が過大になって不安定になるおそれがある。したがって上述したとおり、垂直同期信号の周期変更とあわせて水平同期信号にダミーパルスを挿入したり、垂直同期信号の周期変更とあわせてドットクロックにダミーパルスを挿入して水平同期信号の周期を変更することによって実効的なフレームレートを調整することが望ましい。

実効的に１００ｆｐｓのフレームレートになるように駆動されるエリアイメージセンサ１５からはピクセルデータが線順次に画像処理回路２２に読み込まれ、画像処理回路２２におけるパイプライン処理によってピクセルデータから線順次に表示用画像データが生成される。具体的には、画像処理回路２２は、ＲＡＭ３１を介さずに直接エリアイメージセンサ１５から線順次にピクセルデータを取り込み、中間画像生成部２２ａに設けられたラインバッファ２２１にピクセルデータを一時記憶する。ラインバッファ２２１は、エリアイメージセンサ１５と異なる周期で作動する画素補間部２２２において線順次にフレームデータをパイプライン処理するために、複数ライン分のピクセルデータを一時記憶するバッファメモリである。画素補間部２２２は、デモザイク処理に必要な画素数のピクセルデータをラインバッファ２２１から取り込みながら、各画素について階調値が欠落している２チャネルを補間する。次にホワイトバランス補正部２２３は、フレームデータのホワイトバランスを線順次に補正する。次に色変換部２２４は、３×３の色変換テーブルを参照しながらデバイスカラーに対応するフレームデータの階調値を規格化された色空間に対応する階調値に線順次に変換する。次にフィルタ処理部２２５は、フレームデータのシャープネスやコントラストなどをフィルタ処理によって線順次に補正する。次にガンマ補正部２２６はエリアイメージセンサ１５のガンマ特性に応じたフレームデータのガンマ補正を線順次に実行する。その結果、中間画像生成部２２ａから中間画像データが線順次に出力される。このようにして駆動される中間画像生成部２２ａの処理周期は、タイミング生成回路２１から印加されるタイミング制御信号としてのクロックパルスによって制御されている。上述したように中間画像生成部２２ａの最速フレームレートは１１０ｆｐｓであるから、基底クロックパルス（例えばピクセル毎に処理タイミングを制御するクロックパルス）の周期を変化させずに実効的なフレームレートを１００ｆｐｓに落とすため、中間画像生成部２２ａは間欠的に駆動される。すなわち、タイミング生成回路２１は、基底クロックパルスにダミーパルスを挿入したり、基底クロックパルスをハイまたはローでホールドすることによって、中間画像生成部２２ａを一時停止させて実効的に１００ｆｐｓで駆動する。

実効的に１００ｆｐｓのフレームレートになるように駆動された中間画像生成部２２ａから線順次に出力される中間画像データは、ＲＡＭ３１に記憶されることなく、フレームサイズ変換部２２ｂのラインバッファ２２７に一時記憶される。ラインバッファ２２７は、中間画像生成部２２ａと異なる速さで作動する画素補間部２２２においてフレームサイズの変換処理を線順次に実行するために複数ライン分の中間画像データを一時記憶するバッファメモリである。表示準備部２２８は、ラインバッファ２２７から中間画像データを線順次に取り込みながら水平方向に３／５に間引きして１０８０画素×７２０画素の表示用画像データを線順次に生成して出力する。

このように画像処理回路２２におけるパイプライン処理によって線順次に生成された表示用画像データは、ＶＲＡＭ５２に格納されているＯＳＤ（Over Screen Display）データと加算器５１によって線順次に合成されてＥＶＦ４０のインターフェース回路４１に線順次に取り込まれる。ＯＳＤデータは、シャッタースピードや絞りを示すテキストやマークを表す画像データであってＣＰＵ２３によってＶＲＡＭ５２に格納される。ＶＲＡＭ５２からＯＳＤデータを読み出すためのクロックパルスはタイミング生成回路２１によって生成される。したがってフレームサイズ変換部２２ｂから加算器５１に表示用画像データを取り込むタイミングとＶＲＡＭ５２から加算器５１にＯＳＤデータを取り込むタイミングとが完全に同期するように制御することが可能である。

加算器５１によってＯＳＤデータと合成された表示用画像データはインターフェース回路４１を介して線順次にコントローラー４２に取り込まれる。コントローラー４２は、表示用画像データに基づいて水平駆動回路４３および垂直駆動回路４４に印加するデジタル形式のデータ信号を出力するとともに、タイミング生成回路２１によって生成された垂直同期信号、水平同期信号、ドットクロックおよびデータアクティブ信号を中継する。すなわち、タイミング生成回路２１によって生成された垂直同期信号、水平同期信号、ドットクロックおよびデータアクティブ信号によって液晶パネル４５を駆動するタイミングが制御される。そして既に述べたとおり、１０８０画素×７２０画素の表示用画像データを表示する最速フレームレートが１２０ｆｐｓであるＥＶＦ４０を実効的に１００ｆｐｓのフレームレートで制御するために、タイミング生成回路２１は垂直同期信号の周期変更とあわせて水平同期信号にダミーパルスを挿入したり、垂直同期信号の周期変更とあわせてドットクロックにダミーパルスを挿入して水平同期信号の周期を変更することによってＥＶＦ４０の実効的なフレームレートを１００ｆｐｓに調整する。

（静止画記録モード：レリーズモード）
静止画記録モードにおいてシャッターボタンが押されると、エリアイメージセンサ１５のモード設定がフルサイズモードに切り換えられるとともにシャッター１３のレリーズ準備速度に応じた速度でライン単位にピクセルデータがリセットされ、シャッター１３がシャッター速度に応じてレリーズされる。シャッター１３がレリーズされた後に、ピクセルデータをエリアイメージセンサ１５から読み出して画像データをリムーバブルメモリ３３に格納するためのタイミング制御信号がタイミング生成回路２１によって生成される。このときエリアイメージセンサ１５から読み出されるピクセルデータのフレームサイズは、エリアイメージセンサ１５の有効使用画素数である５４００画素×３６００画素を上限として設定されるフレームサイズである。シャッター１３がレリーズされると、レリーズ前よりも大きなフレームサイズのピクセルデータがエリアイメージセンサ１５から画像処理回路２２に取り込まれる。そして画像処理回路２２は、エリアイメージセンサ１５から取り込んだピクセルデータから画像データを生成する。そして画像データは画像処理エンジン２０の図示しない圧縮回路によって圧縮された後にＪＰＥＧ等の所定のフォーマットでリムーバブルメモリ３３に格納される。このようにして静止画像データをリムーバブルメモリ３３に格納する場合には、タイミング生成回路２１はタイミング御信号にダミーパルスを挿入しない。すなわち、エリアイメージセンサ１５、画像処理回路２２は一時停止することなくフレームデータを処理して静止画像データを生成する。

以上説明したように、レリーズまでは、ドラフトモードでエリアイメージセンサ１５からフレームデータを読み出してＥＶＦ４０に取り込むまで画像処理回路２２において線順次にフレームデータをパイプライン処理することによって、６０ｆｐｓよりも高速な１００ｆｐｓ相当の実効的な統一されたフレーム周期（図３に示すｔ₃）でエリアイメージセンサ１５、画像処理回路２２およびＥＶＦ４０を駆動することが可能になる。そして、静止画再生モードでは６０ｆｐｓよりも高速な１００ｆｐｓでエリアイメージセンサ１５、画像処理回路２２およびＥＶＦ４０が駆動されるため、表示遅延、すなわちエリアイメージセンサ１５からフレームデータを読み込み始めてから液晶パネル４５に被写体画像が表示され始めるまでに要する図３に示す時間ｔ₁が短くなる。そして、エリアイメージセンサ１５、画像処理回路２２およびＥＶＦ４０において１フレーム分のデータを処理する処理単位の位相差がエリアイメージセンサ１５を基準として全フレームについて一定になるため、エリアイメージセンサ１５から読み込まれた１フレーム分のピクセルデータに基づいて液晶パネル４５の連続する２つのフレームに同一の被写体画像が表示される問題は発生しない。このため、本実施形態によるとデジタルカメラ１の液晶パネル４５における表示遅延を全フレームについて一定に保つことができる。すなわち本実施形態によると、デジタルカメラ１の液晶パネル４５における表示遅延を一定に保ちながら短縮することができる。また、エリアイメージセンサ１５から画像処理回路２２に読み込まれた全フレーム分のピクセルデータに基づいて液晶パネル４５に被写体画像が必ず表示されることになる。

またＯＶＦに比べると、反射鏡を跳ね上げる時間分だけシャッター１３のレリーズタイミングを早めることができる。このため本実施形態によると、撮影者がＥＶＦ４０で確認していた被写体の動きや構図と、画像データとしてリムーバブルメモリ３３に記録される被写体の動きや構図とのずれを、ＯＶＦに比べても小さくなるほどに低減することができる。具体的には、本実施形態によると、レリーズまでの表示遅延を少なくとも１５ミリ秒程度以下に短縮することができるため、１５ミリ秒程度かかるシャッター１３のレリーズ準備時間と合わせたシャッタータイムラグを３０ミリ秒程度以下に短縮することが可能である。そして、レリーズまでは、小さなフレームサイズのデータを処理して被写体画像をＥＶＦ４０に表示するため、エリアイメージセンサ１５、画像処理回路２２およびＥＶＦ４０に求められる処理速度を抑制しながらＥＶＦ４０の表示遅延を短縮することができるとともに、高精細な静止画像をリムーバブルメモリ３３に記録することができる。

また、本実施形態ではＥＶＦ４０に単板カラーフィルタ方式の液晶パネル４５を採用しているため、フィールドシーケンシャル方式でＥＶＦを駆動する場合に比べると、コントローラー４２、垂直駆動回路４４および水平駆動回路４３の動作速度を抑制することができる。フィールドシーケンシャル方式で液晶パネルを駆動する場合、フィールドシーケンシャル方式のＥＶＦを６０ｆｐｓより速いフレームレートで駆動しながらエリアイメージセンサ１５および画像処理回路２２をＥＶＦと同期させるためには、１８０ｆｐｓ以上のフレームレートでエリアイメージセンサ１５および画像処理回路２２を駆動する必要がある。しかし、１８０ｆｐｓ以上のフレームレートでエリアイメージセンサ１５および画像処理回路２２を駆動することは、必要とされる演算速度とデータ転送速度が過大となるため実現困難である。特にフィールドシーケンシャル方式で駆動される液晶パネルのカラーブレイクアップを防止する必要性から求められるデータ転送速度は、理論限界速度を超える可能性がある。

（動画記録モード）
動画記録モードでは、静止画記録モードよりも遅いフレームレートでエリアイメージセンサ１５、画像処理回路２２およびＥＶＦ４０が駆動されて被写体画像が液晶パネル４５に表示されるとともに、放送規格に適合したフレームレートの動画像データがリムーバブルメモリ３３に格納される。具体的には、ダイヤルスイッチの操作によって動画記録モードに遷移すると、画像処理エンジン２０は、例えば放送規格に適合した３０ｆｐｓ（３０ｐ）または６０ｆｐｓ（６０ｐまたは６０ｉ）の実効フレームレートでエリアイメージセンサ１５、画像処理回路２２およびＥＶＦ４０を駆動するためのタイミング制御信号をタイミング生成回路２１によって生成してエリアイメージセンサ１５、画像処理回路２２およびＥＶＦ４０に印加する。動画記録モードでは、ドラフトモードでエリアイメージセンサ１５から放送規格に準じたフレームサイズのピクセルデータを出力させる。中間画像生成部２２ａは、放送規格に準じたフレームサイズのピクセルデータをエリアイメージセンサ１５から３０ｆｐｓまたは６０ｆｐｓの実効フレームレートで取り込み、取り込んだピクセルデータに基づいて中間画像データを生成する。さらに画像処理エンジン２０の図示しない圧縮回路によって、放送規格に準じたフォーマットに圧縮された動画像データが中間画像データから生成されるとともにリムーバブルメモリ３３に格納される。一方、フレームサイズ変換部２２ｂによって、液晶パネル４５の有効画素数に応じたフレームサイズの表示用画像データが中間画像データに基づいて３０ｆｐｓまたは６０ｆｐｓの実効フレームレートで生成されるとともに、表示用画像データに基づいて被写体画像がＥＶＦ４０に３０ｆｐｓまたは６０ｆｐｓの実効フレームレートで表示される。このように、動画記録モードでは静止画記録モードよりも遅い実効フレームレートでエリアイメージセンサ１５、画像処理回路２２およびＥＶＦ４０が駆動されるため、静止画記録モードよりも消費電力が低く抑えられる。

なお、動画記録モードでは静止画記録モードよりも遅いフレームレートでエリアイメージセンサ１５、画像処理回路２２およびＥＶＦ４０が駆動されるため、表示遅延は静止画記録モードよりも長くなるが、いったん動画像データの生成と記録が始まると動画データの記録終了まで被写体が動画像データに記録され続けるため、表示遅延は実質的に問題にならない。

（再生モード）
再生モードでは、リムーバブルメモリ３３に格納された静止画像データまたは動画像データがＥＶＦ４０によって表示される。ダイヤルスイッチの操作によって再生モードに遷移した後に再生対象として画像データが選択されると、ＣＰＵ２３は再生対象の画像データのフォーマットに基づいて再生対象が静止画像データであるか動画像データであるかを判定する。

再生対象が静止画像データである場合、タイミング生成回路２１はＣＰＵ２３によって静止画再生モードに設定され、静止画記録モードよりも遅い静止画再生モードに応じたフレームレートでＥＶＦ４０に被写体画像が表示される。具体的には、再生対象の画像データとして静止画像データが選択されると、画像処理エンジン２０は、リムーバブルメモリ３３から再生対象の静止画像データをＲＡＭ３１に読み出して伸張し、液晶パネル４５の有効使用画素数に応じたフレームサイズにリサイズして表示用画像データを生成し、表示用画像データをＶＲＡＭ５２に格納する。そしてフリッカが生じない程度に遅い３０ｆｐｓや６０ｆｐｓの実効フレームレートでＥＶＦ４０で駆動するためのタイミング制御信号がタイミング生成回路２１によって生成されてＥＶＦ４０のコントローラー４２に印加される。その結果、リムーバブルメモリ３３から読み出された静止画像データに基づいて被写体画像がＥＶＦ４０の液晶パネル４５に３０ｆｐｓで表示される。このように静止画再生モードにおいては、静止画記録モードよりも遅いフレームレートでＥＶＦ４０が駆動されるため、ＥＶＦ４０の消費電力は静止画記録モードに比べて低く抑えられる。

再生対象が動画像データである場合、タイミング生成回路２１はＣＰＵ２３によって動画再生モードに設定され、静止画記録モードよりも遅い動画再生モードに応じたフレームレートでＥＶＦ４０に被写体画像が表示される。具体的には、再生対象の画像データとして動画像データが選択されると、画像処理エンジン２０は、リムーバブルメモリ３３から再生対象の動画像データをＲＡＭ３１に読み出して伸張し、フレーム毎に液晶パネル４５の有効使用画素数に応じたフレームサイズにリサイズして表示用画像データを生成してＶＲＡＭ５２に格納する。そして３０ｆｐｓまたは６０ｆｐｓの実効フレームレートで駆動するためのタイミング制御信号をタイミング生成回路２１によって生成してＥＶＦ４０に印加する。その結果、リムーバブルメモリ３３から読み出された動画像データに基づいて被写体画像がＥＶＦ４０の液晶パネル４５に３０ｆｐｓまたは６０ｆｐｓで表示される。このように動画再生モードにおいても、静止画記録モードよりも遅いフレームレートでＥＶＦ４０が駆動されるため、ＥＶＦ４０の消費電力は静止画記録モードよりも低く抑えられる。

３．他の実施形態
以上、本発明を実施形態を用いて具体的に説明したが、本発明の技術的範囲は特許請求の範囲によって画定され、上述した実施形態に限定されないことはいうまでもない。

例えば、静止画記録モードにおいてエリアイメージセンサ１５、画像処理回路２２およびＥＶＦ４０を駆動する実効フレームレートは、６０ｆｐｓよりも速いレートで一致していればよく、例えば９０ｆｐｓでも１２０ｆｐｓでもよい。尚、被写体画像の表示遅延を短縮するには６０ｆｐｓよりも速い実効フレームレートでエリアイメージセンサ１５、画像処理回路２２およびＥＶＦ４０を駆動することが望ましいが、実効フレームレートが一致し全フレームについて位相差が一定であれば、被写体画像の表示遅延が全フレームについて一定になる。このため、３０ｆｐｓ以上６０ｆｐｓ以下の実効フレームレート（例えば５０ｆｐｓ）でエリアイメージセンサ１５、画像処理回路２２およびＥＶＦ４０を駆動してもよい。

また、ピクセルデータ、中間画像データ、表示用画像データ等の静止画記録モードにおいてレリーズされるまでのフレームサイズはあくまで例示であって、レリーズによって記録される静止画像データよりも小さなフレームサイズであって、エリアイメージセンサ１５、画像処理回路２２およびＥＶＦ４０を駆動する実効フレームレートを一致させられる範囲であればどのようなサイズであっても良い。例えば、静止画記録モードにおいてレリーズされるまでのフレームサイズとして、ＶＧＡ（６４０画素×４８０画素）、ＸＧＡ（１０２４画素×７６８画素）、ワイドＸＧＡ（１２８０画素×７６８画素）などを採用しても良い。

また、静止画記録モードにおいてレリーズされるまでの期間において、ピクセルデータ、中間画像データ、表示用画像データ等のフレームデータをＲＡＭやＶＲＡＭに書き出しても良い。この場合、ＲＡＭやＶＲＡＭをバッファメモリとして利用できるため、画像処理エンジン２０の回路規模を縮小することができる。具体的には例えば、ラインバッファ２２７を省略し、中間画像データをＲＡＭ３１に一時記憶し、ＲＡＭ３１から中間画像データを読み出しながら表示用画像データを生成して表示用画像データ専用のＶＲＡＭに格納しても良い。

また、表示用画像データにＯＳＤデータを合成する加算器５１を省略するとともに、絞りやシャッター速度を表示するための画像データを格納するためのＶＲＡＭを画像処理エンジン２０の外部に設けても良い。例えば絞りやシャッター速度を表示するための液晶パネルを被写体画像を表示するための液晶パネルに隣接して設け、２つの液晶パネルを互いに異なるフレームレートで駆動しても良い。この場合、ＶＲＡＭと画像処理エンジン２０とを同期させる必要はなくなるため、ＶＲＡＭは画像処理エンジン２０の外部のタイミング生成回路によって駆動すればよい。

また、エリアイメージセンサ１５、画像処理回路２２およびＥＶＦ４０に印加するタイミング制御信号を生成する回路を２以上の半導体集積回路チップに設け、それぞれの半導体集積回路チップにおいてエリアイメージセンサ１５、画像処理回路２２およびＥＶＦ４０に印加するタイミング制御信号を分担して生成してもよい。ただし、エリアイメージセンサ１５、画像処理回路２２およびＥＶＦ４０に印加するタイミング制御信号を複数のタイミング生成回路によって分担して生成する場合であっても、エリアイメージセンサ１５、画像処理回路２２およびＥＶＦ４０のそれぞれにおいて１フレーム分のデータを処理する処理単位の繰り返し周期が一致するとともにその処理単位を繰り返す位相差が全フレームについて一定になるように、複数のタイミング生成回路を同期信号を用いて同期させることが好ましい。

また、静止画記録モードにおいてもフレームレートを切り換えても良い。具体的には例えば、風景撮影モード、スポーツ撮影モード、夜景撮影モードといった被写体の特性に応じた静止画記録モードを複数用意するとともに、これらのモードを切り換えるスイッチを設け、これらのモード毎にエリアイメージセンサ、画像処理回路及びＥＶＦのフレームレートを切り換えても良い。尚、モードを切り換える手段としては、ダイヤルスイッチは例示に過ぎず、プッシュ型スイッチや、タッチパネルや、レバースイッチなど、どのような操作手段を採用しても良いことはいうまでもない。

また、ＦＰＤに表示される被写体画像が接眼レンズを介して観察されるＥＶＦ４０の代わりに、デジタルカメラの筐体の背面に画面が露出するＬＣＤ等のＦＰＤのタイミング制御に本発明を適用しても良い。

１…デジタルカメラ、１０…光学系、１１…レンズ、１３…シャッター、１４…ローパスフィルタ、１５…エリアイメージセンサ、２０…画像処理エンジン、２１…タイミング生成回路、２２…画像処理回路、２２ａ…中間画像生成部、２２ｂ…フレームサイズ変換部、２３…ＣＰＵ、３０…ＲＯＭ、３１…ＲＡＭ、３２…操作部、３３…リムーバブルメモリ、４１…インターフェース回路、４２…コントローラー、４３…水平駆動回路、４４…垂直駆動回路、４５…液晶パネル、５１…加算器、５２…ＶＲＡＭ、２２１…ラインバッファ、２２２…画素補間部、２２３…ホワイトバランス補正部、２２４…色変換部、２２５…フィルタ処理部、２２６…ガンマ補正部、２２７…ラインバッファ、２２８…表示準備部。

Claims

光電変換によってピクセルデータを生成するイメージセンサと、
前記イメージセンサに被写体画像を結像させる光学系と、
前記ピクセルデータから表示用画像データを生成する画像処理回路と、
前記表示用画像データに基づいて被写体画像を前記イメージセンサと同期したタイミングで表示するディスプレイと、
前記イメージセンサと前記ディスプレイとに供給するタイミング制御信号を生成するタイミング生成回路とを備え、
前記タイミング制御信号は、
繰返し生成される垂直同期信号と、
前記垂直同期信号が生成された後であって次の前記垂直同期信号が生成される前の期間である垂直期間に複数生成される水平同期信号と、
前記水平同期信号が生成された後であって次の前記水平同期信号が生成される前の期間である水平期間に複数生成されるドットクロックと、
を含み、
前記水平同期信号の一部及び前記ドットクロックの一部の一方又は双方はダミーパルスである、
装置。
前記垂直期間が長い場合に短い場合よりもダミー信号である前記水平同期信号を多く含む、請求項１に記載の装置。
前記水平期間が長い場合に短い場合よりもダミー信号である前記ドットクロックを多く含む、請求項１又は２に記載の装置。
前記垂直期間の中の最後の前記水平期間についてはダミー信号である前記ドットクロックが生成される、請求項３に記載の装置。
ダミー信号である前記水平同期信号が生成されている期間は、Dactive信号が非アクティブである期間に含まれる、請求項１から４のいずれかに記載の装置。
ダミー信号である前記水平同期信号を含む前記垂直期間は、Dactive信号がアクティブである期間を含む、請求項１から５のいずれかに記載の装置。
ダミー信号である前記ドットクロックを含む前記水平期間は、Dactive信号がアクティブである期間を含む、請求項１から６のいずれかに記載の装置。