JP2008205641A - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP2008205641A JP2008205641A JP2007036987A JP2007036987A JP2008205641A JP 2008205641 A JP2008205641 A JP 2008205641A JP 2007036987 A JP2007036987 A JP 2007036987A JP 2007036987 A JP2007036987 A JP 2007036987A JP 2008205641 A JP2008205641 A JP 2008205641A
- Authority
- JP
- Japan
- Prior art keywords
- image
- image signal
- resolution
- information processing
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Editing Of Facsimile Originals (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
Abstract
【課題】複数のPCからの複数の画像信号を画像表示装置に入力して、解像度変換手段を増加させること無く、複数画面表示を提供できるようにする。
【解決手段】第1のPC1が電源投入時から最終的な表示画素数に到達するまでの表示部10の実解像度に一致しない期間において、解像度変換回路7を第1のPC1の画像信号に適応させる。そして、表示部10において表示し、第1のPC1が予め設定された表示部10の実解像度に到達した場合において、解像度変換回路7を、第2のPC2の画像信号に適応させ、解像度変換回路を増加させることなく、第1のPC1の画像を表示部10に実解像度で表示させつつ、第2のPC2の画像をワイプ表示させたり、ピクチャーオンピクチャー表示させたりして、第2のPC2の画像サイズを変更できる。
【選択図】図1
【解決手段】第1のPC1が電源投入時から最終的な表示画素数に到達するまでの表示部10の実解像度に一致しない期間において、解像度変換回路7を第1のPC1の画像信号に適応させる。そして、表示部10において表示し、第1のPC1が予め設定された表示部10の実解像度に到達した場合において、解像度変換回路7を、第2のPC2の画像信号に適応させ、解像度変換回路を増加させることなく、第1のPC1の画像を表示部10に実解像度で表示させつつ、第2のPC2の画像をワイプ表示させたり、ピクチャーオンピクチャー表示させたりして、第2のPC2の画像サイズを変更できる。
【選択図】図1
Description
本発明は画像表示装置に関し、特に、複数の情報処理装置からの画像信号を共通の解像度及びフレームレート変換部を、適宜切換えて、複数の画像を効率良く表示するために用いて好適な技術に関する。
通常のPCの表示画面モードは、例えば表示ドットに関して(水平画素数×走査線数)で表せば、640×350、640×400、720×400、640×480、800×600、1024×768、1280×1024などの表示モードがある。さらに伝送されるフレームレート(リフレッシュレート)も30フレーム/秒、60フレーム/秒、75フレーム/秒、85フレーム/秒など必ずしも一律ではない。このような画像表示モードを固有に持つ複数のPCから送信されるそれぞれの画像信号を、共通の表示装置に入力して、共通の画面上に複数画面で表示する場合、解像度変換及びフレームレート変換手段をそれぞれの入力信号に対応した数だけ必要としていた。
図11において、1101は第1のPC(マスターPC)であり、1102は第2のPC(ゲストPC)である。1104は第1の画像信号入力端子であり、1105は第2の画像信号入力端子である。1107は解像度変換及びフレームレート変換を行う第1の解像度変換回路であり、1171は第2の解像度変換回路である。1109は画像合成部であり、1110は表示部である。1111は第1の解像度判定回路であり、1112は第2の解像度判定回路である。また、1113はマイクロコンピュータ(UCOM)である。
第1のPC1101からの画像信号は第1の画像信号入力端子1104を介して第1の解像度変換回路1107に供給される。また、同時に第1の解像度判定回路1111に画像信号の同期信号が供給される。そして、第1の解像度判定回路1111にて、第1のPC1101からの画像信号の解像度を垂直同期信号及び水平同期信号の周波数及び位相の測定を行い、測定データをマイクロコンピュータ1113に供給する。マイクロコンピュータ13において、前記第1のPC1101からの画像信号を最適に変換するための制御信号を、プログラミングに沿って第1の解像度変換回路1107に供給制御する。
同様に、第2のPC1102からの画像信号は、第2の画像信号入力端子1105を介して、第2の解像度変換回路1171に供給する。また、同時に第2のPC1102からの画像信号の同期信号が第2の解像度判定回路1112に供給される。そして、第2のPC1102からの画像信号の解像度を垂直同期信号及び水平同期信号の周波数及び位相の測定を行い、測定データをマイクロコンピュータ13に供給する。マイクロコンピュータ13において、前記第2のPC1102からの画像信号を最適に変換するための制御信号を第2の解像度変換回路1171に供給制御する。
ここで、例えば第1のPC1101から出力される画像信号がSXGAモードで、第2のPC1102から出力される画像信号がSVGAであった場合、第1の解像度変換回路1107はSXGAをXGAに変換する。そして、第2の解像度変換回路1171はSVGAをXGAに変換する。ここで、第1の解像度変換回路1107及び第2の解像度変換回路1171は、フレームのレートに関しても変換する。そして、画像合成部9には、同一フレームレートで且つ表示解像度をXGAに統一した2つのPC画像が入力され、マイクロコンピュータ13において制御されて2つの画面が共存して表示部10に表示される。
しかし、現在はPC及び画像表示装置の取り扱い解像度の高解像度化がなされている。前述したように、複数のPCからの画像信号に対して、複数の解像度変換手段をそれぞれ備えて適応させようとした場合、解像度変換手段の占める規模やそれに伴う装置コストが高額となる問題がある。
本発明は前述の問題点に鑑み、複数のPCからの複数の画像信号を画像表示装置に入力して、解像度変換手段を増加させること無く、複数画面表示を提供できるようにすることを目的としている。
本発明の画像表示装置は、画像信号を入力して画像表示する画像表示装置であって、解像度またはフレームレートを変換する解像度変換手段と、第1の情報処理装置と接続された第1の画像入力手段と第2の情報処理装置と接続された第2の画像入力手段とから入力される画像信号を切換えて出力する第1の切換え手段と、前記解像度変換手段からの画像信号または前記解像度変換手段を経由しない画像信号を入力して切り換えて出力する第2の切換え手段と、前記第2の切換え手段を経由して前記解像度変換手段から出力された画像信号と、前記解像度変換手段を経由しない画像信号とを合成する画像合成手段と、前記合成された画像信号を表示する画像表示手段と、前記第1の情報処理装置から出力された画像信号が前記画像表示手段の解像度及びフレームレートに一致しない場合においては、前記第1の情報処理装置から出力された画像信号に対して前記解像度変換手段を適応させ、前記画像表示手段において画像表示し、前記第1の情報処理装置から出力された画像信号が前記画像表示手段の解像度及びフレームレートに一致する場合においては、前記第2の情報処理装置から出力された画像信号に対して前記解像度変換手段を適応させ、前記第1の情報処理装置から出力された画像信号の画像と前記第2の情報処理装置から出力された画像信号の画像とを選択的に前記画像表示手段において画像表示するように制御する制御手段とを有することを特徴とする。
また、本発明の画像表示装置の他の特徴とするところは、画像信号を入力して画像表示する画像表示装置であって、解像度またはフレームレートを変換する解像度変換手段と、第1の情報処理装置と接続された第1の画像入力手段と第2の情報処理装置と接続された第2の画像入力手段とから入力される画像信号を切換えて出力する第1の切換え手段と、前記解像度変換手段からの画像信号または前記解像度変換手段を経由しない画像信号を入力して切り換えて出力する第2の切換え手段と、前記第2の切換え手段を経由して前記解像度変換手段から出力された画像信号と、前記解像度変換手段を経由しない画像信号とを合成する画像合成手段と、前記合成された画像信号を表示する画像表示手段と、前記第1の情報処理装置から出力された画像信号が前記画像表示手段の解像度及びフレームレートに一致しない場合においては、前記第1の情報処理装置から出力された画像信号に対して前記解像度変換手段を適応させ、前記画像表示手段において画像表示し、前記第1の情報処理装置から出力された画像信号が前記画像表示手段の解像度及びフレームレートに一致する場合においては、前記第2の情報処理装置から出力された画像信号に対して前記解像度変換手段を適応させ、前記画像表示手段における画面内の表示領域を分割して画像表示するように制御する制御手段とを有することを特徴とする。
また、本発明の画像表示装置のその他の特徴とするところは、画像信号を入力して画像表示する画像表示装置であって、解像度またはフレームレートを変換する解像度変換手段と、第1の情報処理装置と接続された第1の画像入力手段と第2の情報処理装置と接続された第2の画像入力手段とから入力される画像信号を切換えて出力する第1の切換え手段と、前記解像度変換手段からの画像信号または前記解像度変換手段を経由しない画像信号を入力して切り換えて出力する第2の切換え手段と、前記第2の切換え手段を経由して前記解像度変換手段から出力された画像信号と、前記解像度変換手段を経由しない画像信号とを合成する画像合成手段と、表示パネルと前記表示パネルを駆動する水平シフトレジスタ手段、及び垂直シフトレジスタ手段と、前記水平シフトレジスタ手段、及び垂直シフトレジスタ手段にタイミングパルスを供給するタイミング発生回路と画像処理回路とを備えるとともに、前記合成された画像信号を表示する画像表示手段と、前記第1の情報処理装置から出力された画像信号の解像度が前記表示パネルの解像度と同じまたは小さいときは、前記第1の情報処理装置から出力された画像信号の画像を前記解像度変換手段を介さずに前記画像表示手段において画像表示し、前記第2の情報処理装置から出力された画像信号について前記第1の情報処理装置の同期するタイミングで解像度及びフレームレートを前記解像度変換手段により変換して、前記第1の情報処理装置から出力された画像信号の画像と前記第2の情報処理装置から出力された画像信号の画像とを選択的に前記画像表示手段において画像表示するように制御する制御手段とを有することを特徴とする。
また、本発明の画像表示装置のその他の特徴とするところは、画像信号を入力して画像表示する画像表示装置であって、解像度またはフレームレートを変換する解像度変換手段と、第1の情報処理装置と接続された第1の画像入力手段と第2の情報処理装置と接続された第2の画像入力手段から入力される画像信号を切換えて出力する第1の切換え手段と、前記解像度変換手段からの画像信号または前記解像度変換手段を経由しない画像信号を入力して切り換えて出力する第2の切換え手段と、前記第2の切換え手段を経由して前記解像度変換手段から出力された画像信号と、前記解像度変換手段を経由しない画像信号とを合成する画像合成手段と、表示パネルと前記表示パネルを駆動する水平シフトレジスタ手段、及び垂直シフトレジスタ手段と、前記水平シフトレジスタ手段、及び垂直シフトレジスタ手段にタイミングパルスを供給するタイミング発生回路と画像処理回路とを備えるとともに、前記合成された画像信号を表示する画像表示手段と、前記第1の情報処理装置から出力された画像信号の解像度が前記表示パネルの解像度と同じまたは小さいときは、前記第1の情報処理装置から出力された画像信号の画像を前記解像度変換手段を介さずに前記画像表示手段において画像表示し、前記第2の情報処理装置から出力された画像信号について前記第1の情報処理装置の同期するタイミングで解像度及びフレームレートを前記解像度変換手段により変換して、前記画像表示手段における画面内の表示領域を分割して画像表示するように制御する制御手段とを有することを特徴とする。
また、本発明の画像表示装置の他の特徴とするところは、画像信号を入力して画像表示する画像表示装置であって、解像度またはフレームレートを変換する解像度変換手段と、第1の情報処理装置と接続された第1の画像入力手段と第2の情報処理装置と接続された第2の画像入力手段とから入力される画像信号を切換えて出力する第1の切換え手段と、前記解像度変換手段からの画像信号または前記解像度変換手段を経由しない画像信号を入力して切り換えて出力する第2の切換え手段と、前記第2の切換え手段を経由して前記解像度変換手段から出力された画像信号と、前記解像度変換手段を経由しない画像信号とを合成する画像合成手段と、前記合成された画像信号を表示する画像表示手段と、前記第1の情報処理装置から出力された画像信号が前記画像表示手段の解像度及びフレームレートに一致しない場合においては、前記第1の情報処理装置から出力された画像信号に対して前記解像度変換手段を適応させ、前記画像表示手段において画像表示し、前記第1の情報処理装置から出力された画像信号が前記画像表示手段の解像度及びフレームレートに一致する場合においては、前記第2の情報処理装置から出力された画像信号に対して前記解像度変換手段を適応させ、前記画像表示手段における画面内の表示領域を分割して画像表示するように制御する制御手段とを有することを特徴とする。
また、本発明の画像表示装置のその他の特徴とするところは、画像信号を入力して画像表示する画像表示装置であって、解像度またはフレームレートを変換する解像度変換手段と、第1の情報処理装置と接続された第1の画像入力手段と第2の情報処理装置と接続された第2の画像入力手段とから入力される画像信号を切換えて出力する第1の切換え手段と、前記解像度変換手段からの画像信号または前記解像度変換手段を経由しない画像信号を入力して切り換えて出力する第2の切換え手段と、前記第2の切換え手段を経由して前記解像度変換手段から出力された画像信号と、前記解像度変換手段を経由しない画像信号とを合成する画像合成手段と、表示パネルと前記表示パネルを駆動する水平シフトレジスタ手段、及び垂直シフトレジスタ手段と、前記水平シフトレジスタ手段、及び垂直シフトレジスタ手段にタイミングパルスを供給するタイミング発生回路と画像処理回路とを備えるとともに、前記合成された画像信号を表示する画像表示手段と、前記第1の情報処理装置から出力された画像信号の解像度が前記表示パネルの解像度と同じまたは小さいときは、前記第1の情報処理装置から出力された画像信号の画像を前記解像度変換手段を介さずに前記画像表示手段において画像表示し、前記第2の情報処理装置から出力された画像信号について前記第1の情報処理装置の同期するタイミングで解像度及びフレームレートを前記解像度変換手段により変換して、前記第1の情報処理装置から出力された画像信号の画像と前記第2の情報処理装置から出力された画像信号の画像とを選択的に前記画像表示手段において画像表示するように制御する制御手段とを有することを特徴とする。
また、本発明の画像表示装置のその他の特徴とするところは、画像信号を入力して画像表示する画像表示装置であって、解像度またはフレームレートを変換する解像度変換手段と、第1の情報処理装置と接続された第1の画像入力手段と第2の情報処理装置と接続された第2の画像入力手段から入力される画像信号を切換えて出力する第1の切換え手段と、前記解像度変換手段からの画像信号または前記解像度変換手段を経由しない画像信号を入力して切り換えて出力する第2の切換え手段と、前記第2の切換え手段を経由して前記解像度変換手段から出力された画像信号と、前記解像度変換手段を経由しない画像信号とを合成する画像合成手段と、表示パネルと前記表示パネルを駆動する水平シフトレジスタ手段、及び垂直シフトレジスタ手段と、前記水平シフトレジスタ手段、及び垂直シフトレジスタ手段にタイミングパルスを供給するタイミング発生回路と画像処理回路とを備えるとともに、前記合成された画像信号を表示する画像表示手段と、前記第1の情報処理装置から出力された画像信号の解像度が前記表示パネルの解像度と同じまたは小さいときは、前記第1の情報処理装置から出力された画像信号の画像を前記解像度変換手段を介さずに前記画像表示手段において画像表示し、前記第2の情報処理装置から出力された画像信号について前記第1の情報処理装置の同期するタイミングで解像度及びフレームレートを前記解像度変換手段により変換して、前記画像表示手段における画面内の表示領域を分割して画像表示するように制御する制御手段とを有することを特徴とする。
本発明によれば、解像度及びフレームレートに一致しない場合においては、解像度変換手段を適応させて画像表示し、解像度及びフレームレートに一致する場合においては、2つの画像を画像表示するように制御するようにした。これにより、複数のPCからの複数の画像信号を画像表示装置に入力して、解像度変換手段を増加させること無く、複数画面表示を提供できる。
(第1の実施形態)
以下、本発明の実施形態について、図面を参照しながら説明する。
図1は、本実施形態の画像表示装置における画像処理部の機能構成例を示すブロック図である。
図1において、1は第1の情報処理装置(以下、第1のPC)であり、2は第2の情報処理装置(以下、第2のPC)である。3は画像処理部であり、4は第1の画像入力端子であり、5は第2の画像入力端子である。6は第1のPC1から入力される画像信号と第2のPC2から入力される画像信号とを切換える第1の切換え回路である。
以下、本発明の実施形態について、図面を参照しながら説明する。
図1は、本実施形態の画像表示装置における画像処理部の機能構成例を示すブロック図である。
図1において、1は第1の情報処理装置(以下、第1のPC)であり、2は第2の情報処理装置(以下、第2のPC)である。3は画像処理部であり、4は第1の画像入力端子であり、5は第2の画像入力端子である。6は第1のPC1から入力される画像信号と第2のPC2から入力される画像信号とを切換える第1の切換え回路である。
7は画像の解像度及びフレームレートを変換する解像度変換回路であり、8は解像度変換回路7からの画像信号と解像度変換回路7を通らない画像信号とを切換える第2の切換え回路である。9は第2の切換え回路8からの2つの画像信号を2画面合成する画像合成部である。
10は画像合成部9で合成された画像信号を表示する表示デバイスを含む表示部であり、11は第1の解像度判定回路であり、12は第2の解像度判定回路である。13はマイクロコンピュータ(MCU)であり、14はOSD発生回路である。15は第1の切換え回路6の出力と第2の切換え回路8の入力とを解像度変換回路7を通さずに接続する接続手段である。
図2は、図1に示すブロック構成からなる画像処理部3及び表示部10を備えた画像表示装置100に、第1のPC1と第2のPC2とが接続されている構成図である。
図2において、第1の情報処理装置である第1のPC1は画像表示装置100の内部或いは近くに設置される会議用のマスターPCである。第1のPC1から出力される画像信号は、画像処理部3において適宜信号処理され、表示部10において画像表示される。
図2において、第1の情報処理装置である第1のPC1は画像表示装置100の内部或いは近くに設置される会議用のマスターPCである。第1のPC1から出力される画像信号は、画像処理部3において適宜信号処理され、表示部10において画像表示される。
表示部10においては、リアプロジェクションを用いる場合は、スクリーンを配して、スクリーンの背面より適宜ミラーやレンズ等を使用する。例えば液晶表示パネル等のマイクロデバイスに照明光を照射して該透過画像或いは反射画像を投影レンズを用いて投射する。この場合液晶パネルにはパネル特有の信号駆動を行い表示する。また、表示部10がプラズマディスプレイパネルである場合は、直接表示パネルを配して、パネル特有の信号駆動を行い表示する。
図2に示すように、画像表示装置100にはノートPCなどの会議参加者が携えたゲストPC(第2のPC2)を第2の情報処理装置として第2の画像信号入力端子5に接続して、同様に画像処理部3を介して表示部10に表示する。
次に、その構成と動作に関して以下に詳しく述べる。まず、図1に示すブロック図を参照しながら説明する。
図1において、第1のPC1より出力される画像信号は、第1の画像信号入力端子4に入力される。この画像信号は本実施形態においては、少なくとも赤色信号(以下、R)、緑色信号(以下、G)、及び青色信号(以下、B)の三原色信号と、水平同期信号と、垂直同期信号とからなり、アナログ信号で供給される。一方、DVI規格(DDWG)に基づいたTMDFデジタル信号などのデジタル信号で供給されてもよい。
図1において、第1のPC1より出力される画像信号は、第1の画像信号入力端子4に入力される。この画像信号は本実施形態においては、少なくとも赤色信号(以下、R)、緑色信号(以下、G)、及び青色信号(以下、B)の三原色信号と、水平同期信号と、垂直同期信号とからなり、アナログ信号で供給される。一方、DVI規格(DDWG)に基づいたTMDFデジタル信号などのデジタル信号で供給されてもよい。
本実施形態においては特に図示しないが、アナログ信号の場合は第1の切換え回路6の前段若しくは後段にADコンバータを接続してデジタル化する。TMDFデジタル信号の場合はデコーダーをADコンバータの変わりに設ける。
一方、第2のPC2から出力される画像信号は、第2の画像信号入力端子5に入力される。第2のPC2からの画像信号に関しても同様に、第1の切換え回路6の前段若しくは後段においてADコンバータが接続され、デジタル化される。デジタル信号として例えばTMDF等による供給の場合は、デコーダーがADコンバータの変わりに使用される。
第1のPC1及び第2のPC2からの画像信号は第1の切換え回路6において、図3のフローチャートに示されるような処理手順で、マイクロコンピュータ13により制御されて切換えを行う。なお、フローチャート中、マスターは第1のPC1を指し、ゲストは第2のPC2を指す。
まず、第1の解像度判定回路11において、4の画像信号入力端子4に対して入力信号の有無を判別する(ステップS1)。この判別の結果、入力信号がある場合は、第1の解像度判定回路11は、第1のPC1からの画像信号に付随した同期信号から、垂直同期信号の周期によりフレームレートを求め、また水平同期信号の周期により水平走査周波数を求める。そして、これらの測定結果によって、マイクロコンピュータ13において双方の相関を判別して画像信号の水平画素数及び垂直画素数を判定する(ステップS2)。なお、垂直同期の周期や水平同期の周期等は、マイクロコンピュータ13において、ソフトウェア処理され計測判定をしてもよい。
また、第1の解像度判定回路11から出力される水平同期信号を元に、図示しないがPLL(フェーズロックドループ)回路により画像処理クロックを発生して、前記ADコンバータ及び解像度変換回路等に供給しクロックとして使用する。
同様に第2のPC2からの画像信号に関しても、第2の解像度判定回路12において、解像度を判別して、マイクロコンピュータ13に供給する(ステップS7、S21)。第1のPC1の画像信号として最終的に表示する解像度を、表示部10の実表示画素数に一致するように、前記第1のPC1において設定を予め行っておく。このような場合、例えば、第1のPC1の電源を投入した場合、一般的なDOSV系のPCでありオペレーティングシステム(以下OS)としてWINDOWS(登録商標)2000などを使用していれば、先ずPCの最初に表示する画面は460×350画素又は460×400である。そして、次に640×480になり、そして最終的には表示部10の実表示画素数、つまり本実施形態においてはXGA(1024×768)になる。
[マスター画像に対して解像度変換を行う処理]
この3つの状態において、マイクロコンピュータ13は、第1の解像度判定回路11からの測定データを比較する(ステップS3)。この比較の結果、前記XGA以外の解像度の場合、第1の切換え回路6は、第1の画像信号入力端子4からの画像信号を解像度変換回路7に供給する(ステップS12)。解像度変換回路7においては、第1のPC1からの画像信号を13のマイクロコンピュータからの制御に基づき解像度変換を行う。
この3つの状態において、マイクロコンピュータ13は、第1の解像度判定回路11からの測定データを比較する(ステップS3)。この比較の結果、前記XGA以外の解像度の場合、第1の切換え回路6は、第1の画像信号入力端子4からの画像信号を解像度変換回路7に供給する(ステップS12)。解像度変換回路7においては、第1のPC1からの画像信号を13のマイクロコンピュータからの制御に基づき解像度変換を行う。
そして、第2の切換え回路8を介して画像合成部9を通って表示部10にXGA画像(1024×768)として表示する(ステップS13〜S16)。次に、第2のPC2の画像出力が接続された画像信号入力端子5の画像入力があるかどうかを第2の解像度判定回路12において判定する(ステップS17)。この判定の結果、画像入力がある場合は、その結果をOSD発生回路14より画面表示する(ステップS18)。
[ゲスト画像に対して解像度変換を行う処理]
次に、第1のPC1の出力画像の解像度が、前記XGA(1024×768)になった場合(ステップS3/YES)について説明する。マイクロコンピュータ13からの制御により、第1の切換え回路6を切換え、第1のPC1からの画像信号を接続手段15を介して第2の切換え回路8に供給する(ステップS4)。そして、第2の切換え回路8を経由した第1のPC1の画像信号を、画像合成部9にてタイミング処理を行い、表示部10に出力表示する(ステップS5)。
次に、第1のPC1の出力画像の解像度が、前記XGA(1024×768)になった場合(ステップS3/YES)について説明する。マイクロコンピュータ13からの制御により、第1の切換え回路6を切換え、第1のPC1からの画像信号を接続手段15を介して第2の切換え回路8に供給する(ステップS4)。そして、第2の切換え回路8を経由した第1のPC1の画像信号を、画像合成部9にてタイミング処理を行い、表示部10に出力表示する(ステップS5)。
次に、第2のPC2(ゲストPC)の入力の判定を行う(ステップS6)。この判定の結果、NOであれば、OSD発生回路14により入力信号の状態のキャラクタを発生し画像表示する(ステップS26)。
一方、ステップS6の判定の結果、YESであれば、第2のPC2(ゲスト入力)の解像度の測定を解像度判定回路12とマイクロコンピュータ13により行う(ステップS7)。そして、第2のPC2からの画像信号を第1の切換え回路6により選択し、解像度変換回路7に入力する(ステップS8)。
そして、解像度変換回路7の制御を行う(ステップS9)。これにより、解像度変換回路7によって最適解像度変換がなされる。この場合、第2のPCからの画像信号を、XGA(1024×768)に変換する。次に、その解像度変換回路7の出力信号を、第2の切換え回路8に供給する。そして、第2の切換え回路8において選択出力して画像合成部9に供給し、画像合成部9でのタイミング処理により、10の表示部に第1のPC1(マスターPC)の画像と切換えで表示する(ステップS10)。
図4はその画面合成の例である。画像合成部9において、前記2つの画像信号を、例えば図4の(c−1)、(c−2)に示すように、ワイプ操作により第1のPC1の画像と、第2のPC2の画像との実解像度で表示部10における画面分割出力表示が可能となる。
図4の(c−1)の場合は水平方向でのスイッチングで可能となり、その場合の画像信号切換えタイミングチャートの例を図5−1、図5−2に示す。図5−1、図5−2においては水平期間において画像の切換えを行うが、垂直期間において切換えを行えば画面の上下において第1のPC1の画像と第2のPC2の画像とをワイプ表示可能となる。その場合の画面の例を図4の(c−2)に示す。
また、水平期間及び垂直期間の双方において同様の画像の切換えを行うことにより画面内の4分割でのワイプ画像選択が可能である。その場合の画像表示の例を図4の(d−1)、(d−2)、(d−3)、(d−4)に示す。さらに、代表的にそのタイミングチャートを(d−1)に関して図5−2に示す。
図5−2において垂直期間の前半つまり画像の上1/2においては、その水平期間中、常に第1のPC1の画像を選択出力する。そして、垂直期間の後半つまり画像の下1/2においては、水平期間の前半を第1のPC1の画像を選択出力し、後半を第2のPC2の画像を選択出力する。なお、その他タイミングのバリエーションでさらに様々な選択が可能である。
また、垂直期間或いは水平期間において画像信号の切換えを行わず、第1のPC1の画像又は第2のPC2の画像何れかのみを選択出力する場合は、図4の(a)、(b)のように第1のPC1の画像、または第2のPC2の画像のみが表示される。
次に、解像度変換回路7において、その出力解像度をXGA(1024×768)に対して、水平垂直それぞれ縮小して、例えば(412×384)画素の画面として出力した場合は、図4の(e)のような子画面表示が可能となる。また、図4の(f)のように第2のPC2からの画像を拡大して表示することもできる。以上のように、様々な画像合成が可能である。また、以上の画面の切換えタイミングを水平及び垂直期間のなかで変えることにより、画像切換えサイズを変えることも可能である。
次に、図1に示されるOSD発生回路14により入力信号の状態のキャラクタを発生し画像表示する(ステップS11)。
[マスター入力もゲスト入力も無い場合]
一方、ステップS1の判定の結果、マスターPCからの入力が無い場合、ステップS19〜S27に示すように、第2の解像度判定回路12においてゲスト入力の有無判定を行う(ステップS19)。この判定の結果、入力が確認されない場合は、マイクロコンピュータ13によりOSD発生回路14を制御して「入力無し」のOSD表示を表示部10の画面に表示する(ステップS27)。
一方、ステップS1の判定の結果、マスターPCからの入力が無い場合、ステップS19〜S27に示すように、第2の解像度判定回路12においてゲスト入力の有無判定を行う(ステップS19)。この判定の結果、入力が確認されない場合は、マイクロコンピュータ13によりOSD発生回路14を制御して「入力無し」のOSD表示を表示部10の画面に表示する(ステップS27)。
[マスター入力が無くゲスト入力がある場合]
一方、ステップS19の判定の結果、ゲストPCからの入力が有る場合は、ステップS20に示すように、第1の切換え回路6により第2のPC2の画像信号を解像度変換回路7に入力する。
一方、ステップS19の判定の結果、ゲストPCからの入力が有る場合は、ステップS20に示すように、第1の切換え回路6により第2のPC2の画像信号を解像度変換回路7に入力する。
次に、フレームレート及び解像度を第2の解像度判定回路12及びマイクロコンピュータ13により測定及び判定し(ステップS21)、解像度変換回路7の最適制御を行う(ステップS22)。
次に、解像度変換回路7の出力を第2の切換え回路8において選択し(ステップS23)、画像合成部9を介して表示部10の画面に第2のPC2の画像が解像度変換され最適解像度で表示する(ステップS24)。次に、OSD発生回路14により第2のPC2「ゲストPC入力あり」の表示を行う(ステップS25)。
以上のように、本実施形態においては、第1のPC1及び第2のPC2の画像信号を同時に画像表示装置100に接続する。そして、第1のPC1が電源投入時から最終的な表示画素数に到達するまでの表示部10の実解像度に一致しない期間において、解像度変換回路7を第1のPC1の画像信号に適応させる。そして、表示部10において表示し、第1のPC1が予め設定された表示部10の実解像度に到達した場合において、解像度変換回路7を、第2のPC2の画像信号に適応させる。これにより、解像度変換回路を増加させることなく、第1のPC1の画像を表示部10に実解像度で表示させつつ、第2のPC2の画像をワイプ表示させたり、ピクチャーオンピクチャー表示させたりして、第2のPC2の画像サイズを変更できる。
(第2の実施形態)
本実施形態においては、マスターPCからの画像信号を解像度変換回路を通さずに液晶表示パネルの水平シフトレジスタと垂直シフトレジスタとの制御画素のアドレスを切り換える。これにより、マスターPCから出力される画像信号の解像度に対応し、ゲストPCの画像信号に対して、解像度変換回路により最適解像度に変換及びフレームレート変換を行う。そして、そのままゲストPCの画像を表示し、マスター画像の中に子画面表示させる。
本実施形態においては、マスターPCからの画像信号を解像度変換回路を通さずに液晶表示パネルの水平シフトレジスタと垂直シフトレジスタとの制御画素のアドレスを切り換える。これにより、マスターPCから出力される画像信号の解像度に対応し、ゲストPCの画像信号に対して、解像度変換回路により最適解像度に変換及びフレームレート変換を行う。そして、そのままゲストPCの画像を表示し、マスター画像の中に子画面表示させる。
図6は、本実施形態の画像表示装置における画像処理部の機能構成例を示すブロック図である。なお、図1に示す構成と同じものについては同一の番号を付している。表示部10は、以下のブロックより構成される。
101は画像処理回路であり、102は表示部10のタイミング発生回路である。103は垂直シフトレジスタであり、104は水平シフトレジスタであり、105は表示パネルである。本実施形態においては、表示パネル105はリアプロジェクション装置のTFT液晶パネルとする。以下、その動作説明を行う。
101は画像処理回路であり、102は表示部10のタイミング発生回路である。103は垂直シフトレジスタであり、104は水平シフトレジスタであり、105は表示パネルである。本実施形態においては、表示パネル105はリアプロジェクション装置のTFT液晶パネルとする。以下、その動作説明を行う。
図6において、第1のPC1(マスターPC)は、第1の実施形態の第1のPC1と同様に、表示部10に内蔵あるいは隣接して設置されて使用される。予め表示パネル105の画素配列(表示画素数)に一致した出力解像度を、第1のPC1に設けられた画像発生回路(グラフィックスアクセラレータ)より出力するように、第1のPC1のアプリケーションソフトウェアにて初期設定を行っておくものとする。本実施形態においては、表示パネル105はXGA(1024×768)であり、その値に設定しておく。
また、マスターPCの画像信号は画像信号入力端子4を介して入力され、画像合成部9に入力される。画像合成部9は本実施形態においてはデジタル回路として作動するため、第1のPC1の画像信号がアナログの画像信号の場合は、前段にADコンバータを設けアナログデジタル変換を行ってから入力する。
次に、画像合成部9からの出力信号は、画像処理回路101において、表示画像の動作機能や画質、性能を維持するための画像処理を行う。具体的には、例えばガンマ補正、表示階調の補正、明るさやコントラスト、色調補正、液晶パネル特有のラインやフレームごとの極性反転等の処理、及びデジタルアナログ(DA)変換処理を行う。
次に、画像処理回路101から出力された画像信号は表示パネル105の画像信号ラインに供給される。一方、第1の画像信号入力端子4に入力された画像信号の同期信号に関しては、第1の解像度判定回路11により同期信号の計測を行い、マイクロコンピュータ13により解像度及びフレームレートを導き出す。
さらに、第1の画像信号入力端子から入力された同期信号は、タイミング発生回路102に入力される。そして、水平同期信号に同期したクロック信号、ラインパルス信号、水平タイミングパルス信号、及び垂直タイミングパルス信号を発生し、水平シフトレジスタ104と垂直シフトレジスタ103とに入力される。また、同時にタイミング発生回路102より解像度変換回路7に対して同期の基準信号を供給する。
一方、本実施形態において、表示パネル105は、透過型TFT液晶パネルとして、複数の表示画素が水平方向に1024画素、垂直方向に768画素の二次元配列構成を成す。次に、垂直シフトレジスタ103により1番目のラインから768番目のラインまでの画像信号ラインの切換えを行う。これとともに、水平シフトレジスタ104により1番目の画素から1024番目の画素対して順次画像信号ラインの画像信号を各画素にスイッチングして供給する。
次にその動作を詳しく説明する。図7は、TFT液晶パネルの特定の画素部分に関して表した回路モデルを示す図である。
水平方向には画素がE1:1、E2:1、E3:1の順にE1024:1まで配列されている。それぞれの画素は各々対応して設けられた画素SWトランジスタQ1:1、Q2:1、Q3:1の順にQ1024:1まで配列され第1の信号ラインで示されたライン画像信号を順次切換えて各々の対応画素に書き込みを行う。
水平方向には画素がE1:1、E2:1、E3:1の順にE1024:1まで配列されている。それぞれの画素は各々対応して設けられた画素SWトランジスタQ1:1、Q2:1、Q3:1の順にQ1024:1まで配列され第1の信号ラインで示されたライン画像信号を順次切換えて各々の対応画素に書き込みを行う。
同様に、画素E1:2、E2:2、E3:2の順にE1024:2まで、また、前記ライン同様にそれぞれの画素は各々対応して設けられた画素SWトランジスタQ1:2、Q2:2、Q3:2の順にQ1024:2まで配列されている。そして、第2の信号ラインで示されたライン画像信号を順次切換えて前記各々の対応画素に書き込みを行う。同様に、第2の信号ライン2〜第768の信号ラインまでそれぞれのラインの画像信号をそれぞれのラインに接続された画素SWトランジスタにより、それぞれ対応した画素EX:Xに画素に対応したビデオ信号を書き込む。
一方、第1〜第768の信号ラインは、信号ラインSWトランジスタLSQ1からLSQ768によりビデオ信号入力からのビデオ信号を水平走査線単位で各SWトランジスタのゲートを第1〜第768のライン駆動ゲート線1〜768へ供給する。そして、垂直シフトレジスタ103により駆動して順次水平走査線単位でスイッチングして各第1〜第768の信号ラインに供給する。この場合の画素スイッチングを制御する水平シフトレジスタの動作タイミングを図8−1に示す。同様に垂直シフトレジスタの動作タイミングを図8−2に示す。
なお、各画素は対向基板である共通電極に接続され最適電圧が印加される。そして、各画素と共通電極との間に、例えばTN液晶などを挟持して偏光板などを通過した偏光光を照射して各画素における印加画像信号に対応して偏光透過された透過画像を、偏光板を介して画像表示する。なお、TFT液晶パネルの一般的な動作に関しては説明を省略する。以上のように、第1のPC1の画像信号であるXGA(1024×768)が表示パネル105に表示可能となる。
[EGAの表示]
次に、第1のPC1が電源投入から最初のEGA画像(640×400又は640×350)の表示を行う場合において、第1の解像度判定回路11にて計測された画像信号を元に、マイクロコンピュータ13の制御により判定を行う。そして、タイミング発生回路102の動作を切り換える。タイミング発生回路102に別途入力される水平同期信号及び垂直同期信号に同期したクロック信号、水平イネーブル信号が、水平シフトレジスタ104に供給され、水平パルス、垂直スタートパルス信号が垂直シフトレジスタ103に供給される。
次に、第1のPC1が電源投入から最初のEGA画像(640×400又は640×350)の表示を行う場合において、第1の解像度判定回路11にて計測された画像信号を元に、マイクロコンピュータ13の制御により判定を行う。そして、タイミング発生回路102の動作を切り換える。タイミング発生回路102に別途入力される水平同期信号及び垂直同期信号に同期したクロック信号、水平イネーブル信号が、水平シフトレジスタ104に供給され、水平パルス、垂直スタートパルス信号が垂直シフトレジスタ103に供給される。
一方、画像信号は前述のように、画像処理回路101を介して表示パネル105の画像信号ラインに供給される。前記XGA(1024×768)とは異なり、例えば水平シフトレジスタ104は水平方向に640クロック分の画素シフトを行いながら各画素に書き込みを行う。同様に、垂直方向には垂直シフトレジスタ103により400ラインのライン選択を順次行い画像信号を画素トランジスタに供給する。以上により、表示パネル105には上側左寄りの画像表示となる。図9(a)にそのイメージを示す。
[中央部へのEGAの表示]
シフトレジスタの構成は、図10(a)で示されるように任意の数の単位でブロック分けされたシフトレジスタの(集合)つまりブロックより構成される。各シフトレジスタブロックの該小単位のシフトレジスタとして本実施形態は、図10(b)に示すように最小単位を20個のフリップフロップの集合としている。各々のシフトレジスタブロック単位の初段入力には、セレクタ信号(SEL)をパラレルデータのデコーダー出力(図10(a)のDECODER)より制御することにより、水平スタートパルスを「S_INPUT」に入力する。
シフトレジスタの構成は、図10(a)で示されるように任意の数の単位でブロック分けされたシフトレジスタの(集合)つまりブロックより構成される。各シフトレジスタブロックの該小単位のシフトレジスタとして本実施形態は、図10(b)に示すように最小単位を20個のフリップフロップの集合としている。各々のシフトレジスタブロック単位の初段入力には、セレクタ信号(SEL)をパラレルデータのデコーダー出力(図10(a)のDECODER)より制御することにより、水平スタートパルスを「S_INPUT」に入力する。
具体的には、図10(a)の「S_INPUT」に水平スタートパルスを入力し、後段の、10ブロック目のシフトレジスター(SRB10)にスタートパルスを入力する。
また、マイクロコンピュータ13にて図10(a)の「DECODER_IC」の入力SELECT_DATAを制御して行う。「DECODER_IC」はパラレルシリアル変換回路であり、特定の出力線に対して能動とする。
また、マイクロコンピュータ13にて図10(a)の「DECODER_IC」の入力SELECT_DATAを制御して行う。「DECODER_IC」はパラレルシリアル変換回路であり、特定の出力線に対して能動とする。
よって、図10(a)に示される「S_INPUT」への水平スタートパルスは、SRB10に入力され、該SRB10の出力Q1〜Q20までの画素選択信号がクロックで順次出力され前記パネルの画素トランジスタ181から順次スイッチングをおこなう。表示パネル105の水平方向の181画素目より画像の表示を行い、820画素までの表示が行われる。
また、垂直シフトレジスタ103に関しても、フィリップフロップ20個単位のブロックをシリアルに接続して、該ブロックの入力に対してデータセレクタにより前段からの入力と直接外部よりのスタートパルスの入力とを選択的に入力可能とする。そして、マイクロコンピュータ13の制御により切り換えられる。なお、本実施形態では8ブロック目のシフトレジスタにスタートパルスを入力する。ラインの選択は140ラインから540ラインまで行われ、ほぼ画面中央に位置した640×400ドットのEGA画面が表示可能となる。図9(b)にそのイメージを示す。
同様に、PCのアプリケーションの立ち上がり状況により最適なタイミング選定をマイクロコンピュータ13より行い、最も適した表示位置の制御を行う。最終的には、前述のように第1のPC1のウィンドウズ(登録商標)アプリケーションが立ち上がった状態においては、本実施形態ではXGA(1024×768)の画像表示モードになり、全画面に表示する。この場合の表示パネル105に表示される画像のフレームレートは、第1のPC1から出力された画像信号のフレームレートと同じである。
以上のように、第2のPC2(ゲストPC)からの、第2の画像信号入力端子5を介して入力された画像信号は、解像度変換回路7によりフレームレートを第1のPC1からの画像信号に一致させ、かつ解像度を指定して変換する。これにより、解像度変換回路手段が一つで済み、例えば図4の(a)、(b)、(c)、(d)、(e)、(f)に示されるように第1のPC1の画像と第2のPC2の画像とが共存可能となる。
以上のように、本実施形態においては、第1のPC1から出力される画像信号が表示部10の実解像度より少ない場合において、表示部10の表示タイミングを適宜操作することにより、表示部10の表示領域内の特定の位置に表示を行う。さらに、第2のPC2から入力された画像信号を第1のPC1に同期して出力される解像度変換を行うことにより、解像度変換回路を増加させることなく、第1のPC1の画像と共に第2のPC2の画像を表示可能にする。
(本発明に係る他の実施形態)
前述した本発明の実施形態における画像表示装置を構成する各手段、並びに画像表示方法の各工程は、コンピュータのRAMやROMなどに記憶されたプログラムが動作することによって実現できる。このプログラム及び前記プログラムを記録したコンピュータ読み取り可能な記録媒体は本発明に含まれる。
前述した本発明の実施形態における画像表示装置を構成する各手段、並びに画像表示方法の各工程は、コンピュータのRAMやROMなどに記憶されたプログラムが動作することによって実現できる。このプログラム及び前記プログラムを記録したコンピュータ読み取り可能な記録媒体は本発明に含まれる。
また、本発明は、例えば、システム、装置、方法、プログラムもしくは記録媒体等としての実施形態も可能であり、具体的には、複数の機器から構成されるシステムに適用してもよいし、また、一つの機器からなる装置に適用してもよい。
なお、本発明は、前述した実施形態の機能を実現するソフトウェアのプログラム(実施形態では図3に示すフローチャートに対応したプログラム)を、システムまたは装置に直接、または遠隔から供給する場合も含む。そして、そのシステムまたは装置のコンピュータが前記供給されたプログラムコードを読み出して実行することによっても達成される場合を含む。
したがって、本発明の機能処理をコンピュータで実現するために、前記コンピュータにインストールされるプログラムコード自体も本発明を実現するものである。つまり、本発明は、本発明の機能処理を実現するためのコンピュータプログラム自体も含まれる。
その場合、プログラムの機能を有していれば、オブジェクトコード、インタプリタにより実行されるプログラム、OSに供給するスクリプトデータ等の形態であってもよい。
プログラムを供給するための記録媒体としては、例えば、フレキシブルディスク、ハードディスク、光ディスク、光磁気ディスクなどがある。さらに、MO、CD−ROM、CD−R、CD−RW、磁気テープ、不揮発性のメモリカード、ROM、DVD(DVD−ROM、DVD−R)などもある。
その他、プログラムの供給方法としては、クライアントコンピュータのブラウザを用いてインターネットのホームページに接続する方法がある。そして、前記ホームページから本発明のコンピュータプログラムそのもの、もしくは圧縮され自動インストール機能を含むファイルをハードディスク等の記録媒体にダウンロードすることによっても供給できる。
また、本発明のプログラムを構成するプログラムコードを複数のファイルに分割し、それぞれのファイルを異なるホームページからダウンロードすることによっても実現可能である。つまり、本発明の機能処理をコンピュータで実現するためのプログラムファイルを複数のユーザに対してダウンロードさせるWWWサーバも、本発明に含まれるものである。
また、その他の方法として、本発明のプログラムを暗号化してCD−ROM等の記録媒体に格納してユーザに配布し、所定の条件をクリアしたユーザに対し、インターネットを介してホームページから暗号化を解く鍵情報をダウンロードさせる。そして、その鍵情報を使用することにより暗号化されたプログラムを実行してコンピュータにインストールさせて実現することも可能である。
また、コンピュータが、読み出したプログラムを実行することによって、前述した実施形態の機能が実現される。さらに、そのプログラムの指示に基づき、コンピュータ上で稼動しているOSなどが、実際の処理の一部または全部を行い、その処理によっても前述した実施形態の機能が実現され得る。
さらに、その他の方法として、まず記録媒体から読み出されたプログラムが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれる。そして、そのプログラムの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPUなどが実際の処理の一部または全部を行い、その処理によっても前述した実施形態の機能が実現される。
1 第1のPC
2 第2のPC
3 画像処理部
4 第1の画像信号入力端子
5 第2の画像信号入力端子
6 第1の切換え回路
7 解像度変換回路
8 第2の切換え回路
9 画像合成部
10 表示部
11 第1の解像度判定回路
12 第2の解像度判定回路
13 マイクロコンピュータ
14 OSD発生回路
15 接続手段
100 画像表示装置
2 第2のPC
3 画像処理部
4 第1の画像信号入力端子
5 第2の画像信号入力端子
6 第1の切換え回路
7 解像度変換回路
8 第2の切換え回路
9 画像合成部
10 表示部
11 第1の解像度判定回路
12 第2の解像度判定回路
13 マイクロコンピュータ
14 OSD発生回路
15 接続手段
100 画像表示装置
Claims (4)
- 画像信号を入力して画像表示する画像表示装置であって、
解像度またはフレームレートを変換する解像度変換手段と、
第1の情報処理装置と接続された第1の画像入力手段と第2の情報処理装置と接続された第2の画像入力手段とから入力される画像信号を切換えて出力する第1の切換え手段と、
前記解像度変換手段からの画像信号または前記解像度変換手段を経由しない画像信号を入力して切り換えて出力する第2の切換え手段と、
前記第2の切換え手段を経由して前記解像度変換手段から出力された画像信号と、前記解像度変換手段を経由しない画像信号とを合成する画像合成手段と、
前記合成された画像信号を表示する画像表示手段と、
前記第1の情報処理装置から出力された画像信号が前記画像表示手段の解像度及びフレームレートに一致しない場合においては、前記第1の情報処理装置から出力された画像信号に対して前記解像度変換手段を適応させ、前記画像表示手段において画像表示し、前記第1の情報処理装置から出力された画像信号が前記画像表示手段の解像度及びフレームレートに一致する場合においては、前記第2の情報処理装置から出力された画像信号に対して前記解像度変換手段を適応させ、前記第1の情報処理装置から出力された画像信号の画像と前記第2の情報処理装置から出力された画像信号の画像とを選択的に前記画像表示手段において画像表示するように制御する制御手段とを有することを特徴とする画像表示装置。 - 画像信号を入力して画像表示する画像表示装置であって、
解像度またはフレームレートを変換する解像度変換手段と、
第1の情報処理装置と接続された第1の画像入力手段と第2の情報処理装置と接続された第2の画像入力手段とから入力される画像信号を切換えて出力する第1の切換え手段と、
前記解像度変換手段からの画像信号または前記解像度変換手段を経由しない画像信号を入力して切り換えて出力する第2の切換え手段と、
前記第2の切換え手段を経由して前記解像度変換手段から出力された画像信号と、前記解像度変換手段を経由しない画像信号とを合成する画像合成手段と、
前記合成された画像信号を表示する画像表示手段と、
前記第1の情報処理装置から出力された画像信号が前記画像表示手段の解像度及びフレームレートに一致しない場合においては、前記第1の情報処理装置から出力された画像信号に対して前記解像度変換手段を適応させ、前記画像表示手段において画像表示し、前記第1の情報処理装置から出力された画像信号が前記画像表示手段の解像度及びフレームレートに一致する場合においては、前記第2の情報処理装置から出力された画像信号に対して前記解像度変換手段を適応させ、前記画像表示手段における画面内の表示領域を分割して画像表示するように制御する制御手段とを有することを特徴とする画像表示装置。 - 画像信号を入力して画像表示する画像表示装置であって、
解像度またはフレームレートを変換する解像度変換手段と、
第1の情報処理装置と接続された第1の画像入力手段と第2の情報処理装置と接続された第2の画像入力手段とから入力される画像信号を切換えて出力する第1の切換え手段と、
前記解像度変換手段からの画像信号または前記解像度変換手段を経由しない画像信号を入力して切り換えて出力する第2の切換え手段と、
前記第2の切換え手段を経由して前記解像度変換手段から出力された画像信号と、前記解像度変換手段を経由しない画像信号とを合成する画像合成手段と、
表示パネルと前記表示パネルを駆動する水平シフトレジスタ手段、及び垂直シフトレジスタ手段と、前記水平シフトレジスタ手段、及び垂直シフトレジスタ手段にタイミングパルスを供給するタイミング発生回路と画像処理回路とを備えるとともに、前記合成された画像信号を表示する画像表示手段と、
前記第1の情報処理装置から出力された画像信号の解像度が前記表示パネルの解像度と同じまたは小さいときは、前記第1の情報処理装置から出力された画像信号の画像を前記解像度変換手段を介さずに前記画像表示手段において画像表示し、前記第2の情報処理装置から出力された画像信号について前記第1の情報処理装置の同期するタイミングで解像度及びフレームレートを前記解像度変換手段により変換して、前記第1の情報処理装置から出力された画像信号の画像と前記第2の情報処理装置から出力された画像信号の画像とを選択的に前記画像表示手段において画像表示するように制御する制御手段とを有することを特徴とする画像表示装置。 - 画像信号を入力して画像表示する画像表示装置であって、
解像度またはフレームレートを変換する解像度変換手段と、
第1の情報処理装置と接続された第1の画像入力手段と第2の情報処理装置と接続された第2の画像入力手段から入力される画像信号を切換えて出力する第1の切換え手段と、
前記解像度変換手段からの画像信号または前記解像度変換手段を経由しない画像信号を入力して切り換えて出力する第2の切換え手段と、
前記第2の切換え手段を経由して前記解像度変換手段から出力された画像信号と、前記解像度変換手段を経由しない画像信号とを合成する画像合成手段と、
表示パネルと前記表示パネルを駆動する水平シフトレジスタ手段、及び垂直シフトレジスタ手段と、前記水平シフトレジスタ手段、及び垂直シフトレジスタ手段にタイミングパルスを供給するタイミング発生回路と画像処理回路とを備えるとともに、前記合成された画像信号を表示する画像表示手段と、
前記第1の情報処理装置から出力された画像信号の解像度が前記表示パネルの解像度と同じまたは小さいときは、前記第1の情報処理装置から出力された画像信号の画像を前記解像度変換手段を介さずに前記画像表示手段において画像表示し、前記第2の情報処理装置から出力された画像信号について前記第1の情報処理装置の同期するタイミングで解像度及びフレームレートを前記解像度変換手段により変換して、前記画像表示手段における画面内の表示領域を分割して画像表示するように制御する制御手段とを有することを特徴とする画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007036987A JP2008205641A (ja) | 2007-02-16 | 2007-02-16 | 画像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007036987A JP2008205641A (ja) | 2007-02-16 | 2007-02-16 | 画像表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008205641A true JP2008205641A (ja) | 2008-09-04 |
Family
ID=39782698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007036987A Pending JP2008205641A (ja) | 2007-02-16 | 2007-02-16 | 画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008205641A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014142413A1 (en) * | 2013-03-12 | 2014-09-18 | Samsung Electronics Co., Ltd. | Display apparatus and control method thereof for applying motion compensation to remove artifacts from images |
JP2019529964A (ja) * | 2016-07-07 | 2019-10-17 | 華為技術有限公司Huawei Technologies Co.,Ltd. | フレーム・バッファを論理ディスプレイにマッピングする装置及び方法 |
-
2007
- 2007-02-16 JP JP2007036987A patent/JP2008205641A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014142413A1 (en) * | 2013-03-12 | 2014-09-18 | Samsung Electronics Co., Ltd. | Display apparatus and control method thereof for applying motion compensation to remove artifacts from images |
JP2019529964A (ja) * | 2016-07-07 | 2019-10-17 | 華為技術有限公司Huawei Technologies Co.,Ltd. | フレーム・バッファを論理ディスプレイにマッピングする装置及び方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4055572B2 (ja) | 表示システム及び表示コントローラ | |
KR100896178B1 (ko) | 테스트 패턴 발생 회로를 포함하는 액정 표시 장치의 구동회로 | |
JP3137367B2 (ja) | カラーパネル表示制御システム及びコンピュータシステム | |
US6664970B1 (en) | Display apparatus capable of on-screen display | |
JP2002140059A (ja) | 画像表示装置 | |
JP2003316334A (ja) | 表示装置及び表示用駆動回路 | |
KR100318979B1 (ko) | 액정디스플레이패널의제어기와제어방법및액정디스플레이장치 | |
JP2001255862A (ja) | オーバレイ画像処理装置およびオーバレイ画像表示装置 | |
JP2003302952A (ja) | 表示装置 | |
JP2004177595A (ja) | 表示ドライバ、電気光学装置及び表示ドライバの制御方法 | |
KR100825900B1 (ko) | 화상표시방법, 시스템 및 유닛 | |
JP2008205641A (ja) | 画像表示装置 | |
JP2000224477A (ja) | 映像表示装置および方法 | |
JPH10124024A (ja) | 情報処理装置の表示制御装置 | |
JP2003348447A (ja) | 画像出力装置 | |
JP2004117752A (ja) | 表示装置 | |
JP2006259240A (ja) | 液晶表示装置、駆動回路、駆動方法および電子機器 | |
JP2002244632A (ja) | 情報処理装置および表示制御方法 | |
US20080291183A1 (en) | Display driver and image display apparatus | |
JP2005208413A (ja) | 画像処理装置及び画像表示装置 | |
US6943783B1 (en) | LCD controller which supports a no-scaling image without a frame buffer | |
KR100516065B1 (ko) | 저해상도 화상 데이터를 확대 표시하는 고해상도 액정 표시 장치 및 그 방법 | |
JPH11327499A (ja) | 画像表示装置およびその駆動方法 | |
JP4037181B2 (ja) | 画像データ処理装置、画像表示装置および画像表示システム | |
JP3985451B2 (ja) | 画像処理装置および画像表示装置 |