JP4661674B2 - 画像処理装置および方法 - Google Patents

画像処理装置および方法 Download PDF

Info

Publication number
JP4661674B2
JP4661674B2 JP2006118194A JP2006118194A JP4661674B2 JP 4661674 B2 JP4661674 B2 JP 4661674B2 JP 2006118194 A JP2006118194 A JP 2006118194A JP 2006118194 A JP2006118194 A JP 2006118194A JP 4661674 B2 JP4661674 B2 JP 4661674B2
Authority
JP
Japan
Prior art keywords
state
signal
image
unstable
scan timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006118194A
Other languages
English (en)
Other versions
JP2007295102A (ja
Inventor
光弘 本目
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2006118194A priority Critical patent/JP4661674B2/ja
Publication of JP2007295102A publication Critical patent/JP2007295102A/ja
Application granted granted Critical
Publication of JP4661674B2 publication Critical patent/JP4661674B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transforming Electric Information Into Light Information (AREA)

Description

本発明は、ビデオディスプレイプロセッサ(Video Display Processor)等の画像処理装置に関し、特に弱電界環境下でのOSD(On Screen Display)画像の乱れを抑制するための技術に関する。
従来、NTSCやPAL等の規格に準拠したビデオ信号を入力してRGB等の画像信号を出力する画像処理装置としてビデオディスプレイプロセッサが用いられている。このビデオディスプレイプロセッサによれば、キャプチャ機能やOSD機能を簡易に実現でき、このビデオディスプレイプロセッサは、例えばカーナビゲーションシステムのモニタに画像を表示するための画像処理装置として使用される。
特開2005−257886号公報 特開2004−147285号公報 特開2005−215252号公報
しかしながら、従来のビデオディスプレイプロセッサによれば、例えばカーナビゲーションシステムでテレビ放送を受信する場合、電波の受信状態によっては画像に乱れが生じるという問題がある。
この問題を、図6を参照して説明する。
一般に、ビデオディスプレイプロセッサは、電波によって搬送されたビデオ信号に含まれる同期信号を使用してモニタの表示スキャンタイミングを生成しており、この表示スキャンタイミングをビデオ信号の同期信号に同期させている。即ち、表示スキャンタイミングを生成するためのカウンタをビデオ信号の同期信号でリセットし、これによりビデオ信号の同期信号とモニタの表示スキャンタイミングとを一致させている。
しかしながら、電波の強度が低下した弱電界環境の下では、ビデオ信号に含まれる同期信号の周期が変動する。図6は、ライン0〜ライン3の水平同期信号/HSYNC(0),/HSYNC(1),/HSYNC(2),/HSYNC(3)の周期が変動した状態を表している。この同期信号の周期が変動すると、この影響を受けて表示スキャンタイミングも変動するため、ラインごとに表示ドット数が変動して画像が乱れる。
ここで、ビデオ信号によるテレビ映像にOSD画像を重ねて表示する場合、バックドロップ面に割り当てられたテレビ映像の画像データと、OSDプレーンに割り当てられたOSD画像データとを1つの画像データに合成して表示するので、上述のようにラインごとに表示ドット数が変動すると、テレビ映像と共にOSD画像も乱れる。
通常、OSD画像は各種設定値等(例えば、テレビのチャンネル表示)を表示するために使用されるので、OSD画像が乱れると、ナビゲーションシステムの利用者は設定値を確認することが困難になり、ナビゲーションシステムの操作に支障を生じる。
本発明は、上記事情に鑑みてなされたものであり、ビデオ信号に含まれる同期信号の周期が変動しても、OSD画像の乱れを防止することができる画像処理装置および方法を提供することを目的とする。
本発明に係る画像処理装置は、描画コマンドに基づき第1画像を生成すると共に、外部から入力されたビデオ信号による第2画像に前記第1画像を重ねて表示するための画像処理装置であって、前記ビデオ信号に含まれる同期信号の状態に応じて、前記同期信号に同期した第1表示スキャンタイミング、または、前記同期信号とは独立に生成された所定の第2表示スキャンタイミングを用いて、前記第2画像に前記第1画像を重ねて得られる画像を表示させる表示制御手段を備えたことを特徴とする画像処理装置の構成を有する。
上記画像処理装置において、例えば、前記表示制御手段は、前記同期信号が安定状態にあれば、前記第1表示スキャンタイミングを用い、前記同期信号が不安定状態にあれば、前記第2表示スキャンタイミングを用いることを特徴とする。
上記画像処理装置において、例えば、前記表示制御手段は、フレームまたはフィールドを単位として前記同期信号の状態を判定することを特徴とする。
本発明に係る画像処理方法は、描画コマンドに基づき第1画像を生成すると共に、外部から入力されたビデオ信号による第2画像に前記第1画像を重ねて表示するための画像処理方法であって、前記ビデオ信号に含まれる同期信号の状態に応じて、前記ビデオ信号に含まれる同期信号に同期した第1表示スキャンタイミング、または、前記同期信号とは独立に生成された所定の第2表示スキャンタイミングを用いて、前記第2画像に前記第1画像を重ねて得られる画像を表示させることを特徴とする画像表示方法の構成を有する。
本発明によれば、ビデオ信号に含まれる同期信号の周期が変動しても、このビデオ信号による映像に重ねて表示されるOSD画像の乱れを防止することができる。
以下、図面を参照しながら、本発明の実施形態を説明する。
図1に、本実施形態に係る画像処理装置200の構成を示す。画像処理装置200は、NTSC等に準拠したアナログビデオ信号AINまたはデジタルビデオ信号DINの映像入力をキャプチャしてモニタの表示解像度(XGA,SVGA等)に合わせて画像を表示する機能(以下、「キャプチャ機能」と称す)と、映像入力をバックドロップ面に表示する機能(以下、「バックドロップ機能」と称す)と、CPU100が発行する描画コマンドに基づいてOSD(On Screen Display)画像を描画する機能(以下、「OSD機能」と称す)を備える。
図1において、CPUインターフェイスモジュール201は、外部のCPU100との間のデータ転送を仲介するものである。ビデオメモリインターフェイスモジュール202は、外部のビデオメモリ300との間のデータ転送を仲介するものである。ビデオデコーダユニット203は、アナログビデオ信号AIN(コンポジット信号)をデコードしてデジタルビデオ信号(コンポーネント信号)を生成するものである。
ビデオデコーダユニット203で生成されたデジタルビデオ信号は、ビデオキャプチャコントローラ204に供給されると共に、バックドロップ面の画像データとしてピクセルデータコントローラ208にも供給される。
なお、本画像処理装置200は2組のビデオデコーダユニット203を備え、これにより2系統のアナログビデオ信号入力に対応可能となっている。
ビデオキャプチャコントローラ204は、デコードされたデジタルビデオ信号をキャプチャ(capture)して、キャプチャプレーンの画像データとしてビデオメモリ300に格納するものである。キャプチャプレーンコントローラ205は、ビデオメモリ300からキャプチャプレーンの画像データを読み出し、これをピクセルデータコントローラ208に供給するものである。
ドローイングプロセッサユニット206は、CPU100から発行される描画コマンドに基づいてOSDプレーンの画像データを生成するものであって、ビデオメモリ300内に直線や矩形を描画したり、描画したデータに対して所定の処理を行うものである。描画コマンドとしては、例えば、LINEコマンド、FILLコマンド、COPYコマンドがある。このうち、LINEコマンドは、線を描画するためのコマンドであり、FILLコマンドは、矩形境域を塗りつぶすためのコマンドであり、COPYコマンドは、ビデオメモリからビデオメモリへデータをブロック転送するためのコマンドである。ただし、描画コマンドはこれに限定されない。なお、CPU100は、描画コマンドを使わずに、直接的にビデオメモリ300内に描画することもできる。
OSDプレーンコントローラ207は、ビデオメモリ300からOSDプレーンの画像データを読み出して、これをピクセルデータコントローラ208に供給するものである。
ピクセルデータコントローラ208は、上記キャプチャプレーンの画像データとOSDプレーンの画像データとバックドロップ面の画像データとを1画面の画像データに合成し、そのデジタルビデオ信号を出力するものである。この画像データの合成の際、各プレーンの優先順位に応じてモニタ上での各プレーンの画像の前後関係が調整され、あるいは必要に応じて各プレーンの画像データにαブレンディング処理(半透明処理)が施される。本実施形態では、ピクセルデータコントローラ208において、2つのキャプチャプレーンと、2つのOSDプレーンとの合計4つのプレーンと1つのバックドロップ面の合成が可能となっている。ただし、各プレーンの数はこれに限定されず、任意である。
なお、「プレーン」なる用語は、1つの矩形状画像データを外部表示装置の所定の場所に所定のサイズで表示するために必要な全ての構成を包括したものを示し、あるいは、外部表示装置に供給される画像データそのものを示す。
DAコンバータ(DAC)209は、ピクセルデータコントローラ208から出力されたデジタルビデオ信号をアナログ信号に変換して外部のモニタ(図示なし)に供給するものである。また、モニタがデジタル入力端子を備えている場合には、ピクセルデータコントローラ208から出力されたデジタルビデオ信号DOUTはモニタのデジタル入力端子に直接供給される。
CRTコントローラ210は、本発明の特徴部であり、モニタに画像を表示させる際の表示スキャンタイミングを生成するためのものであり、水平走査及び垂直走査用の同期信号SOUTを生成して出力する。クロックジェネレータ211は、本画像処理装置200を構成する各ブロックの動作クロックを生成するものである。
なお、図1に示す例では、デジタルビデオ信号DINの入力機能を備え、このデジタルビデオ信号DINは、ピクセルデータコントローラ208及びビデオキャプチャユニット204に与えられる。これにより、上述のアナログビデオ信号AINと同様に、デジタルビデオ信号DINによる映像をそのままバックドロップ面に表示することや、これをキャプチャして表示することが可能となっている。
次に、本画像処理装置の動作(画像処理方法)について、バックドロップ面のビデオ映像にOSDプレーンの画像を重ねて表示する場合を説明する。
先ず、全体動作を説明する。図1において、ビデオデコーダユニット203は、コンポジット信号であるアナログビデオ信号AINをデコードしてコンポーネント信号であるデジタルビデオ信号に変換し、これをピクセルデータコントローラ208に供給する。
一方、CPU100は、ドローイングプロセッサユニット206内のコマンドポート(図示なし)の空き容量を確認して、コマンドポートをアクセスできるか否かを判断する。コマンドポートのアクセスが可能であれば、CPU100は、表示すべきOSDプレーンの画像を描画するための描画コマンドを順次発行し、この描画コマンドをドローイングプロセッサユニット206内のコマンドポートに順次書き込む。コマンドポートには、ワード(32ビット)単位で描画コマンドが格納される。
描画コマンドの実行に必要なコマンドデータがコマンドポートに書き込まれると、ドローイングプロセッサユニット206内の描画コマンド処理回路(図示なし)は、コマンドポートに書き込まれたコマンドデータを読み出して描画コマンドを実行する。即ち、描画コマンド処理回路は、コマンドポートから読み出した描画コマンドを解釈して描画処理を行い、OSDプレーンの画像データを生成してビデオメモリ300に格納する。OSDプレーンコントローラ207は、ビデオメモリ300に格納されたOSDプレーンの画像データを、後述のCRTコントローラ210で生成された表示スキャンタイミングに合わせて読み出し、これをピクセルデータコントローラ208に供給する。
ピクセルデータコントローラ208は、ビデオデコーダユニット203から供給されたバックドロップ面の画像データ(ビデオ映像)と、OSDプレーンコントローラ207から供給されたOSDプレーンの画像データ(OSD画像)とを1画面の画像データに合成する。この合成された画像データはDAコンバータ209によりアナログビデオ信号に変換されて外部のモニタに供給され、これにより、ビデオ映像に重ねてOSD画像がモニタ上に表示される。
次に、CRTコントローラ210に着目して表示制御動作を説明する。
図2は、アナログビデオ信号AINに含まれる水平同期信号/HSYNC及び垂直同期信号/VSYNCと表示画面との関係を示し、アナログビデオ信号AINを搬送する電波の受信状態が良好な場合を示している。同図において、水平同期信号/HSYNCの立ち下がりエッジHE1から立下りエッジHE2までの区間(周期)が水平方向の表示空間に対応し、垂直同期信号/VSYNCの立下りエッジVE1から立下りエッジVE2までの区間(周期)が垂直方向の表示空間に対応している。
上記表示空間は、実際に映像が表示される表示領域とブランク領域とを含む。この表示空間の各ラインは、CRTコントローラ210で生成される表示スキャンタイミング(水平スキャンタイミング、垂直スキャンタイミング)でスキャンされる。ここで、水平スキャンタイミングは、装置内のレジスタに予め設定された値に従って内部のHTカウンタを使用して生成される。即ち、HTカウンタは、ドットクロックDCLK(図示なし)に同期して0からHTLまでカウントアップすることにより水平スキャンタイミングを生成する。なお、変数HTLは、水平同期信号/HSYNCの立ち下がりエッジHE1から立下りエッジHE2までの水平区間(周期)をカウントするHTカウンタの値を表し、HTL+1はモニタに表示される1ライン分のドット数に相当する。
一方、垂直スキャンタイミングは、レジスタに予め設定された値に従って内部のVTカウンタを使用して生成される。即ち、VTカウンタは、HTカウンタがHTLから0にリセットされるタイミングで0からVTL+3またはVTL+4までカウントアップすることにより垂直スキャンタイミングを生成する。ここで、上記VTL+3及びVTL+4は、画像データが第1フィールド又は第2フィールドの何れに属するかによって選択される。なお、変数VTLは、垂直同期信号/VSYNCの立ち下がりエッジVE1から立下りエッジVE2までの垂直区間をカウントするVTカウンタの値であり、VTL+3及びVTL+4は第1及び第2フィールドのライン数にそれぞれ相当する。
上述の表示スキャンタイミングを生成する際、CRTコントローラ210は、アナログビデオ信号AINに含まれる同期信号の状態を判定し、その状態に応じて、後述するように外部同期モードまたは自走モードで表示スキャンタイミングを制御する。本実施形態では、CRTコントローラ210は、アナログビデオ信号AINに含まれる同期信号の状態が、安定状態と不安定状態と無信号状態との3状態のうちの何れであるかを判定し、その判定結果に応じて表示スキャンタイミングを生成する。
図3は、アナログビデオ信号AINに含まれる同期信号の信号状態と表示空間との対応関係を示し、アナログビデオ信号AINを搬送する電波の受信状態に応じて同期信号の周期が変動する場合を示している。同図において、水平同期信号/HSYNCの立ち下がりエッジHE1から立下りエッジHE2までの区間(周期)に対応する表示空間のドット数はHTL+1(ただし、HTLは0以上の整数)で表される。
アナログビデオ信号AINの受信状態が良好であるとすれば、水平同期信号/HSYNCの状態は安定状態にあり、図2に示したように、その周期は一定となる。この場合、水平同期信号/HSYNCの立ち下がりエッジHE2は、正規の表示空間におけるラインの終点HP0に存在し、各ラインの表示ドット数は一定となる。垂直同期信号/VSYNCについても同様である。
本実施形態では、水平同期信号/HSYNCの周期が変動し、水平同期信号/HSYNCの立下りエッジHE2の位置が変動しても、終点HP0を基準として一定の範囲内にある場合、水平同期信号/HSYNCの信号状態を安定状態とする。図3の例では、水平同期信号/HSYNCの立下りエッジHE2が、終点HP1からHP0までの安定領域A1と終点HP0からHP2までの安定領域A2との何れかの領域にある場合、水平同期信号/HSYNCは安定状態にあるものとする。垂直同期信号/VSYNCについても同様である。
これに対し、水平同期信号/HSYNCの周期が短くなって立ち下がりエッジHE2が早まると、ラインの終点が上述の安定領域A1からはずれて不安定領域B1に入るようになる。また、逆に、水平同期信号/HSYNCの周期が長くなって立ち下がりエッジHE2が遅くなると、ラインの終点が上述の安定領域A2からはずれて不安定領域B2に入るようになる。本実施形態では、水平同期信号/HSYNCの立下りエッジHE2が上述の不安定領域B1,B2にある場合、水平同期信号/HSYNCの信号状態は不安定状態にあるものとする。垂直同期信号/VSYNCについても同様である。
更に水平同期信号/HSYNCの周期が長くなると、その立下りエッジHE2の位置が不安定領域B2からはずれて無信号領域Cに入るようになる。本実施形態では、水平同期信号/HSYNCの立下りエッジHE2が上述の無信号領域Cにある場合、水平同期信号/HSYNCの信号状態は無信号状態にあるものとする。垂直同期信号/VSYNCの立下りエッジVE2についても同様である。ただし、図5を参照して後述するように、同期信号の状態はフレームまたはフィールドを単位として判定される。
次に、上述のアナログビデオ信号AINに含まれる同期信号の状態の判定結果に応じて表示スキャンタイミングを生成する方法を説明する。
CRTコントローラ210は、アナログビデオ信号AINの同期信号が安定状態にあると判定した場合、外部同期モードで表示スキャンタイミング(第1表示スキャンタイミング)を生成し、表示スキャンタイミングをアナログビデオ信号に含まれる同期信号に同期させる。そして、この表示スキャンタイミングを用いて、アナログビデオ信号AINによるビデオ映像(第2画像)にOSD画像(第1画像)を重ねて得られる画像を表示させるための表示制御を実施する。
即ち、外部同期モードでは、CRTコントローラ210は、表示空間の水平区間を規定するHTカウンタを水平同期信号/HSYNCでリセットすると共に、表示空間の垂直区間を規定するVTカウンタを垂直同期信号/VSYNCでリセットすることにより、表示スキャンタイミングをアナログビデオ信号AINに含まれる上記同期信号に同期させる。この場合、アナログビデオ信号AINの上記同期信号は安定しており、その周期は約一定であるから、表示スキャンタイミングをアナログビデオ信号に含まれる同期信号に同期させても、ビデオ映像及びOSD画像は乱れることなく、その表示が安定的に行われる。
これに対し、アナログビデオ信号AINに含まれる同期信号が不安定状態または無信号状態にあると判定した場合(即ち、安定状態をはずれた場合)、CRTコントローラ210は、自走モードで表示スキャンタイミングを生成する。即ち、自走モードでは、アナログビデオ信号AINに含まれる同期信号によるHTカウンタ及びVTカウンタのリセットを停止すると共に、これに代えて、アナログビデオ信号AINに含まれる同期信号とは独立に装置内部で生成された所定の表示スキャンタイミング(第2表示スキャンタイミング)を用いて表示制御を実施する。
具体的には、HTカウンタ及びVTカウンタをそれぞれリセットするために使用する所定のHTL及びVTLの各値を装置内部のレジスタに予め設定しておき、HTカウンタの値が、上記レジスタに設定された所定のHTLに達したときにHTカウンタをリセットし、VTカウンタのカウント値が上記レジスタに設定された所定のVTLに達したときにVTカウンタをリセットする。
これにより、HTカウンタ及びVTカウンタが、外部のアナログビデオ信号AINに含まれる同期信号によらず、所定値に達したときにリセットされるので、この同期信号の周期が変動しても、図4に示すように、HTカウンタ及びVTカウンタのカウント値により定まる各ラインの表示スキャンタイミングが一定となり、各ラインのドット数も一定となる。従って、OSD画像は乱れることなく安定的に表示される。
上述の同期信号の状態判定はCRTコントローラ210内のステートマシンで実行される。以下では、図5を参照して、同期信号の状態判定におけるステートマシンの状態遷移について説明する。
図5において、ステートST1は、外部のアナログビデオ信号AINに含まれる同期信号が無信号状態にあると判定するステートである。ステートST2は、外部のアナログビデオ信号AINに含まれる同期信号が不安定状態にあると判定するステートである。ステートST3は、外部のアナログビデオ信号AINに含まれる同期信号が安定状態にあると判定するステートである。上述の各ステート間の状態遷移は、フレーム(インタレースの場合はフィールド)単位で行われる。即ち、外部のアナログビデオ信号AINに含まれる同期信号の状態判定は、フレーム(インタレースの場合はフィールド)単位で行われる。
図5において、初期化の直後は、CRTコントローラ210内のステートマシンは、無信号状態を判定するステートST1に状態遷移する。このステートST1にある場合、上記ステートマシンは、外部のアナログビデオ信号AINに含まれる水平同期信号/HSYNC及び垂直同期信号/VSYNCの両方が入力されたとき、不安定状態を判定するステートST2に状態遷移する。即ち、上記ステートマシンは、1フレーム(インタレースの場合は1フィールド)中に、不安定状態にある水平同期信号の周期の数が、レジスタに予め設定した値以上である場合、または垂直同期信号の周期が不安定状態にある場合、そのフレーム(インタレースの場合はフィールド)を不安定フレームと判定し、ステートST1からステートST2に状態遷移する。
また、上記ステートマシンは、ステートST2にある場合、レジスタに予め設定された数の安定フレームが続いたとき、ステートST3に状態遷移し、外部のアナログビデオ信号AINに含まれる同期信号が安定状態にあると判定する。即ち、上記ステートマシンは、1フレーム(インタレースの場合は1フィールド)における全ての水平同期信号の周期が安定状態にあり、且つ、垂直同期信号の周期が安定状態にある場合、そのフレームを安定フレームと判定し、その安定フレームが続いた場合にステートST2からステートST3に状態遷移する。
また、上記ステートマシンは、ステートST3にある場合、レジスタに予め設定された数の不安定フレームが続いたとき、ステートST2に状態遷移し、外部のアナログビデオ信号AINに含まれる同期信号が不安定状態にあると判定する。
また、上記ステートマシンは、ステートST2又はステートST3の何れかにある場合、外部のアナログビデオ信号AINに含まれる水平同期信号がレジスタに予め設定されたHTカウンタのカウント値を超えても入力されないとき、または、このアナログビデオ信号AINに含まれる垂直同期信号がレジスタに予め設定されたVTカウンタのカウント値を超えても入力されないとき、ステートST1に状態遷移し、これら同期信号が無信号状態にあると判定する。
以上により、アナログビデオ信号AINに含まれる同期信号の状態が判定され、この判定結果に基づき表示スキャンタイミングが前述の自走モード又は外部同期モードで生成される。
なお、本画像処理装置200は、バックドロップ面にビデオ信号AINによる映像を表示する機能に加え、キャプチャ機能を備えている。このキャプチャ機能について簡単に説明しておく。図1において、アナログビデオ信号AINとして入力された映像を表示解像度に合わせて表示するには、キャプチャ機能を利用する。即ち、ビデオキャプチャコントローラ204は、ビデオデコーダユニット203によりデコードされたデジタルビデオ信号を表示解像度に合わせてキャプチャしてビデオメモリ300に格納する。キャプチャプレーンコントローラ205は、ビデオメモリ300に格納された画像データを表示スキャンタイミングに合わせて読み出し、これをキャプチャプレーンの画像データとしてピクセルデータコントローラ208に出力する。ピクセルデータコントローラ208は、各プレーンの画像データを1つの画像データに合成してモニタに出力する。
以上、本発明の実施形態を詳述してきたが、本発明は本実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含む。
例えば、上述の実施形態では、アナログビデオ信号AINによるビデオ映像にOSD画像を重ねて表示する場合を説明したが、デジタルビデオ信号DINによるビデオ映像にOSD画像を重ねて表示する場合にも同様に適用される。
本発明の実施形態に係る画像処理装置の構成を示すブロック図である。 本発明の実施形態に係る水平及び垂直同期信号と表示空間との関係を示す図である。 本発明の実施形態に係る同期信号の状態を説明するための説明図である。 本発明の実施形態に係るCRTコントローラの動作を説明するための図である。 本発明の実施形態に係るCRTコントローラ内のステートマシンの状態遷移を説明するための状態図である。 従来技術の問題点を説明するための図である。
符号の説明
100;CPU、200;画像処理装置、201;CPUインターフェイスモジュール、202;ビデオメモリインターフェイスモジュール、203;ビデオデコーダユニット、204;ビデオキャプチャコントローラ、205;キャプチャプレーンコントローラ、206;ドローイングプロセッサユニット、207;OSDプレーンコントローラ、208;ピクセルデータコントローラ、209;DAコンバータ、210;CRTコントローラ、211;クロックジェネレータ、300;ビデオメモリ。

Claims (3)

  1. 描画コマンドに基づき第1画像を生成すると共に、外部から入力されたビデオ信号による第2画像に前記第1画像を重ねて表示するための画像処理装置であって、
    前記ビデオ信号に含まれる同期信号の状態が、無信号状態と不安定状態と安定状態のいずれにあるかを判定するとともに、前記状態が安定状態にあると判定した場合には前記同期信号に同期した第1表示スキャンタイミングを用いて、また、前記状態が無信号状態または不安定状態にあると判定した場合には前記同期信号とは独立に生成された所定の第2表示スキャンタイミングを用いて、前記第2画像に前記第1画像を重ねて得られる画像を表示させる表示制御手段を備え、
    前記表示制御手段は、
    クロックに同期してカウントアップする水平スキャンタイミングカウンタと、前記水平スキャンタイミングカウンタがリセットされるタイミングをカウントアップする垂直スキャンタイミングカウンタとを備えるとともに、
    前記ビデオ信号に含まれる水平同期信号のタイミングに基づく前記水平スキャンタイミングカウンタの値と、前記垂直スキャンタイミングカウンタの値とに応じて、初期化直後は無信号状態に遷移し、前記無信号状態にある場合に前記ビデオ信号に含まれる水平同期信号及び垂直同期信号が入力されたとき不安定状態に遷移し、前記不安定状態にある場合に予め設定された数の安定フレームが続いたとき安定状態に遷移し、前記安定状態にある場合に予め設定された数の不安定フレームが続いたとき不安定状態に遷移し、前記安定状態または前記不安定状態にある場合に前記ビデオ信号に含まれる水平同期信号または垂直同期信号が入力されないとき無信号状態に遷移することによって、前記状態が、無信号状態と不安定状態と安定状態のいずれにあるかを判定する、
    ことを特徴とする画像処理装置。
  2. 前記表示制御手段は、フレームまたはフィールドを単位として前記同期信号の状態を判定することを特徴とする請求項1に記載の画像処理装置。
  3. 描画コマンドに基づき第1画像を生成すると共に、外部から入力されたビデオ信号による第2画像に前記第1画像を重ねて表示するための画像処理方法であって、
    クロックに同期して水平スキャンタイミングカウンタをカウントアップし、前記水平スキャンタイミングカウンタがリセットされるタイミングで垂直スキャンタイミングカウンタをカウントアップするとともに、
    前記ビデオ信号に含まれる水平同期信号のタイミングに基づく前記水平スキャンタイミングカウンタの値と、前記垂直スキャンタイミングカウンタの値とに応じて、初期化直後は無信号状態に遷移し、前記無信号状態にある場合に前記ビデオ信号に含まれる水平同期信号及び垂直同期信号が入力されたとき不安定状態に遷移し、前記不安定状態にある場合に予め設定された数の安定フレームが続いたとき安定状態に遷移し、前記安定状態にある場合に予め設定された数の不安定フレームが続いたとき不安定状態に遷移し、前記安定状態または前記不安定状態にある場合に前記ビデオ信号に含まれる水平同期信号または垂直同期信号が入力されないとき無信号状態に遷移することによって、前記ビデオ信号に含まれる同期信号の状態が、無信号状態と不安定状態と安定状態のいずれにあるかを判定し、
    前記状態が安定状態にあると判定した場合には前記同期信号に同期した第1表示スキャンタイミングを用いて、また、前記状態が無信号状態または不安定状態にあると判定した場合には前記同期信号とは独立に生成された所定の第2表示スキャンタイミングを用いて、前記第2画像に前記第1画像を重ねて得られる画像を表示させる、
    ことを特徴とする画像処理方法。
JP2006118194A 2006-04-21 2006-04-21 画像処理装置および方法 Expired - Fee Related JP4661674B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006118194A JP4661674B2 (ja) 2006-04-21 2006-04-21 画像処理装置および方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006118194A JP4661674B2 (ja) 2006-04-21 2006-04-21 画像処理装置および方法

Publications (2)

Publication Number Publication Date
JP2007295102A JP2007295102A (ja) 2007-11-08
JP4661674B2 true JP4661674B2 (ja) 2011-03-30

Family

ID=38765302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006118194A Expired - Fee Related JP4661674B2 (ja) 2006-04-21 2006-04-21 画像処理装置および方法

Country Status (1)

Country Link
JP (1) JP4661674B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6351151B2 (ja) * 2014-02-05 2018-07-04 株式会社パル技研 画像センサチェックアダプタ及び画像センサ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001197331A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 同期信号処理回路及び映像信号処理装置
JP2001511333A (ja) * 1997-09-30 2001-08-07 イクシス・インターアクティヴ・リサーチ・ゲー・エム・ベー・ハー テレビジョン画像の品質を評価するための方法
JP2003348481A (ja) * 2002-05-27 2003-12-05 Sanyo Electric Co Ltd 放送受信装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02285785A (ja) * 1989-04-26 1990-11-26 Kenwood Corp スペースダイバーシティテレビ受信機
JPH06153207A (ja) * 1992-10-30 1994-05-31 Sanyo Electric Co Ltd 映像信号判定回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001511333A (ja) * 1997-09-30 2001-08-07 イクシス・インターアクティヴ・リサーチ・ゲー・エム・ベー・ハー テレビジョン画像の品質を評価するための方法
JP2001197331A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 同期信号処理回路及び映像信号処理装置
JP2003348481A (ja) * 2002-05-27 2003-12-05 Sanyo Electric Co Ltd 放送受信装置

Also Published As

Publication number Publication date
JP2007295102A (ja) 2007-11-08

Similar Documents

Publication Publication Date Title
US8514331B2 (en) De-rotation adaptor and method for enabling interface of handheld multi-media device with external display
JP2005143087A (ja) 画像制御集積回路におけるピクセルクロック生成回路およびcrt制御回路のバイパス技術
US7589745B2 (en) Image signal processing circuit and image display apparatus
US20140063033A1 (en) Display driver integrated circuit and display data processing method thereof
US20070252905A1 (en) Image processing apparatus
US6768498B1 (en) Out of range image displaying device and method of monitor
US20040201594A1 (en) Projected image correction method and projector
JP4661674B2 (ja) 画像処理装置および方法
TWI443643B (zh) 可減少影像縮放次數的顯示控制裝置及方法
JP4984630B2 (ja) 映像信号変換装置
JP5106893B2 (ja) 表示装置
US7554605B2 (en) Method for progressive and interlace TV signal simultaneous output
US20080002065A1 (en) Image processing circuit, image processing system and method therefor
KR100676701B1 (ko) 디스플레이장치
US20060146194A1 (en) Scaler and method of scaling a data signal
JP2005275242A (ja) 映像キャプチャ回路及び映像キャプチャ方法
JP5888899B2 (ja) 映像処理装置、映像処理方法、及びプログラム
KR100297816B1 (ko) 포맷 컨버터 주변회로
JP4357239B2 (ja) 映像信号処理装置及び映像表示装置
KR100594237B1 (ko) 주사방식 변환장치 및 주사방식 변환방법
JP4599218B2 (ja) 映像信号処理装置
JP6167524B2 (ja) プロジェクターおよび映像データ処理方法
JP4350395B2 (ja) プログレッシブ走査変換方法
JP4167730B2 (ja) 動画圧縮伸長装置およびコンピュータシステム
JP2006030389A (ja) 情報処理装置、システム、表示方法およびプログラム

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101220

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4661674

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees