KR100676701B1 - 디스플레이장치 - Google Patents

디스플레이장치 Download PDF

Info

Publication number
KR100676701B1
KR100676701B1 KR1020050028662A KR20050028662A KR100676701B1 KR 100676701 B1 KR100676701 B1 KR 100676701B1 KR 1020050028662 A KR1020050028662 A KR 1020050028662A KR 20050028662 A KR20050028662 A KR 20050028662A KR 100676701 B1 KR100676701 B1 KR 100676701B1
Authority
KR
South Korea
Prior art keywords
image processor
memory area
image
signal
memory
Prior art date
Application number
KR1020050028662A
Other languages
English (en)
Other versions
KR20060106187A (ko
Inventor
최희준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050028662A priority Critical patent/KR100676701B1/ko
Publication of KR20060106187A publication Critical patent/KR20060106187A/ko
Application granted granted Critical
Publication of KR100676701B1 publication Critical patent/KR100676701B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명은 디스플레이장치에 관한 것이다. 본 발명에 따른 디스플레이장치는 이미지가 표시되는 디스플레이부와; 복수 채널의 영상신호를 입력받기 위한 신호입력부와; 상기 신호입력부를 통해 입력되는 상기 영상신호 중 어느 한 채널의 영상신호를 상기 디스플레이부가 처리 가능한 신호로 변환하는 제1 이미지 프로세서 및 제2 이미지 프로세서와; 상기 제1 이미지 프로세서에 의해 처리되는 영상신호를 저장하기 위한 제1 메모리 영역과, 상기 제2 이미지 프로세서에 의해 처리되는 영상신호를 저장하기 위한 제2 메모리 영역이 할당되는 가변 프레임 메모리와; 상기 제1 이미지 프로세서에 의해 상기 디스플레이부에 표시되며, 상기 제1 메모리 영역 및 상기 제2 메모리 영역 중 적어도 어느 하나의 비율을 조절하기 위한 그래픽 유저 인터페이스와; 상기 그래픽 유저 인터페이스를 통한 사용자의 조작에 따라 상기 설정신호를 출력하는 사용자 입력부와; 상기 사용자 입력부로부터 출력되는 상기 설정신호에 기초하여, 상기 제1 메모리 영역 및 상기 제2 메모리 영역 중 적어도 어느 하나의 비율을 가변시키도록 상기 가변 프레임 메모리를 제어하는 제어부를 포함하는 것을 특징으로 한다. 이에 의해, 제1 이미지 프로세서 및 제2 이미지 프로세서가 공용으로 사용하는 가변 프레임 메모리의 전체 메모리 영역 중 제1 이미지 프로세서에 할당된 제1 메모리 영역 및 제2 이미지 프로세서 중 적어도 어느 하나에 할당된 제2 메모리 영역의 비율을 조절하여, 디스플레이부에 이미지를 안정적으로 표시할 수 있다.

Description

디스플레이장치{DISPLAY APPARATUS}
도 1은 본 발명에 따른 디스플레이장치의 제어블럭도이고,
도 2는 본 발명에 따른 디스플레이장치에 표시된 이미지의 일 예를 도시한 도면이고,
도 3 및 도 4는 본 발명에 따른 디스플레이장치에서 제공하는 그래픽 유저 인터페이스의 예들을 도시한 도면이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 디스플레이부 11 : 제1 이미지 프로세서
12 : 제2 이미지 프로세서 13 : 가변 프레임 메모리
14 : 신호입력부 15 : 신호변환부
16 : 제어부 17 : 사용자 입력부
본 발명은 디스플레이장치에 관한 것으로서, 보다 상세하게는, 영상신호를 처리하는 제1 이미지 프로세서 및 제2 이미지 프로세서가 공용으로 사용하는 가변 프레임 메모리의 전체 메모리 영역 중 제1 이미지 프로세서에 할당된 제1 메모리 영역 및 제2 이미지 프로세서 중 적어도 어느 하나에 할당된 제2 메모리 영역의 비율을 조절할 수 있는 디스플레이장치에 관한 것이다.
근래에 TV나 모니터 등의 디스플레이장치가 디지털화되어 감에 따라 영상신호의 처리를 위해 가변 프레임 메모리를 사용하는 IC 등의 회로구성이 많이 사용되고 있다. 아울러, 디스플레이장치가 처리하는 영상신호의 해상도(Resolution)가 증가함에 따라 가변 프레임 메모리의 용량도 또한 커지고 있는 추세이다.
한편, 근래에는, 하나의 디스플레이장치가 복수 채널, 복수의 영상신호를 입력받고, 두 채널을 분할된 화면 상에 각각 표시함으로써, 두 채널의 이미지를 동시에 화면 상에 표시할 수 있는 디스플레이장치가 널리 보급되고 있다. 이러한 기능을 일반적으로 PIP(Picture In Picture), PBP(Picture By Picture), POP(Picture Out Picture) 기능이라 한다.
이러한, PIP(Picture In Picture), PBP(Picture By Picture), POP(Picture Out Picture) 기능을 갖는 디스플레이장치는 통상 2개의 이미지 프로세서를 갖는다.
여기서, 디스플레이장치는 2개의 이미지 프로세서가 하나의 가변 프레임 메모리를 이용하여 이미지를 표시한다. 이를 위해, 각 이미지 프로세서에는 가변 프레임 메모리의 일정 메모리 영역이 할당된다.
그런데, 이러한 종래의 디스플레이장치에 있어서, 각 이미지 프로세서에 할당된 메모리 영역의 용량은 각 이미지 프로세서에 대해 고정되어 있고, 일정한 상한 용량을 갖는다. 이때, 이미지 프로세서 중 어느 하나에 의해 처리되는 영상신호가 해당 메모리 용량을 초과하는 경우에는 화면상에 이미지가 표시되지 않는 등의 오류가 발생한다.
특히, 이미지 프로세서 중 어느 하나에 의해 처리되는 영상신호의 해상도가 높아져 해당 메모리 용량을 초과하는 경우, 상기와 같은 오류의 발생 우려가 크다.
따라서, 본 발명은 영상신호를 처리하는 제1 이미지 프로세서 및 제2 이미지 프로세서가 공용으로 사용하는 가변 프레임 메모리의 전체 메모리 영역 중 제1 이미지 프로세서에 할당된 제1 메모리 영역 및 제2 이미지 프로세서에 하나에 할당된 제2 메모리 영역 중 적어도 어느 하나의 비율을 조절할 수 있는 디스플레이장치를 제공하는 것이다.
상기 목적은, 본 발명에 따라, 이미지가 표시되는 디스플레이부와, 복수 채널의 영상신호를 입력받기 위한 신호입력부를 갖는 디스플레이장치에 있어서, 상기 신호입력부를 통해 입력되는 상기 영상신호 중 어느 한 채널의 영상신호를 상기 디스플레이부가 처리 가능한 신호로 변환하는 제1 이미지 프로세서 및 제2 이미지 프로세서와; 상기 제1 이미지 프로세서에 의해 처리되는 영상신호를 저장하기 위한 제1 메모리 영역과, 상기 제2 이미지 프로세서에 의해 처리되는 영상신호를 저장하기 위한 제2 메모리 영역이 할당되는 가변 프레임 메모리와; 사용자의 조작에 따라 소정의 설정신호를 출력하는 사용자 인터페이스부와; 상기 제1 이미지 프로세서에 의해 상기 디스플레이부에 표시되며, 상기 제1 메모리 영역 및 상기 제2 메모리 영역 중 적어도 어느 하나의 비율을 조절하기 위한 그래픽 유저 인터페이스와; 상기 그래픽 유저 인터페이스를 통한 사용자의 조작에 따라 상기 설정신호를 출력하는 사용자 입력부와; 상기 사용자 입력부로부터 출력되는 상기 설정신호에 기초하여, 상기 제1 메모리 영역 및 상기 제2 메모리 영역 중 적어도 어느 하나의 비율을 가변시키도록 상기 가변 프레임 메모리를 제어하는 제어부를 포함하는 것을 특징으로 하는 디스플레이장치에 의해 달성된다.
삭제
그리고, 상기 제1 이미지 프로세서 및 상기 제2 이미지 프로세서 중 적어도 어느 하나에 의해 처리되는 영상신호의 하나의 프레임에 대해 할당되는 버퍼의 개수 및 상기 버퍼의 용량 중 적어도 어느 하나를 설정하기 위한 버퍼설정화면을 포함하며; 상기 제어부는 상기 버퍼조절화면을 통한 상기 사용자 입력부를 통해 출력되는 상기 설정신호에 기초하여, 상기 버퍼의 개수 및 상기 버퍼의 용량 중 적어도 어느 하나를 조절할 수 있다.
또한, 상기 그래픽 유저 인터페이스는 상기 제1 이미지 프로세서 및 상기 제2 이미지 프로세서 중 적어도 어느 하나에 의해 처리되는 영상신호의 해상도를 조절하기 위한 해상도조절화면을 포함하고; 상기 제어부는 상기 제1 이미지 프로세서 및 상기 제2 이미지 프로세서 중 상기 해상도조절화면을 통해 해상도가 증가한 어느 하나에 할당되는 메모리 영역의 비율을 증가시키고, 상기 제1 이미지 프로세서 및 상기 제2 이미지 프로세서 중 다른 하나에 할당되는 메모리 영역의 비율을 감소시킬 수 있다.
여기서, 상기 제어부는 하나의 프레임에 대해 할당되는 버퍼의 개수 및 상기 버퍼의 용량 중 적어도 어느 하나를 조절하여 상기 제1 메모리 영역 및 상기 제2 메모리 영역 중 적어도 어느 하나의 비율을 조절할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
본 발명에 따른 디스플레이장치는, 도 1에 도시된 바와 같이, 디스플레이부(10), 제1 이미지 프로세서(11), 제2 이미지 프로세서(12), 가변 프레임 메모리(13), 신호입력부(14) 및 제어부(16)를 포함할 수 있다. 또한, 디스플레이장치는 신호입력부(14)를 통해 입력되는 영상신호를 제1 이미지 프로세서(11) 및 제2 이미지 프로세서(12)가 처리 가능한 신호로 변환하는 신호변환부(15)와, 사용자 인터페이스부를 포함할 수 있다.
디스플레이부(10)는 제1 이미지 프로세서(11)로부터 출력되는 신호를 입력받아 이미지를 표시한다. 여기서, 본 발명에 따른 디스플레이부(10)는 LCD(Liquid Crystal Display)패널이나 PDP(Plasma Display Penal)와 같은 평판 디스플레이 형태일 수 있고, CRT(Cathode Ray Tube) 일 수 있다.
신호입력부(14)는 복수 채널의 영상신호를 입력받을 수 있도록 마련된다. 예컨대, 신호입력부(14)는 방송신호의 수신을 위한 안테나나 케이블 단자, 컴포지트(Composite) 신호의 수신을 위한 컴포지트 단자, S-비디오 신호를 수신하기 위한 S-비디오 단자, 컴포넌트(Component) 신호를 수신하기 위한 컴포넌트 단자, PC 신호를 입력받기 위한 D-Sub 단자나 DVI(Digital Video Interface) 단자 등의 PC 입력단자를 포함할 수 있다.
여기서, 신호입력부(14)를 통해 입력되는 복수 채널의 영상신호는 상기의 단자들을 통해 입력되는 상이한 포맷의 영상신호를 포함할 수 있고, 방송신호의 채널별 영상신호를 포함할 수 있다.
신호변환부(15)는 신호입력부(14)를 통해 입력되는 복수 채널의 영상신호를 제1 이미지 프로세서(11) 및 제2 이미지 프로세서(12)가 처리 가능한 신호 포맷으로 변환한다. 예컨대, 제1 이미지 프로세서(11) 및 제2 이미지 프로세서(12)가 16비트나 32비트의 디지털 R.G.B 신호를 입력받는 경우, 신호변환부(15)는 신호입력부(14)를 통해 입력되는 다양한 포맷의 영상신호를 디지털 R.G.B 신호로 변환하여 제1 이미지 프로세서(11) 및 제2 이미지 프로세서(12)로 출력한다.
여기서, 신호변환부(15)는 신호입력부(14)를 통해 입력되는 다양한 포맷의 영상신호에 대응하여 TMDS(Transition Minimized Differential Signaling) 수신부, A/D 컨버터, 비디오디코더 및 튜너 등을 포함할 수 있다.
TMDS 수신부는 DVI 단자로부터 입력되는 디지털 영상신호를 R.G.B 디지털 신호와 H/V 동기신호로 분리하여 출력한다. A/D 컨버터는 컴포넌트 신호나 PC 신호 등의 아날로그 영상신호를 디지털 영상신호로 변환한다. 비디오디코더는 컴포지트 신호나 S-비디오 신호 등의 아날로그 영상신호를 디코딩한다. 튜너는 수신되는 방송신호 중 선국된 채널의 신호를 비디오디코더로 출력한다.
여기서, 제어부(16)는 신호변환부(15)로부터 변환된 영상신호 중 어느 하나씩이 제1 이미지 프로세서(11) 및 제2 이미지 프로세서(12)로 각각 출력되도록 신호변환부(15)를 제어한다.
제1 이미지 프로세서(11) 및 제2 이미지 프로세서(12)는 신호변환부(15)로부터 입력되는 영상신호를 디스플레이부(10)가 처리 가능한 신호로 변환하여 출력한다. 여기서, 제1 이미지 프로세서(11) 및 제2 이미지 프로세서(12)는 가변 프레임 메모리(13)에 영상신호를 임시 저장하여 소정의 알고리즘을 통해 이미지의 해상도 등의 표시상태를 조절한다.
본 발명에 따른 디스플레이장치는, 도 2에 도시된 바와 같이, 제1 이미지 프로세서(11)에 의해 처리되는 영상신호가 디스플레이부(10)에 메인 화면(S1)으로 표시되고, 제2 이미지 프로세서(12)에 의해 처리되는 영상신호가 디스플레이부(10)의 서브 화면(S2)으로 표시되는 것을 일 예로 한다. 그리고, 제2 이미지 프로세서(12)에 의해 처리된 영상신호는 제1 이미지 프로세서(11)로 출력되고, 제1 이미지 프로세서(11)는 제어부(16)의 제어에 따라, 도 2 도시된 바와 같이, 제1 이미지 프로세서(11)에 의해 처리된 영상신호가 메인 화면(S1)으로 표시되고 제2 이미지 프로세서(12)로부터 입력되는 영상신호가 서브 화면(S2)으로 표시되도록 영상신호를 합성하여 디스플레이부(10)로 출력한다.
제어부(16)는 신호변환부(15), 제1 이미지 프로세서(11), 제2 이미지 프로세서(12) 및 디스플레이부(10)의 재기능을 제어한다. 또한, 제어부(16)는 사용자 인터페이스부로부터 출력되는 후술할 설정신호에 기초하여 가변 프레임 메모리(13)의 전체 메모리 영역 중 후술할 제1 메모리 영역 및 후술할 제2 메모리 영역 중 적어도 어느 하나의 비율을 조절한다.
가변 프레임 메모리(13)는 제1 이미지 프로세서(11)에 의해 처리되는 영상신호를 저장하기 위한 제1 메모리 영역과, 제2 이미지 프로세서(12)에 의해 처리되는 영상신호를 저장하기 위한 제2 메모리 영역이 할당된다. 이에 따라, 제1 이미지 프로세서(11)는 가변 프레임 메모리(13)의 제1 메모리 영역에 영상신호를 임시 저 장하여 소정의 알고리즘을 통해 영상신호를 처리하고, 제2 이미지 프로세서(12)는 가변 프레임 메모리(13)의 제2 메모리 영역에 영상신호를 임시 저장하여 소정의 알고리즘을 통해 영상신호를 처리한다.
사용자 인터페이스부는 사용자의 조작에 따라 소정의 설정신호를 출력한다. 본 발명에 따른 사용자 인터페이스부는 그래픽 유저 인터페이스와, 사용자의 조작에 따라 설정신호를 출력하는 사용자 입력부(17)를 포함할 수 있다.
사용자 입력부(17)는 디스플레이장치의 전면에 마련된 제어버튼과, 제어버튼의 키조작에 대응하여 설정신호를 출력하는 키신호발생부를 포함할 수 있다. 또한, 사용자 입력부(17)는 사용자의 조작에 따라 무선신호를 출력하는 무선리모콘과, 디스플레이장치의 전면 일 영역에 마련되어 무선리모콘으로부터 무선신호를 수신하여 대응하는 설정신호를 출력하는 무선수신부를 포함할 수 있다.
그래픽 유저 인터페이스는 가변 프레임 메모리(13)의 전체 메모리 영역 중 제1 메모리 영역 및 제2 메모리 영역 중 적어도 어느 하나의 비율을 조절하기 위한 설정화면을 포함한다.
본 발명의 일 예에 따른 그래픽 유저 인터페이스는, 도 3에 도시된 바와 같이, 제1 이미지 프로세서(11) 및 제2 이미지 프로세서(12) 중 적어도 어느 하나에 의해 처리되는 영상신호의 하나의 프레임에 대해 할당되는 버퍼의 개수와 버퍼의 용량을 설정하기 위한 버퍼설정화면(GUI1)을 포함할 수 있다. 여기서, 사용자는 사용자 입력부(17)의 조작을 통해 버퍼설정화면(GUI1)의 버퍼의 개수 및 버퍼의 용량 중 적어도 어느 하나를 조절하고, 제어부(16)는 사용자 입력부(17)로부터의 설정신호에 기초하여 가변 프레임 메모리(13) 전체 메모리 영역 중 제1 메모리 영역 및 제2 메모리 영역의 비율을 조절되도록 제1 이미지 프로세서(11) 및 제2 이미지 프로세서(12)를 제어한다.
여기서, 버퍼의 개수는 하나의 프레임을 프레임 단위로 저장할 수 있는 가상의 메모리 영역의 개수를 의미하고, 버퍼의 용량은 하나의 버퍼에서 저장할 수 있는 프레임 데이터의 용량을 의미한다.
또한, 본 발명의 다른 예에 따른 그래픽 유저 인터페이스는, 도 4에 도시된 바와 같이, 제1 이미지 프로세서(11) 및 제2 이미지 프로세서(12) 중 적어도 어느 하나에 의해 처리되는 영상신호의 해상도를 조절하기 위한 해상도조절화면(GUI2)을 포함할 수 있다.
여기서, 사용자는 해상도조절화면(GUI2)을 통해 사용자 입력부(17)를 조작하여 제1 이미지 프로세서(11) 및 제2 이미지 프로세서(12) 중 적어도 어느 하나에 의해 처리되는 영상신호의 해상도를 조절한다. 이 때, 제어부(16)는 사용자 입력부(17)로부터의 설정신호에 따라, 해상도조절화면(GUI2)을 통해 제1 이미지 프로세서(11)의 해상도가 증가되는 경우 제1 메모리 영역의 비율을 증가시킨다. 이 경우, 가변 프레임 메모리(13)의 전체 메모리 영역 중 제1 메모리 영역의 비율의 증가에 따라 제2 메모리 영역의 비율은 감소하게 된다. 여기서, 제1 이미지 프로세서(11)의 해상도가 감소하는 경우에는 제1 메모리 영역의 비율이 감소하고, 제1 메모리 영역의 비율의 감소에 따라 제2 메모리 영역의 비율이 증가할 수 있음은 물론이다.
반면, 제어부(16)는 사용자 입력부(17)로부터의 설정신호에 따라, 해상도조절화면(GUI2)을 통해 제2 이미지 프로세서(12)의 해상도가 증가되는 경우 제2 메모리 영역의 비율을 증가시킨다. 이 경우, 가변 프레임 메모리(13)의 전체 메모리 영역 중 제2 메모리 영역의 비율의 증가에 따라 제1 메모리 영역의 비율은 감소하게 된다. 여기서, 제1 이미지 프로세서(11)의 해상도가 감소하는 경우에는 제1 메모리 영역의 비율이 감소하고, 제1 메모리 영역의 비율의 감소에 따라 제2 메모리 영역의 비율이 증가할 수 있음은 물론이다.
여기서, 제어부(16)는 해상도조절화면(GUI2)을 통해 제1 이미지 프로세서(11) 및 제2 이미지 프로세서(12) 중 적어도 어느 하나의 해상도가 조절되는 경우, 하나의 프레임에 대해 할당되는 버퍼의 개수 및 버퍼의 용량 중 적어도 어느 하나를 조절함으로써, 제1 메모리 영역 및 제2 메모리 영역 중 적어도 어느 하나의 비율을 조절할 수 있다.
전술한 실시예에서는, 도 3 및 도 4에 도시된 바와 같이, 그래픽 유저 인터페이스가 제1 메모리 영역 및 제2 메모리 영역의 비율을 조절 가능하도록 마련되는 것을 일 예로 하고 있다. 이외에도, 그래픽 유저 인터페이스가 제1 메모리 영역과 제2 메모리 영역 중 어느 하나의 비율을 조절할 수 있도록 마련되고, 나머지 메모리 영역은 그래픽 유저 인터페이스를 통해 조절되는 메모리 영역의 비율의 조절에 따라 그 비율이 조절될 수 있다.
또한, 전술한 실시예에서는, 도 2에 도시된 바와 같이, 디스플레이장치가 제1 이미지 프로세서(11) 및 제2 이미지 프로세서(12)에 의해 처리된 이미지를 디스플레이부(10)에 PIP 형태로 표시하는 것을 일 예로 하고 있다. 이외에도, PBP(Picture By Picture)나 POP(Picture Out Picture) 형태로 표시될 수 있음은 물론이다.
비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 그리고 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
이상 설명한 바와 같이, 본 발명에 따르면, 영상신호를 처리하는 제1 이미지 프로세서 및 제2 이미지 프로세서가 공용으로 사용하는 가변 프레임 메모리의 전체 메모리 영역 중 제1 이미지 프로세서에 할당된 제1 메모리 영역 및 제2 이미지 프로세서에 할당된 제2 메모리 영역 중 적어도 어느 하나의 비율을 조절하여, 디스플레이부에 이미지를 안정적으로 표시할 수 있는 디스플레이장치가 제공된다.

Claims (5)

  1. 이미지가 표시되는 디스플레이부와, 복수 채널의 영상신호를 입력받기 위한 신호입력부를 갖는 디스플레이장치에 있어서,
    상기 신호입력부를 통해 입력되는 상기 영상신호 중 어느 한 채널의 영상신호를 상기 디스플레이부가 처리 가능한 신호로 변환하는 제1 이미지 프로세서 및 제2 이미지 프로세서와;
    상기 제1 이미지 프로세서에 의해 처리되는 영상신호를 저장하기 위한 제1 메모리 영역과, 상기 제2 이미지 프로세서에 의해 처리되는 영상신호를 저장하기 위한 제2 메모리 영역이 할당되는 가변 프레임 메모리와;
    상기 제1 이미지 프로세서에 의해 상기 디스플레이부에 표시되며, 상기 제1 메모리 영역 및 상기 제2 메모리 영역 중 적어도 어느 하나의 비율을 조절하기 위한 그래픽 유저 인터페이스와;
    상기 그래픽 유저 인터페이스를 통한 사용자의 조작에 따라 상기 설정신호를 출력하는 사용자 입력부와;
    상기 사용자 입력부로부터 출력되는 상기 설정신호에 기초하여, 상기 제1 메모리 영역 및 상기 제2 메모리 영역 중 적어도 어느 하나의 비율을 가변시키도록 상기 가변 프레임 메모리를 제어하는 제어부를 포함하는 것을 특징으로 하는 디스플레이장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 이미지 프로세서 및 상기 제2 이미지 프로세서 중 적어도 어느 하나에 의해 처리되는 영상신호의 하나의 프레임에 대해 할당되는 버퍼의 개수 및 상기 버퍼의 용량 중 적어도 어느 하나를 설정하기 위한 버퍼설정화면을 포함하며;
    상기 제어부는 상기 버퍼조절화면을 통한 상기 사용자 입력부를 통해 출력되는 상기 설정신호에 기초하여, 상기 버퍼의 개수 및 상기 버퍼의 용량 중 적어도 어느 하나를 조절하는 것을 특징으로 하는 디스플레이장치. 및/또는 상기 버퍼의 용량을 조절하는 것을 특징으로 하는 디스플레이장치.
  4. 제1항에 있어서,
    상기 그래픽 유저 인터페이스는 상기 제1 이미지 프로세서 및 상기 제2 이미지 프로세서 중 적어도 어느 하나에 의해 처리되는 영상신호의 해상도를 조절하기 위한 해상도조절화면을 포함하고;
    상기 제어부는 상기 제1 이미지 프로세서 및 상기 제2 이미지 프로세서 중 상기 해상도조절화면을 통해 해상도가 증가한 어느 하나에 할당되는 메모리 영역의 비율을 증가시키고, 상기 제1 이미지 프로세서 및 상기 제2 이미지 프로세서 중 다른 하나에 할당되는 메모리 영역의 비율을 감소시키는 것을 특징으로 하는 디스플레이장치.
  5. 제4항에 있어서,
    상기 제어부는 하나의 프레임에 대해 할당되는 버퍼의 개수 및 상기 버퍼의 용량 중 적어도 어느 하나를 조절하여 상기 제1 메모리 영역 및 상기 제2 메모리 영역 중 적어도 어느 하나의 비율을 조절하는 것을 특징으로 하는 디스플레이장치.
KR1020050028662A 2005-04-06 2005-04-06 디스플레이장치 KR100676701B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050028662A KR100676701B1 (ko) 2005-04-06 2005-04-06 디스플레이장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050028662A KR100676701B1 (ko) 2005-04-06 2005-04-06 디스플레이장치

Publications (2)

Publication Number Publication Date
KR20060106187A KR20060106187A (ko) 2006-10-12
KR100676701B1 true KR100676701B1 (ko) 2007-02-01

Family

ID=37626938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050028662A KR100676701B1 (ko) 2005-04-06 2005-04-06 디스플레이장치

Country Status (1)

Country Link
KR (1) KR100676701B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8804009B2 (en) 2009-05-21 2014-08-12 Samsung Electronics Co., Ltd. Multimedia information appliance

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102305470B1 (ko) 2015-02-13 2021-09-28 삼성전자주식회사 복수의 영상 처리 채널을 통해 병렬로 영상 신호 처리를 수행하는 영상 신호 처리 장치
KR20240055504A (ko) * 2022-10-20 2024-04-29 삼성전자주식회사 디스플레이 장치 및 그 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0147152B1 (ko) 1995-06-08 1998-09-15 김주용 메모리 어드레스를 이용한 다수화면분할 및 정지화면 구현 방법
KR20000020082A (ko) * 1998-09-17 2000-04-15 구자홍 디지털 티브이 수신 장치
KR20020027314A (ko) * 2000-03-13 2002-04-13 요트.게.아. 롤페즈 압축된 데이터 항목들의 저장 장치
KR20040013765A (ko) * 2002-08-08 2004-02-14 엘지전자 주식회사 비디오 디코딩 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0147152B1 (ko) 1995-06-08 1998-09-15 김주용 메모리 어드레스를 이용한 다수화면분할 및 정지화면 구현 방법
KR20000020082A (ko) * 1998-09-17 2000-04-15 구자홍 디지털 티브이 수신 장치
KR20020027314A (ko) * 2000-03-13 2002-04-13 요트.게.아. 롤페즈 압축된 데이터 항목들의 저장 장치
KR20040013765A (ko) * 2002-08-08 2004-02-14 엘지전자 주식회사 비디오 디코딩 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8804009B2 (en) 2009-05-21 2014-08-12 Samsung Electronics Co., Ltd. Multimedia information appliance

Also Published As

Publication number Publication date
KR20060106187A (ko) 2006-10-12

Similar Documents

Publication Publication Date Title
KR100386579B1 (ko) 멀티 소스용 포맷 변환 장치
US8773327B2 (en) Display apparatus and control method thereof
KR100699091B1 (ko) 디스플레이장치 및 그 제어방법
US20050168483A1 (en) Device and method for processing video signal
JP2005020743A (ja) 同時画面をディスプレイする装置及び方法
KR100860174B1 (ko) 영상 표시 장치 및 그 운용방법
US20080186253A1 (en) Display apparatus and image output method thereof
US20100020245A1 (en) Image displaying apparatus and image processing apparatus
US20060274206A1 (en) Display apparatus having adjustable pip function and control method thereof
KR100676701B1 (ko) 디스플레이장치
US8471958B2 (en) Method for controlling display device
US10965882B2 (en) Video display apparatus, video display method, and video signal processing apparatus
US20110058100A1 (en) Video signal processing apparatus and video signal processing method
US10762871B2 (en) Image control method and image display device
KR100744526B1 (ko) 스케일 팩터에 따른 샤프니스 조정 방법 및 그 장치
KR100546599B1 (ko) 프로젝터의 트윈 픽쳐 처리장치
KR100632736B1 (ko) 디스플레이장치 및 그 제어방법
JP2011139249A (ja) 表示装置
US20060161963A1 (en) Display apparatus and control method thereof
CN111314630B (zh) 显示设备及其显示方法
KR100525006B1 (ko) 영역들의 컨트라스트 및 샤프니스를 제어할 수 있는디스플레이 장치 및 반도체 장치
KR100951718B1 (ko) 멀티비전의 디스플레이 제어 방법 및 시스템
KR101200412B1 (ko) 디스플레이장치
KR101070627B1 (ko) 디스플레이장치 및 디스플레이장치의 화질처리방법
JP2002044546A (ja) 映像処理装置及びその方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151229

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee