JP4599218B2 - 映像信号処理装置 - Google Patents

Description

本発明は、入力映像信号に対してスケーリング処理等の信号処理を行う映像信号処理装置に関する。

近年、半導体微細加工技術の進歩により、様々な機能を一つの集積回路（ＩＣ）に実装可能となった。この結果、デジタル回路とアナログ回路を同一チップ上に混載する場合が増加し、デジタル回路が発生するノイズがアナログ回路に混入する問題が生じている。また、スケーリング処理、即ち表示映像の拡大又は縮小を行う信号処理回路においては、入力映像信号から一定の遅延時間後に出力映像信号が出力される（例えば、特許文献１参照。）。出力映像信号に含まれるノイズが、入力映像信号に回り込む場合、入力映像信号に一定周期でノイズが混入する。この結果、ノイズが存在する部分と存在しない部分で表示映像の見え方に差が生じる。表示映像中でノイズが存在しない部分は、一般的に帯状の横線となって見えるので、ここでは「Ｖハムバー」と呼ぶ。

Ｖハムバーを表示映像から排除する背景技術として、入力映像信号及び出力映像信号のそれぞれのフレーム周期と位相を一致させる手法が知られている。これにより、Ｖハムバーは映像出力期間以外（ブランキング期間）に隠れるので表示されない。Ｖハムバーの影響を軽減する背景技術として、出力映像信号のフレーム周期を増加させることで、Ｖハムバーの位置を一定方向に移動させてＶハムバーを目立たなくする手法が提案されている。

しかしながら、上述した背景技術においては、映像信号の１フレーム分を一時的に保持するフレームバッファが必要不可欠であり、コスト的に不利である。フレームバッファを用いることなくＶハムバーを目立たなくすることが可能であれば、安価なシステムを実現できる。
特許第２９７５５８５号公報

本発明は、フレームバッファを用いることなく、表示映像中のＶハムバーを目立たなくすることが可能な映像信号処理装置を提供する。

本発明の一態様は、入力映像信号を信号処理して出力映像信号を表示装置に出力する映像信号処理装置であって、入力映像信号に基づいて出力垂直同期信号を生成し、出力垂直同期信号の周期の増加及び減少を交互に繰り返すことで、出力映像信号の映像期間を変動させる同期信号処理回路と、入力映像信号の複数ラインを一時的に保持し、同期信号処理回路による映像期間の変動に対応可能な記憶容量を有するラインバッファとを備える映像信号処理装置であることを要旨とする。

本発明によれば、フレームバッファを用いることなく、表示映像中のＶハムバーを目立たなくすることが可能な映像信号処理装置を提供できる。

次に、図面を参照して、本発明の実施形態を説明する。以下の実施形態における図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。

本発明の実施形態に係る表示システムは、図１に示すように、映像信号処理装置１５、及び映像信号処理装置１５に接続された表示装置１３を備える。表示装置１３としては、例えば、液晶ディスプレイ（ＬＣＤ）又はプラズマ・ディスプレイ・パネル（ＰＤＰ）等のフラット・パネル・ディスプレイ（ＦＰＤ）、或いはブラウン管（ＣＲＴ）ディスプレイが利用できる。映像信号処理装置１５は、入力映像信号ＩＮ１／ＩＮ２を信号処理して出力映像信号ＯＵＴを表示装置１３に出力する。入力映像信号ＩＮ１は映像信号処理装置１５の外部からアナログ信号として入力され、入力映像信号ＩＮ２は映像信号処理装置１５の外部からデジタル信号として入力される。更に、映像信号処理装置１５は、（アナログ−デジタル）ＡＤ変換器１、同期信号処理回路１４、第１先入れ先出しメモリ（以下において単に「ＦＩＦＯ」という。）５、ラインバッファ６、第２ＦＩＦＯ７、第１位相同期ループ（ＰＬＬ）回路５、第２ＰＬＬ回路８、及び表示サイズ変更回路１０を備える。同期信号処理回路１４は、入力映像信号ＩＮ１／ＩＮ２に基づいて出力垂直同期信号Ｖｏｕｔを生成し、出力垂直同期信号Ｖｏｕｔの周期の増加及び減少を交互に繰り返すことで、出力映像信号ＯＵＴの映像期間を変動させる。ここで、「垂直同期信号」とは、インタレース方式においてはフィールド同期信号を意味し、プログレッシブ方式においてはフレーム同期信号を意味する。ラインバッファ６は、入力映像信号ＩＮ１／ＩＮ２の複数ラインを一時的に保持し、同期信号処理回路１４による映像期間の変動に対応可能な記憶容量を有する。

更に、ＡＤ変換器１は、アナログ信号として入力される入力映像信号ＩＮ１をデジタル信号に変換する。同期分離回路２は、ＡＤ変換器１が供給するデジタル映像信号から入力水平同期信号Ｈｉｎ及び入力垂直同期信号Ｖｉｎを分離する。同期分離回路２が分離した入力垂直同期信号Ｖｉｎは、図２（ａ）に示すように、入力映像信号ＩＮ１の映像期間を示すパルス信号となる。同期信号処理回路１４が出力する出力垂直同期信号Ｖｏｕｔは、図２（ｂ）に示すように、出力映像信号ＯＵＴの映像期間を示すパルス信号となる。尚、デジタル信号である入力映像信号Ｖｉｎ２には入力水平同期信号Ｈｉｎ及び入力垂直同期信号Ｖｉｎが含まれている。尚、入力映像信号ＩＮ１／ＩＮ２は、いずれか一方が映像信号処理装置１５に入力される。

また、図１に示す映像信号処理装置１５は、同一の半導体チップ上にモノリシックに集積化して半導体集積回路として構成可能である。映像信号処理装置１５を半導体集積回路として構成した場合、図２（ｃ）及び（ｄ）に示すように、映像信号処理装置１５が出力する出力映像信号ＯＵＴの映像期間に含まれるノイズが、電源及びグランドの配線を介して、アナログ信号である入力映像信号ＩＮ１に混入する。

よって、同期信号処理回路１４は、図２（ｂ）に示す出力垂直同期信号Ｖｏｕｔの周期を変動させることにより、図２（ｃ）及び（ｅ）に示す出力映像信号ＯＵＴの映像期間を変動させる。この結果、図３に示すように、図１に示す表示装置１３上におけるノイズの位置を変動させることで、表示映像中のノイズが存在する部分としない部分の境界線を曖昧にしてＶハムバーを目立たなくする。表示映像中のノイズが存在する部分としない部分の境界線が固定されていると人の目に認識され易いが、境界線が変動している場合は人の目に認識され難いためである。

更に、図１に示す表示サイズ変更回路１０は、入力映像信号ＩＮ１／ＩＮ２に基づき、表示装置１３上の表示映像の表示サイズを変更する信号処理（スケーリング処理）を行って、出力映像信号ＯＵＴを出力する。表示サイズ変更回路１０は、水平方向の縮小又は拡大と、垂直方向の縮小又は拡大とを同時に実行可能である。

また、同期信号処理回路１４は、同期分離回路２、入力データ処理回路３、及び出力同期信号生成回路９を備える。表示サイズ変更回路１０は、垂直スケーリング回路１１及び水平スケーリング回路１２を備える。尚、同期分離回路２の入力はＡＤ変換器１の出力に接続される。入力データ処理回路３の入力は、ＡＤ変換器１、同期分離回路２、及び第１ＰＬＬ回路４のそれぞれの出力に接続される。第１ＦＩＦＯ５の入力は、入力データ処理回路３及び第１ＰＬＬ回路４のそれぞれの出力に接続される。ラインバッファ６の入力は、第１ＦＩＦＯ５及び第１ＰＬＬ回路４のそれぞれの出力に接続される。第２ＦＩＦＯ７の入力は、ラインバッファ６、第１ＰＬＬ回路４、及び第２ＰＬＬ回路８のそれぞれの出力に接続される。垂直スケーリング回路１１の入力は、第２ＦＩＦＯ７及び出力同期信号生成回路９のそれぞれの出力に接続される。水平スケーリング回路１２の入力は、垂直スケーリング回路１１及び出力同期信号生成回路９のそれぞれの出力に接続される。

また、入力映像信号ＩＮ１／ＩＮ２は、フィールド構造であるインタレース方式又はフレーム構造であるプログレッシブ方式で入力されるが、インタレース方式の場合、入力映像信号ＩＮ１／ＩＮ２の入力垂直同期信号Ｖｉｎに対してフィールド毎に入力水平同期信号Ｈｉｎの半周期分の差が存在する。米国テレビジョンシステム委員会（ＮＴＳＣ）方式においては、走査線数が５２５本と奇数であるために奇数フィールドの終わりと、偶数フィールド始まりにそれぞれ０．５の余りが生じる。奇数フィールド及び偶数フィールドが、画面の水平方向１／２の位置でそれぞれ開始及び終了されるためである。

更に、第１ＰＬＬ回路４は、互いに同期した第１クロックＣＬＫ１及び第２クロックＣＬＫ２を生成する。第２ＰＬＬ回路８は第３クロックＣＬＫ３を生成する。尚、第３クロックＣＬＫ３は、第１クロックＣＬＫ１及び第２クロックＣＬＫ２と同期及び非同期のいずれに設定されていても良い。

入力データ処理回路３は、第１クロックＣＬＫ１に同期してデジタル映像信号を読み込むと同時に、入力水平同期信号Ｈｉｎで切り出した入力垂直同期信号Ｖｉｎを中間垂直同期信号Ｖｍｉｄとして出力する。ここで、「中間垂直同期信号Ｖｍｉｄ」とは、入力垂直同期信号Ｖｉｎを入力水平同期信号Ｈｉｎの位相に同期化させたパルス信号を意味する。尚、入力データ処理回路３は、入力されたデジタル映像信号から有効な範囲（或いは指定した範囲）の切り出し及びフィールド判別等を行う。

第１ＦＩＦＯ５は、第１クロックＣＬＫ１と同期して入力データ処理回路３からの映像信号を取り込み、取り込んだ映像信号を第２クロックＣＬＫ２と同期してラインバッファ６に出力する。ラインバッファ６は、映像信号の複数ラインを一時的に保持し、保持した映像信号を第２クロックＣＬＫ２と同期して第２ＦＩＦＯ７に出力する。第２ＦＩＦＯ７は、第２クロックＣＬＫ２と同期してラインバッファ６からの映像信号を取り込み、取り込んだ映像信号を第３クロックＣＬＫ３と同期して垂直スケーリング回路１１に出力する。

また、垂直スケーリング回路１１は、出力垂直同期信号Ｖｏｕｔの周期で映像データを垂直方向に拡大又は縮小する。水平スケーリング回路１２は、出力垂直同期信号Ｖｏｕｔの周期で映像データを水平方向に拡大又は縮小する。

尚、垂直スケーリング回路１１が映像信号を垂直方向に拡大又は縮小する際、ラインバッファ６には、拡大又は縮小率を変えることによって生じる映像信号の表示期間の差を吸収するための記憶容量が必要となる。即ち、ラインバッファ６の記憶容量によって拡大又は縮小率に制限が生じる。

一方、入力データ処理回路３が生成した中間垂直同期信号Ｖｍｉｄは、出力同期信号生成回路９に入力される。出力同期信号生成回路９は、出力同期信号生成回路９は、出力水平同期信号Ｈｏｕｔを生成し、更に、中間垂直同期信号Ｖｍｉｄを変動させて出力垂直同期信号Ｖｏｕｔを生成する。

詳細には、出力同期信号生成回路９は図２に示すように、出力水平同期信号発生器９１、ラインカウンタ９２、バッファ９３、比較器９４、出力垂直同期信号発生器９５、及び調整回路９６を備える。ラインカウンタ９２の入力は、図１に示す入力データ処理回路３の出力に接続される。バッファ９３の入力は、ラインカウンタ９２の出力に接続される。比較器９４の入力は、ラインカウンタ９２及びバッファ９３のそれぞれの出力に接続される。調整回路９６の入力は、比較器９４の出力に接続される。出力垂直同期信号発生器９５の入力は、ラインカウンタ９２及び調整回路９６のそれぞれの出力に接続される。

図１に示す入力データ処理回路３からの中間垂直同期信号Ｖｍｉｄはラインカウンタ９２に入力される。インタレース方式の場合、図５（ａ）及び（ｂ）に示すように、中間垂直同期信号Ｖｍｉｄは入力水平同期信号Ｈｉｎに同期したパルス信号となる。図５に示す例においては、図５（ａ）及び（ｂ）の時刻ｔ１、ｔ３、及びｔ６において中間垂直同期信号Ｖｍｉｄ及び入力水平同期信号Ｈｉｎのそれぞれの位相が同期している。

また、出力水平同期信号発生器９１は、図５（ｃ）に示すように、例えばレジスタ設定等により、表示に必要な周期、即ち図１に示す表示装置１３の仕様に適合した周期（周波数）を有する出力水平同期信号Ｈｏｕｔを生成する。ラインカウンタ９２は、例えば、図５（ａ）に示す中間垂直同期信号Ｖｍｉｄの各周期を図５（ｃ）に示す出力水平同期信号Ｈｏｕｔ単位でカウントする。即ち、ラインカウンタ９２は、出力水平同期信号Ｈｏｕｔをカウントし、中間垂直同期信号Ｖｍｉｄがロウレベルからハイレベルに立ち上がる度にカウント値をリセットする。

出力垂直同期信号発生器９５は、図５（ｄ）に示すように、ラインカウンタ９２のカウント値Ｃ１がある既定値になった場合、出力水平同期信号Ｈｏｕｔの位相に合わせて出力垂直同期信号Ｖｏｕｔを発生する。図５に示す例においては、時刻ｔ２及びｔ５でそれぞれカウント値が既定値に達し、時刻ｔ４及びｔ７で出力垂直同期信号Ｖｏｕｔが発生している。尚、既定値は例えばレジスタ等により設定される任意の値であるが、例えば既定値の値は、出力水平同期信号Ｈｏｕｔの周期×既定値が、中間垂直同期信号Ｖｍｉｄの周期に収まる値に設定される。

更に、バッファ９３は、ラインカウンタ９２の前回の（直前の）カウント値を保持する。この結果、中間垂直同期信号Ｖｍｉｄよりも時間的に１つ前の周期を出力水平同期信号Ｈｏｕｔでカウントした値がバッファ９３に保持される。

比較器９４は、ラインカウンタ９２のカウント値Ｃ１と、バッファ９３が保持するカウント値Ｃ２とを比較し、比較結果を調整回路９６に伝達する。調整回路９６は、各カウント値Ｃ１，Ｃ２の比較結果に応じて、出力垂直同期信号Ｖｏｕｔの発生タイミングを調整する調整信号ＡＳを生成する。

出力垂直同期信号発生器９５は、ラインカウンタ９２のカウント値Ｃ１がある既定値になった場合、出力水平同期信号Ｈｏｕｔの位相に合わせて出力垂直同期信号Ｖｏｕｔを発生するが、調整信号ＡＳにより、出力垂直同期信号Ｖｏｕｔの発生タイミングを調整できる。

一例として、調整回路９６は、前回のカウント値Ｃ２と今回のカウント値Ｃ１が等しい場合、調整信号ＡＳとして“＋１”及び“０”を出力垂直同期信号Ｖｏｕｔ（中間垂直同期信号Ｖｍｉｄ）単位で交互に出力する。この結果、既定値に“１”を加算する場合と、既定値を維持する場合とが交互に実行される。調整信号ＡＳが“＋１”の場合、ラインカウンタ９２のカウント値Ｃ１が、既定値＋１になった場合に出力垂直同期信号Ｖｏｕｔが出力される。

これに対して、前回のカウント値Ｃ２よりも今回のカウント値Ｃ１が大きい場合、調整信号ＡＳとして“＋１”を出力する。前回のカウント値Ｃ２よりも今回のカウント値Ｃ１が小さい場合、調整信号ＡＳとして“０”を出力する。

したがって、入力映像信号ＩＮ１／ＩＮ２がプログレッシブ方式である場合、入力垂直同期信号Ｖｉｎと中間垂直同期信号Ｖｍｉｄは一致するので、入力垂直同期信号Ｖｉｎの１周期に含まれるライン数を“ｋ”とすると、入力垂直同期信号Ｖｉｎ及び出力垂直同期信号Ｖｏｕｔのそれぞれの１周期に含まれるライン数の関係は図６のようになる（ｋ；２以上の整数）。図６（ａ）に示す入力垂直同期信号Ｖｉｎについては各周期内でライン数が“ｋ”である一方、図６（ｂ）に示す出力垂直同期信号Ｖｏｕｔでは“ｋ＋１”及び“ｋ−１”が繰り返される。

このように、例えば通常のインタレース信号やプログレッシブ信号の場合では、調整信号ＡＳが“＋１”と“０”と交互に出力されることによって、出力垂直同期信号Ｖｏｕｔの周期は、入力垂直同期信号Ｖｉｎと比較して、出力水平同期信号Ｈｏｕｔの１周期を“Ｈｏｕｔ”とすると＋Ｈｏｕｔ、−Ｈｏｕｔと変動する。よって、出力垂直同期信号Ｖｏｕｔの周期を２ライン(±１ライン)以上変動させることができる。

以下に、入力垂直同期信号Ｖｉｎ及び出力垂直同期信号Ｖｏｕｔの各周期の変動（差分）時間について詳細に説明する。先ず、フィールド又はフレーム番号をｎ（ｎ＝１，２，３,…,∞の連続した整数で表される離散時間）とした場合、差分時間を“ΔＶｏｕｔ（ｎ）”［ｓ］、入力垂直同期信号Ｖｉｎの周期を“Ｖｉｎ（ｎ）”［ｓ］、出力垂直同期信号Ｖｏｕｔの周期を“Ｖｏｕｔ（ｎ）”［ｓ］とすると、

ΔVout(n)=Vout(n)-Vin(n) ・・・（１）

が成り立つ。

更に、入力水平同期信号Ｈｉｎの周期を“Ｈｉｎ”［ｓ］、出力水平同期信号Ｈｏｕｔの周期を“Ｈｏｕｔ”［ｓ］とすると、式（１）は、

ΔVout(n)=α(n)・Hin+β(n)・Hout+γ(n)・Hout ・・・（２）

と書き換えることができる。

次に、式（２）の右辺における各係数“α（ｎ）”、“β（ｎ）”、及び“γ（ｎ）”について説明する。先ず、係数α（ｎ）は、インタレース方式における入力水平同期信号Ｈｉｎ及び入力垂直同期信号Ｖｉｎの位相差を補正する係数である。上述したように、インタレース方式においては入力水平同期信号Ｈｉｎ及び入力垂直同期信号Ｖｉｎの間に、入力水平同期信号Ｈｉｎの周期×１／２の差が生じているためである。よって、プログレッシブ方式においては係数α（ｎ）は０となる。インタレース方式においては、α(０)の値を“−０．５”又は“＋０．５”とすると、係数α（ｎ）について、

α(n)=-α(n-1) ・・・（３）

が成り立つ。

次に、係数β（ｎ）は、入力水平同期信号Ｈｉｎを出力水平同期信号Ｈｏｕｔで正規化することで発生する誤差係数であり、

-1<β(n)<1 ・・・（４）

となる。図５に示す例においては、図５（ｂ）の時刻ｔ３における入力水平同期信号Ｈｉｎと図５（ｃ）の時刻ｔ４における出力水平同期信号Ｈｏｕｔとはｄ（Ｎ）の誤差が生じ、図５（ｂ）の時刻ｔ６における入力水平同期信号Ｈｉｎと図５（ｃ）の時刻ｔ７における出力水平同期信号Ｈｏｕｔとはｄ（Ｎ＋１）の誤差が生じている。この場合、

β(n+1)={d(N+1)-d(N)}/Hout ・・・（５）

が成り立つ。但し、図２に示すラインカウンタ９２が、出力水平同期信号Ｈｏｕｔをカウントするために生じる入力水平同期信号Ｈｉｎとの差分について、出力水平同期信号Ｈｏｕｔの周期が入力水平同期信号Ｈｉｎの周期の整数倍又は整数分の１の値を有する場合に限り、係数β（ｎ）が０になる。

次に、係数γ（ｎ）は、垂直同期信号の位相補正係数であり、ｎ番目のフィールド又はフレームにおける差分時間をΔＶｏｕｔ（ｎ）［ｓ］が、以下の式を満たす値に選択する：

ここで、係数γ（ｎ）を考慮する前の入力と出力の垂直同期信号の位相差をｄｉｆ（ｎ）とすると、式（２）より、

dif(n)=α(n)・Hin+β(n)・Hout ・・・（７）

が成り立つ。この場合、係数γ（ｎ）は以下の（Ａ）〜（Ｂ）のいずれかとなる。（Ａ）位相差ｄｉｆ（ｎ）が前回の垂直同期信号の位相差ｄｉｆ（ｎ−１）より長い場合は、γ（ｎ）＝＋ｍとなる。（Ｂ）位相差ｄｉｆ（ｎ）が前回の垂直同期信号の位相差ｄｉｆ（ｎ−１）より短い場合は、γ（ｎ）＝−ｍとなる。（Ｃ）ｄｉｆ（ｎ）が前回の垂直同期信号ｄｉｆ（ｎ−１）と等しい場合はγ＝＋ｍと−ｍを垂直同期信号の１周期毎にトグルする。ここで記号“ｍ”は任意の整数とする。ｍが大だとその分ΔＶｏｕｔ（ｎ）［ｓ］の最大値も大きくなり、ズレを発生させるラインバッファ６が多く必要となる。また、この例ではΔＶｏｕｔ（ｎ）が周期的に変動するが、式（６）を満たせばその限りではない。

このように、入力垂直同期信号Ｖｉｎに対して、誤差やインタレース方式を考慮しつつも、確実に出力垂直同期信号Ｖｏｕｔの周期を変動させることができる。したがって、表示映像中の一定位置に現れるＶハムバーを変動させることが可能になり、ノイズの境界線が薄れる。差分時間ΔＶｏｕｔ［ｓ］を増加させるほど効果が大きくなるが、ラインバッファ６に要求される記憶容量が増大する。

また、差分時間ΔＶｏｕｔ［ｓ］を増加すると、表示装置１３としてＬＣＤ等のＦＰＤを使用する場合、ＦＰＤが変動の大きさに追従できず、表示映像の破綻、及び表示装置１３の内部の保護回路（図示省略）が働いてパネルの動作が停止する場合がある。また、表示装置１３としてＣＲＴディスプレイを接続する場合も同様に、偏向系回路が、ΔＶｏｕｔの変動に追従しようとして、映像が垂直方向に振動する場合がある。

次に、図７〜１０を用いて、本発明の実施形態に係る映像信号処理装置の比較例を説明する。第１比較例として、図７（ａ）及び（ｂ）に示すように、入力垂直同期信号Ｖｉｎと出力垂直同期信号Ｖｏｕｔとを一致させる手法においては、図８に示すように、Ｖハムバーを表示映像中に表示させないことが可能となる。

しかしながら、例えば図７（ｄ）の時刻ｔ２〜ｔ３の期間における入力映像信号ＩＮは、図７（ｅ）の時刻ｔ４〜ｔ５の期間に出力映像信号ＯＵＴとして出力されることとなり、入力映像信号ＩＮと出力映像信号ＯＵＴとの間に１フレーム（或いは１フィールド）分の差が生じる。よって、フレームバッファ（或いはフィールドバッファ）を備える必要が有り、ラインバッファのみでは入力映像信号ＩＮと出力映像信号ＯＵＴとの間の差分を吸収できない。

更に、第２比較例として、図９（ａ）及び（ｂ）に示すように、出力垂直同期信号Ｖｏｕｔの周期を増加させる手法においては、図１０に示すように、Ｖハムバーが表示映像中で一定方向に移動するため、Ｖハムバーが人の目に認識されるのを回避できる。

しかしながら、例えば図９（ｄ）の時刻ｔ２〜ｔ３の期間における入力映像信号ＩＮは、図９（ｅ）の時刻ｔ５〜ｔ９の期間に出力映像信号ＯＵＴとして出力されることとなり、入力映像信号ＩＮと出力映像信号ＯＵＴとの間に１フレーム（或いは１フィールド）以上の差が生じる。よって、第１比較例と同様にフレームバッファ（或いはフィールドバッファ）を備える必要が有り、ラインバッファのみでは入力映像信号ＩＮと出力映像信号ＯＵＴとの間の差分を吸収できない。

一方、本発明の実施の形態に係る映像信号処理装置１５によれば、上述したように、映像信号の１フレーム（或いは１フィールド）を一時的に保持する必要がないので、フレームバッファではなく、ラインバッファ６を使用して安価なシステムを構築することが可能である。

（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。

上述した実施形態の説明においては、信号処理としてスケーリング処理を行う映像信号処理装置を例に説明したが、スケーリング処理に限らず、入力映像信号から一定の遅延時間後に出力映像信号が出力される信号処理であれば良く、スケーリング処理に限定されるものではない。

更に、映像信号処理装置１５における各回路が同一チップ上に集積化されるとして説明したが、ＡＤ変換器１が別チップ（外付け）の場合にも、一定の条件下でＶハムバーの問題が起こり得るため、ＡＤ変換器１が別チップの場合にも適用可能である。

既に述べた実施形態の説明において、出力同期信号生成回路９には、入力データ処理回路３からの中間垂直同期信号Ｖｍｉｄが入力されているが、プログレッシブ方式にのみ対応可能な映像信号処理装置とする場合、中間垂直同期信号Ｖｍｉｄに代えて、同期分離回路２からの入力垂直同期信号Ｖｉｎを出力同期信号生成回路９に入力しても良い。

また、入力映像信号ＩＮ１／ＩＮ２がＮＴＳＣ方式に準拠していることを前提として説明したが、例えば、位相・反転・走査線（ＰＡＬ；パル）方式、又は順次式カラーメモリ（ＳＥＣＡＭ；セカム）方式等の様々な規格に応用できる。

このように本発明は、ここでは記載していない様々な実施形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。

本発明の実施形態に係る映像信号処理装置の全体構成例を示すブロック図である。 本発明の実施形態に係る映像信号処理装置の動作の概要を示すタイムチャートである。 本発明の実施形態に係る映像信号処理装置が出力する出力映像信号により表示装置上に表示される表示映像例を示すブロック図である。 本発明の実施形態に係る出力同期信号生成回路の構成例を示すブロック図である。 本発明の実施形態に係る同期信号処理回路の動作例を示すタイムチャートである（その１）。 本発明の実施形態に係る同期信号処理回路の動作例を示すタイムチャートである（その２）。 本発明の実施形態の第１比較例に係る映像信号処理装置の動作の概要を示すタイムチャートである。 本発明の実施形態の第１比較例に係る映像信号処理装置により表示装置上に表示される表示映像例を示すブロック図である。 本発明の実施形態の第２比較例に係る映像信号処理装置の動作の概要を示すタイムチャートである。 本発明の実施形態の第３比較例に係る映像信号処理装置により表示装置上に表示される表示映像例を示すブロック図である。

符号の説明

６…ラインバッファ
１３…表示装置
１４…同期信号処理回路
１５…映像信号処理装置
９２…ラインカウンタ
９３…バッファ
９４…比較器
９６…調整回路

Claims (4)

1. 入力映像信号を信号処理して出力映像信号を表示装置に出力する映像信号処理装置であって、
   前記入力映像信号に基づいて出力垂直同期信号を生成し、前記出力垂直同期信号の周期の増加及び減少を繰り返すことで、前記出力映像信号の映像期間を変動させる同期信号処理回路と、
   前記入力映像信号の複数ラインを一時的に保持し、前記同期信号処理回路による前記映像期間の変動に対応可能な記憶容量を有するラインバッファと
   を備え、
   前記同期信号処理回路は、前記表示装置の仕様に応じた出力水平同期信号を更に生成し、前記出力垂直同期信号の周期を前記出力水平同期信号の周期単位で増加及び減少させることを特徴とする映像信号処理装置。
2. 前記ラインバッファから読み出された前記入力映像信号に対し、前記表示装置上の表示映像の表示サイズを変更する表示サイズ変更回路を更に備えることを特徴とする請求項１に記載の映像信号処理装置。
3. 入力映像信号を信号処理して出力映像信号を表示装置に出力する映像信号処理装置であって、
   前記入力映像信号に基づいて出力垂直同期信号を生成し、前記出力垂直同期信号の周期の増加及び減少を繰り返すことで、前記出力映像信号の映像期間を変動させる同期信号処理回路と、
   前記入力映像信号の複数ラインを一時的に保持し、前記同期信号処理回路による前記映像期間の変動に対応可能な記憶容量を有するラインバッファと
   を備え、
   前記同期信号処理回路は、
   フレーム構造で入力される前記入力映像信号に対し、フレーム毎にライン数をカウントするラインカウンタと、
   前記ラインカウンタの１フレーム前のカウント値を保持するバッファと、
   前記ラインカウンタのカウント値と前記バッファが保持した前記１フレーム前のカウント値を比較する比較器と、
   前記比較器の比較結果に応じて前記出力垂直同期信号の周期を調整する調整回路とを備えることを特徴とする映像信号処理装置。
4. 入力映像信号を信号処理して出力映像信号を表示装置に出力する映像信号処理装置であって、
   前記入力映像信号に基づいて出力垂直同期信号を生成し、前記出力垂直同期信号の周期の増加及び減少を繰り返すことで、前記出力映像信号の映像期間を変動させる同期信号処理回路と、
   前記入力映像信号の複数ラインを一時的に保持し、前記同期信号処理回路による前記映像期間の変動に対応可能な記憶容量を有するラインバッファと
   を備え、
   前記同期信号処理回路は、
   フィールド構造で入力される前記入力映像信号に対し、フィールド毎にライン数をカウントするラインカウンタと、
   前記ラインカウンタの１フィールド前のカウント値を保持するバッファと、
   前記ラインカウンタのカウント値と前記バッファが保持した前記１フィールド前のカウント値を比較する比較器と、
   前記比較器の比較結果に応じて前記出力垂直同期信号の周期を調整する調整回路とを備えることを特徴とする映像信号処理装置。

Images