JP5121164B2 - 表示装置 - Google Patents

Description

本発明は、液晶プロジェクタ装置やＤＬＰ（Ｄｉｇｉｔａｌ Ｌｉｇｈｔ Ｐｒｏｃｅｓｓｉｎｇ）プロジェクタ装置等の表示装置に関する。

液晶プロジェクタ装置はサンプリングマトリクス表示装置であるため、アナログのビデオ信号を出力するＰＣやＡＶ機器と接続した場合、アナログ信号をデジタル信号に変換するＡＤ変換を行わなくてはならない。ＡＤ変換を行う際、ＰＣからのアナログＲＧＢビデオ信号やＡＶ機器からのアナログコンポーネントビデオ信号は、その周波数特性を変化させずにデジタル信号に変換される必要がある。そのためには、アナログビデオ信号を構成する最小単位である画素に同期した周波数のクロックにてサンプリングする必要がある。さらに、サンプリングするにあたり、そのサンプリングクロックの位相は、アナログビデオ信号の画素のレベルが安定している位相に調整されていなくてはならない。それにはアナログビデオ信号の水平同期信号を、ＰＬＬ等の逓倍器を用いてその水平同期信号にロックしたサンプリングクロック信号を生成し、さらにそれを遅延させ位相を調整しなくてはならない。

サンプリングクロックの周波数に関しては、ビデオ信号の同期信号の周波数を計測し、予め表示装置に登録してある、同期信号周波数毎のサンプリングクロック周波数や解像度等のデータを定義したタイミングテーブルから見つけ出することによって求められる。例えば、ＮＴＳＣのタイミングテーブルであれば、垂直同期信号は５９．９４Ｈｚ、水平同期信号は１５．７３ｋＨｚ、サンプリングクロックは１３．５ＭＨｚと登録してあり、各同期信号の周波数からサンプリングクロックが１３．５ＭＨｚであると求められる。サンプリングクロックの位相に関しては、例えば特許文献１のように、アナログビデオ信号の画素間のエッジを検出し、そのエッジを検出した位相から１／２クロック分位相をずらす調整方法がある。この種の調整方法は、ビデオ信号の高周波成分に着目した方法であり、基本的に、位相を順次ずらして行き最も感度が高い位相を探し出す作業を行っているため、ＰＣからのアナログＲＧＢビデオ信号のように、ほぼ静止した状態の映像に対して大きな効果があった。

一方、ＡＶ機器からのアナログコンポーネントビデオ信号に対しては、通常、シンクオングリーン信号として出力されるため、同期信号と画素の位相関係が崩れることなく、他の色差信号も共通で１つのサンプリングクロック位相の値を持っていればよい。但し、コピーガードが付加されたシンクオングリーン信号では、水平同期信号の検知が困難になるため、前段に同期分離回路を備えることが多い。この場合、同期分離回路による同期信号の出力は入力に対して遅延してしまうため、同期分離回路を経由しない映像データ信号に関して同等の遅延回路を設けるか、同期信号をさらに遅延し一周期分の遅延量とする方法が考えられる。ただ、ＡＶ機器から出力される映像は、基本的に高周波成分が少ないため、仮にサンプリングクロックの位相が適正値でなくても、それほど目立つこともないため、調整しないことが多かった。
上記のようにして、ＰＣやＡＶ機器から出力されるアナログビデオ信号の、サンプリングクロックの周波数と位相は調整されている。
特開平１０−１１２８３３号公報

しかしながら、最近では高画質化が進み、ＡＶ機器からの出力映像のような動画においても、サンプリングクロックの位相を適正値に調整する必要性が出てきた。特に、ＡＶ機器がインターレース信号を出力し、表示装置側で前後フィールドとの相関をとったプログレッシブ変換を行う場合においては、プログレッシブ変換機能を正しく動作させるためには高精細なＡＤ変換を行う必要がある。さらに高画質化を考慮する上では、伝送時にのってしまうノイズのうち、高周波成分を除去するローパスフィルタを備えることも有効である。そのローパスフィルタのカットオフはサンプリングクロックの周波数によって、段階的に変更していくことが望ましく、それに応じてローパスフィルタによる遅延時間も推移してしまう。従って、同期分離回路やローパスフィルタを備える表示装置に関しては、同期信号及び映像信号でそれぞれ遅延時間が発生してしまうため、より高精細なＡＤ変換を行うためにはその遅延時間を考慮したサンプリングクロックの位相調整方法が求められている。また、同時に、遅延時間量がサンプリングクロックの周期よりも大きい場合には、水平有効領域のずれも発生してしまうため、その補正手段も求められている。

本発明は、入力アナログビデオ信号をサンプリングクロックに基づきデジタル信号に変換するＡＤ変換部を備えた表示装置において、動画信号においても、サンプリングクロックの位相ずれを起こすことなく高精細なＡＤ変換を行うことを課題とする。

上記目的を達成するための表示装置は、映像信号に同期信号が重畳されたアナログビデオ信号が入力される入力手段と、入力されたアナログビデオ信号をサンプリングクロックに基づきデジタル信号に変換するＡＤ変換部を備え、前記入力手段から入力されたアナログビデオ信号は、同期信号ルートと映像信号ルートに分けられ、前記ＡＤ変換部に対し、映像信号と同期信号とが異なるルートで入力される表示装置である。そして、本発明の第１の局面においては、前記映像信号ルートで発生する遅延時間と前記同期信号ルートで発生する遅延時間との差からなるルート遅延時間差をサンプリングクロックの周期で除算した剰余と、サンプリングクロックの周期との比を用いて導き出した値に基づきサンプリングクロックの位相を調整するサンプリングクロック位相調整手段を備えることを特徴とする。ここで、前記ルート遅延時間差及びサンプリングクロックの周期は、１水平同期信号当たりのものを用いることが好ましい。

また、本発明の第２の局面においては、前記映像信号ルートで発生する遅延時間と前記同期信号ルートで発生する遅延時間との差からなるルート遅延時間差をサンプリングクロックの周期で除算した商を用いて導き出した値に基づき映像を表示する際の水平有効領域の開始位置を調整する水平有効領域開始位置調整手段を備えることを特徴とする。

本発明の第１の局面によれば、映像信号ルートと同期信号ルートとの遅延時間差に基づいたサンプリングクロック位相調整手段を備えることで、最適な位相で映像信号をサンプリングできる効果がある。
本発明の第２の局面によれば、１水平同期信号当たりの映像信号ルートと同期信号ルートとの遅延時間差に基づいた水平有効領域の開始位置調整手段を備えることで、映像の有効領域を適切に表示できる効果がある。

本発明は、好ましい実施の形態において、前記ルート遅延時間差を保存する不揮発性メモリを備えることを特徴とする。
前記ルート遅延時間差は、例えば、生産時にオシロスコープ等の測定器で測定し、それを不揮発性メモリに保存する。前記遅延時間差を、生産時にオシロスコープ等で測定し、不揮発性メモリに保持することで、部品コストを上昇させること無く、基板毎の個体差を吸収できる効果がある。

また、前記ルート遅延時間差は、ｎ台の表示装置においてオシロスコープ等で測定し、その平均値を不揮発性メモリに保存してもよい。前記遅延時間差を、ｎ台の表示装置においてオシロスコープ等で測定し、その平均値を不揮発性メモリに保持することで、生産工場での測定の手間を省ける効果がある。
さらに、前記ルート遅延時間差は、前記映像信号ルートを形成する素子と前記水平同期信号ルートを形成する素子の定数から演算して求めることもできる。前記遅延時間差を、前記映像信号ルートを形成する素子と前記水平同期信号ルートを形成する素子の定数から演算して求めることにより、前期映像ルートあるいは前期水平同期信号ルートが多数ある構成であっても、適切に前期遅延時間差を求められる効果がある。

以下に、本発明の実施例を添付の図面に基づいて詳細に説明する。
［第１の実施例］
図１は、本発明の一実施例に係る投射型表示装置の構成を示すブロック図である。
本実施例の構成について図１を用いて説明する。制御部１は、メモリ２に格納された各種プログラムに従い、投射型表示装置内の各部を制御する。コンポーネント入力端子３は、ＡＶ機器等のアナログコンポーネントビデオ信号用の入力端子である。ＳＤ信号用ローパスフィルタ４、ＨＤ信号用ローパスフィルタ５は、アナログコンポーネントビデオ信号に重畳されてしまったノイズの高周波成分を除去する。ここで、ＨＤ信号はＳＤ信号に比べサンプリングクロックが高いため、ＨＤ信号用ローパスフィルタ５はＳＤ信号用ローパスフィルタ４に比べカットオフ周波数が高めに設定されている。

マルチプレクサ６は、ＳＤ信号用ローパスフィルタ４出力信号と、ＨＤ信号用ローパスフィルタ５出力信号の一方を出力する。どちらを出力するかは制御部１の指示に従う。同期信号分離部７は、コンポーネント入力端子３から入力されたシンクオングリーン信号の同期成分が２値同期信号か３値同期信号かを判別し、それぞれの同期信号形態によった同期信号分離処理を実行する。周波数計測部８は、同期信号分離部７により分離された垂直及び水平同期信号の周波数を計測すると共に、インターレースの判定を行う。ＡＤ変換部９は、ＰＬＬを備えており、同期信号分離部７より出力された水平同期信号にロックしたサンプリングクロックを生成することにより、マルチプレクサ６より出力されたアナログコンポーネントビデオ信号をデジタル信号に変換する。この際のサンプリングクロックの周波数及び位相は、制御部１により指示される。

入力信号処理部１０は、制御部１により指定された領域の画素データを順次フレームバッファ１１へ保存する。ＩＰ変換処理部１２では、制御部１の指示に従い、インターレースデータをプログレッシブデータに変換する。フレームバッファ１１は、映像データのバッファ機能をはたし、さらに、出力時に映像データをＹＵＶ色空間からＲＧＢ色空間に変換する。解像度変換部１３は、制御部１によって設定される出力解像度データに従った領域の画素データをフレームバッファ１１から読み出し、デジタルズーム処理や、台形補正処理、及び、アスペクト比変換処理を実行する。ＯＳＤ処理部１４は、解像度変換部１３より入力される映像信号に対し、制御部１によって設定される領域にＯＳＤ画像メモリ部１５に記憶されていた画像を読み出し、重畳する。ＯＳＤ画像メモリ部１５は、不揮発性メモリであり、メニュー等の画像を保存している。表示部１６は、ＯＳＤ処理部１４より入力される映像信号をスクリーンに投射する。

次に、映像信号データ及び同期信号データの流れと各部の制御について記述する。コンポーネント入力端子３に入力されたＹ、Ｐｒ／Ｃｒ、Ｐｂ／Ｃｂの３信号からなるアナログコンポーネントビデオ信号Ｓ１は、ＳＤ信号用ローパスフィルタ４、ＨＤ信号用ローパスフィルタ５には前記３信号ともが、同期信号分離部７にはＹ信号のみが入力される。

まず、同期信号データの流れについて説明する。同期信号分離部７に入力されたＹ信号は、垂直及び水平同期信号Ｓ５に分離され周波数計測部８、及び、ＡＤ変換部９に出力される。この際に、Ｙ信号の水平同期信号成分の形態が２値同期か３値同期かにより同期分離処理が異なり、それぞれ、異なった遅延時間が発生している。周波数計測部８に入力された同期信号Ｓ５は、周波数計測及びインターレースかの判定がなされ、その結果から入力されているビデオ信号のフォーマットを特定する。図２にタイミングテーブル例を示す。

一方、映像信号データの流れに関しては以下の通りとなっている。ＳＤ信号用ローパスフィルタ４は、図２の４８０ｉや４８０ｐといったＳＤ信号を対象とし、例えば５０ＭＨｚ以上の周波数成分をカットし信号Ｓ２として出力する。ＨＤ信号用ローパスフィルタ５は、図２の７２０ｐや１０８０ｉといったＨＤ信号を対象とし、例えば１００ＭＨｚ以上の周波数成分をカットし信号Ｓ３として出力する。それぞれの経路において、フィルタの特性により映像信号は遅延される。

マルチプレクサ６では、周波数計測部８の計測結果を受けた制御部１により決定された信号フォーマットが、４８０ｉや４８０ｐといったＳＤ信号であればＳＤ信号用ローパスフィルタの出力信号Ｓ２を選択し、７２０ｐや１０８０ｉといったＨＤ信号であれば他方の出力信号Ｓ３を選択する。マルチプレクサ６から出力された信号Ｓ４は、所定のフォーマットのサンプリングクロックによりＡＤ変換部９にてデジタルデータに変換される。なお、このときサンプリングクロックの位相は後述される方法にて調整される。

ＡＤ変換部９から出力された映像信号データＳ６は、ブランキング期間を含んでいる。入力信号処理部１０は、この映像信号データＳ６から所定のフォーマットの水平表示開始位置及び解像度、垂直表示開始位置及び解像度で定義された領域のデータを取り込み、フレームバッファ１１へと出力する。ただし、水平方向の取り込み開始位置に関しては、前段回路での信号遅延量を考慮し、後述する方法にて導き出したクロック数だけ早めに取り込みをする。

フレームバッファ１１に入力された映像信号データＳ７は、決定されたフォーマットが４８０ｉや１０８０ｉといったインターレース信号であった場合には、ＩＰ変換処理部１２によりプログレッシブ化される。また、出力時にＹＵＶ色空間からＲＧＢ色空間へと変換される。フレームバッファ１１より出力された信号Ｓ８は解像度変換部１３、ＯＳＤ処理部１４、表示部１６を経てスクリーンにＲＧＢ光となり投射される。

ＡＤ変換部９において設定されるサンプリングクロックの位相、及び、入力信号処理部１０において設定される取り込み開始位置の補正クロック数の調整方法に関して記述する。コンポーネントビデオ信号は、Ｙ信号に同期情報が重畳されているため、コンポーネント入力端子３に入力された状態での映像信号と同期信号の位相ずれは無いと考えられる。従って、マルチプレクサ６から出力（Ｓ４）されるＹ信号の水平同期信号成分のリーディングエッジ、もしくは、３値同期信号の場合であれば０クロス位置から半クロックずらした位置でサンプリングするのが最適と考えられる。その調整方法に関して、図３を用いて説明する。

図３は、マルチプレクサ６の出力信号Ｓ４のＹ信号と、同期信号処理部７の出力信号Ｓ５の水平同期信号と、制御部１により設定されたＡＤ変換部９のサンプリングクロックの時間関係を示した図である。この例でＡＤ変換部９には、マルチプレクサ６の出力信号Ｓ４が到達してから、約３．３クロック経過後に同期信号処理部７の出力信号Ｓ５が到達している。ＡＤ変換部９のＰＬＬは、同期信号処理部７の出力信号Ｓ５の水平同期信号にロックされる。そのため、この水平同期信号とマルチプレクサ６の出力信号Ｓ４の水平同期成分との時間差をΔｔ_{Ｄｅｌａｙ}［ｓ］とおくと、最適位相Ｐ_Ｂｅｓｔ、及び、水平取り込み開始位置の補正クロック数ΔＨＳは式（１）で与えられる。
ΔＨＳ＋１−Ｐ_Ｂｅｓｔ＝（Δｔ_{Ｄｅｌａｙ}×Ｃｌｋ）＋０．５ （１）
但し、Ｃｌｋはサンプリングクロック周波数［Ｈｚ］である。また、左辺の整数部＝ΔＨＳ、１−左辺の小数部＝Ｐ_Ｂｅｓｔである。

すなわち、式（１）は、映像信号Ｓ４のルートで発生する遅延時間と水平同期信号Ｓ５のルートで発生する遅延時間とのルート遅延時間差Δｔ_{Ｄｅｌａｙ}をサンプリングクロック周期（１／Ｃｌｋ）で除算した剰余が０．５より小さい場合は、商ΔＨＳと剰余（０．５−Ｐ_Ｂｅｓｔ）を示している。一方、剰余が０．５より大きい場合は、商（ΔＨＳ−１）と剰余（１．５−Ｐ_Ｂｅｓｔ）を示している。式（１）による補正クロック数ΔＨＳ及び最適位相Ｐ_Ｂｅｓｔの演算は、表示装置内の制御部１等で行ってもよく、あるいは予め外部のコンピュータ等で行って、表示装置内には結果をメモリ２等にテーブルとして格納するようにしてもよい。

時間差Δｔ_{Ｄｅｌａｙ}は、基板の回路構成により決定するので、生産時にその値をオシロスコープ等で測定し、不揮発領域に保存する方法を採ればよい。また、基板毎の個体差が小さい場合は平均値をとり、生産時の測定の手間を省いてもよい。本実施例では、映像信号に関してはＳＤとＨＤの２ルートあり、同期信号に関しては、同期信号処理部７が２値同期信号と３値同期信号とで同期信号分離処理時間が異なるため、４パターンの組み合わせが考えられる。従って、この４パターンの時間差Δｔ_{Ｄｅｌａｙ}を測定しておけば、如何なる信号のフォーマットに対しても最適な調整が可能となる。例えば、各ルートの遅延時間差を図４のようにおくと、図５のように制御することで水平取込開始位置と位相は最適化できる。その制御に関して説明する。映像信号ルートと同期信号形態によるパターンから適切な遅延時間差Δｔ_{Ｄｅｌａｙ}を求める。その遅延時間差Δｔ_{Ｄｅｌａｙ}と、周波数計測部８の計測結果を受けた制御部１により決定された信号フォーマットのサンプリング周波数Ｃｌｋを、それぞれ、式（１）の右辺に代入し、その解をｘとする。ｘの整数部をａとし、さらに、（ａ＋１−ｘ）を演算し、その解をｂとする。このａ及びｂが、それぞれ、式（１）における水平取り込み開始位置の補正クロック数ΔＨＳ、及び、最適位相Ｐ_Ｂｅｓｔとなるので、それらを設定することで終了となる。
以上のようにして位相調整を行うことで、高精細なＡＤ変換が可能となり、プログレッシブ変換機能を正しく機能させることも可能となる。

また、入力信号処理部１０では、水平方向の取り込み開始位置を補正クロック数ΔＨＳに応じて補正して映像信号データＳ６からのデータ取り込みを行い、フレームバッファ１１へ出力する。
このように水平有効領域開始位置の調整を行うことで、映像の有効領域を適切に認識した映像表示を行うことができる。

本実施例では、映像信号ルートをＳＤ信号とＨＤ信号の２種に関して考えたが、本発明はそれに制限されるものではない。また、時間差Δｔ_{Ｄｅｌａｙ}に関してもオシロスコープによる測定としたが、回路素子の定数から演算で求めてもよい。演算は、表示装置内の制御部１等で行ってもよいが、予め外部のコンピュータ等で演算した結果を表示装置のメモリ２等にテーブルと格納しておくのが好ましい。

以上、本発明の好ましい実施例について説明したが、本発明はこれらの実施例に限定されないことはいうまでもなく、その要旨の範囲内で種々の変形及び変更が可能である。
例えば、上述の実施例においては、本発明を投射型表示装置に適用した例について説明した。しかし、本発明は、液晶表示装置、プラズマ表示装置、ＳＣＥ表示装置等、投射型以外の表示装置にも適用可能である。

本発明の一実施例に係る投射型表示装置の概略ブロック構成図である。 図１の投射型表示装置における主要信号フォーマットのタイミングデータ例を示す図である。 図１の投射型表示装置におけるサンプリングクロック位相調整方法の説明図である。 図１の投射型表示装置における各映像ルート及び各同期信号形態における遅延時量パターン図。 図１の投射型表示装置における取り込み開始位置補正及びサンプリングクロック位相調整制御例を示すフロー図ある。

符号の説明

１ 制御部
２ メモリ
３ コンポーネント入力端子
４ ＳＤ信号用ローパスフィルタ
５ ＨＤ信号用ローパスフィルタ
６ マルチプレクサ
７ 同期信号分離部
８ 周波数計測部
９ ＡＤ変換部
１０ 入力信号処理部
１１ フレームバッファ
１２ ＩＰ変換処理部
１３ 解像度変換部
１４ ＯＳＤ処理部
１５ ＯＳＤメモリ部
１６ 表示部
Ｓ１ 入力アナログコンポーネントビデオ信号
Ｓ２ ＳＤ用ローパスフィルタ透過アナログコンポーネント信号
Ｓ３ ＨＤ用ローパスフィルタ透過アナログコンポーネント信号
Ｓ４ マルチプレクサにより選択されたアナログコンポーネントビデオ信号
Ｓ５ 同期信号分離された、水平及び垂直同期信号
Ｓ６ ＡＤ変換されたデジタルコンポーネントビデオ信号
Ｓ７ 各画素のデジタルＹＵＶデータ信号
Ｓ８ 各画素のデジタルＲＧＢデータ信号

Claims (8)

1. 映像信号に同期信号が重畳されたアナログビデオ信号が入力される入力手段と、
   入力されたアナログビデオ信号をサンプリングクロックに基づきデジタル信号に変換するＡＤ変換部を備え、
   前記入力手段から入力されたアナログビデオ信号は、同期信号ルートと映像信号ルートに分けられ、前記ＡＤ変換部に対し、映像信号と同期信号とが異なるルートで入力される表示装置であって、
   前記映像信号ルートで発生する遅延時間と前記同期信号ルートで発生する遅延時間との差からなるルート遅延時間差をサンプリングクロックの周期で除算した剰余と、サンプリングクロックの周期との比を用いて導き出した値に基づきサンプリングクロックの位相を調整するサンプリングクロック位相調整手段を備えることを特徴とする表示装置。
2. 映像信号に同期信号が重畳されたアナログビデオ信号が入力される入力手段と、
   入力されたアナログビデオ信号をサンプリングクロックに基づきデジタル信号に変換するＡＤ変換部を備え、
   前記入力手段から入力されたアナログビデオ信号は、同期信号ルートと映像信号ルートに分けられ、前記ＡＤ変換部に対し、映像信号と同期信号とが異なるルートで入力される表示装置であって、前記映像信号ルートで発生する遅延時間と前記同期信号ルートで発生する遅延時間との差からなるルート遅延時間差をサンプリングクロックの周期で除算した商を用いて導き出した値に基づき映像を表示する際の水平有効領域の開始位置を調整する水平有効領域開始位置調整手段を備えることを特徴とする表示装置。
3. 前記アナログビデオ信号は、アナログコンポーネントビデオ信号であることを特徴とする請求項１または２に記載の表示装置。
4. 前記映像信号ルート上にあり、ノイズの高周波成分を除去するローパスフィルタと、
   前記同期信号ルート上にあり、同期信号を分離する同期信号分離部を有することを特徴とする請求項１から３のいずれか１つの記載の表示装置。
5. 前記ルート遅延時間差を保存する不揮発性メモリを備えることを特徴とする請求項１から４いずれか１つに記載の表示装置。
6. 前記ルート遅延時間差は、生産時に測定器を用いて測定されたものであることを特徴とする請求項５に記載の表示装置。
7. 前記ルート遅延時間差は、複数台のサンプル装置について測定器を用いて測定した値の平均値であることを特徴とする請求項５に記載の表示装置。
8. 前記ルート遅延時間差は、前記映像信号ルートを形成する素子と前記同期信号ルートを形成する素子の定数から演算して求められたものであることを特徴とする請求項１から５のいずれか１つに記載の表示装置。

Images