KR20000044763A - 피디피에서의 영상 신호 변환 장치 - Google Patents

피디피에서의 영상 신호 변환 장치 Download PDF

Info

Publication number
KR20000044763A
KR20000044763A KR1019980061263A KR19980061263A KR20000044763A KR 20000044763 A KR20000044763 A KR 20000044763A KR 1019980061263 A KR1019980061263 A KR 1019980061263A KR 19980061263 A KR19980061263 A KR 19980061263A KR 20000044763 A KR20000044763 A KR 20000044763A
Authority
KR
South Korea
Prior art keywords
data
image data
field
signal
block
Prior art date
Application number
KR1019980061263A
Other languages
English (en)
Inventor
최영도
Original Assignee
전주범
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자 주식회사 filed Critical 전주범
Priority to KR1019980061263A priority Critical patent/KR20000044763A/ko
Publication of KR20000044763A publication Critical patent/KR20000044763A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Television Systems (AREA)

Abstract

본 발명은 아날로그 방송 신호를 피디피에 적합한 디지탈 영상 데이터로 변환하는 장치에 관한 것으로서, 세 개의 필드 메모리로부터 순환적으로 출력되는 각각 두 필드의 영상 데이터는 이전에 판독된 한 필드씩의 영상 데이터와 오버랩되며 출력하도록 구성하여, 종래에 4개의 필드 메모리를 이용하던 것에 비해서 1개가 적은 3개의 필드 메모리로 구성되는 영상 신호 변환 장치를 제공함으로써, 종래 보다 필드 메모리 1개를 적게 사용하여 아날로그 방송신호(영상 신호)를 디지탈 영상 데이터로 변환할 수 있다.

Description

피디피에서의 영상 신호 변환 장치
본 발명은 피디피(PDP : plasma display pannel)에 구비되는 영상 신호 변환하는 장치에 관한 것으로서, 더욱 상세하게는 통상적인 NTSC 방식의 영상 신호를 순차 주사 방식을 채용하는 PDP에 적합한 영상 데이터로 변환하는 장치에 관한 것이다.
최근들어, 박형화가 용이하고 고화질을 실현할 수 있는 평판 디스플레이소자들에 대한 개발이 활발하게 진행되고 있는 바, 그와 같은 평판 디스플레이소자로서는, 일렉트로 루미네센스(EL : electro luminescence), 발광 다이오드(LED : light emitting diode), PDP 등의 능동 디스플레이소자와 액정 표시 장치(LCD : liquid crystal display), 일렉트로 크로믹 표시장치(ECD : electro chromic display) 등의 수동 디스플레이소자가 있으며, 본 발명에서는 그 중에서 PDP에 구비되는 영상 신호 변환 장치를 개선하는 발명이다.
주지하다시피, 비월주사 방식(interlaced scanning)을 채용하는 통상의 NTSC 방식의 영상 신호는 1 프레임(frame)당 525개의 주사선(scan line)으로 구성되는 바, 그중 262.5개의 주사선은 오드 필드(odd field) 라인이고 262.5라인은 이븐 필드(even field) 라인으로 이루어진다. 즉, 통상적인 NTSC 방식의 TV 방송 신호는 각 프레임에 대응하는 총 525개의 주사선을 각각 262.5 개씩의 오드 필드 라인과 이븐 필드 라인으로 분리한 후, 처음에는 오드 필드 라인, 즉, 도 1a에 도시된 바와 같이 1, 3, 5, …번째 라인을 격행 주사하고, 그 다음에 다시 이븐 필드 라인, 즉, 도 1b에 도시된 바와 같이, 2, 4, 6,…번째 라인을 격행 주사하는 과정을 반복한다.
그러나, 잘 알려진 바와 같이, PDP에서는 디지탈 영상 데이터를 순차 주사 방식(non-interlaced scanning)으로 주사하여 패널 상에 디스플레이하는 바, 즉, 도2에 도시된 바와 같이, 1프레임에 대응하는 525개의 주사선을 1, 2 ,3, …의 순으로 순차 주사하는 바, 비월 주사 방식을 채용하는 NTSC 방식의 일반 TV와의 호환성을 유지하기 위해서는, 아날로그 신호로 제공되는 비월 주사 방식의 NTSC 영상 신호를 디지탈 영상 데이터로 변환한 후, 순차 주사 방식으로 재배열하기 위한 영상 변환 장치가 구비된다.
이하, 도 3 및 도 4를 참조하여, 종래의 PDP에 구비되는 영상 신호 변환 장치에 대해서, 개략적으로 설명하면 다음과 같다.
도 3은 종래 기술에 따른 피디피에서의 영상 신호 변환 장치를도시한 블록 구성도이고, 도 4는 도 2에 도시된 각 프레임 메모리에서의 데이터 저장/판독 타이밍 및 인터페이스측으로 출력되는 데이터의 타이밍을 도시한 타이밍도이다.
먼저, A/D 변환 및 샘플링 블록(100)에서 외부로부터 인가된 NTSC 영상 신호를 소정의 샘플링 클럭에 의거하여 n 비트(예를들면, R.G.B 각 8 비트)의 디지탈 영상 데이터로 변환하면, 데이터 재배열 블록(200)은 PDP 의 계조처리를 위해서, 그 변환된 디지탈 영상 데이터를 1 필드마다 복수개의 서브필드(즉, 8개의 서브필드)로 재구성한 후, 시스템 제어 블록(300)으로부터 발생된 선택 신호(S1)에 의거하여 제 1 프레임 메모리(400)와 제 2 프레임 메모리(500)에 교번적으로 제공한다.
이후, 시스템 제어 블록(300)으로부터 발생된 S2에 의거한 데이터 선택 블록(600)의 출력 절환에 의해서, 제 1 프레임 메모리(400) 및 제 2 프레임 메모리(500) 각각에 저장된 디지탈 데이터가 PDP와의 인터페이스(interface)측에 교번적으로 출력된다.
한편, 상술한 제 1 프레임 메모리(400) 제 1 오드 필드 메모리(410)와 제 1 이븐 필드 메모리(420)로 이루어지고, 제 2 프레임 메모리(500)는 제 2 오드 필드 메모리(510)와 제 2 이븐 필드 메모리(520)로 이루어지는 바, 도 4의 타이밍도를 참조하여, 시스템 제어 블록(300)의 선택 제어에 의해서 각각의 필드 메모리에 디지탈 영상 데이터가 저장/판독되는 과정을 설명하면 다음과 같다. 이때, 도 4에 표시된 OM은 오드 필드 메모리를, EM은 이븐 필드 메모리를 나타내며, a1, a2, b1 및 b2 각각은 1필드 분량의 재배열된 영상 데이터를 나타낸다. 또한, V1, V2, …는 순차적으로 발생되는 수직 동기 신호이다.
먼저, 수직 동기 신호 V1에서, 제 1 오드 필드 메모리(410)에는 영상 데이터 a1이 저장되고, 그동안 제 2 오드 필드 메모리(510)와 제 2 이븐 필드 메모리(520)에 (그 이전 기간에)저장된 영상 데이터 b1과 b2는 데이터 선택 블록(600)의 출력(판독) 절환에 의해서 PDP와의 인터페이스측(도시 생략함)으로 출력(판독)된다.
다음, 수직 동기 신호 V2에서, 제 1 이븐 필드 메모리(420)에는 영상 데이터 a1이 저장되고, 그동안 제 2 오드 필드 메모리(510)와 제 2 이븐 필드 메모리(520)에 저장된 영상 데이터 b1과 b2는 데이터 선택 블록(600)을 경유해서 PDP와의 인터페이스측(도시 생략함)으로 재출력된다.
그 다음, 수직 동기 신호 V3에서, 제 2 오드 필드 메모리(510)에 영상 데이터 b1이 저장되는 동안, 수직 동기 신호 V1과 V2의 기간동안, 제 1 오드 필드 메모리(410)와 제 1 이븐 필드 메모리(420)에 저장된 영상 데이터 a1과 a2가 데이터 선택 블록(600)의 출력(판독) 절환에 의해서 PDP와의 인터페이스측(도시 생략함)으로 출력(판독)된다.
다시, 수직 동기 신호 V4에서, 제 2 이븐 필드 메모리(520)에 영상 데이터 b2가 저장되는 동안, 제 1 오드 필드 메모리(410)와 제 1 이븐 필드 메모리(420)에 저장된 영상 데이터 a1과 a2는 데이터 선택 블록(600)을 경유해서 PDP와의 인터페이스측(도시 생략함)으로 재출력된다.
이후, 상술한 과정이 반복되며, 그 결과 제 1 프레임 메모리(400)에 데이터 저장이 이루어지고 있는 동안, 제 2 프레임 메모리(500)에서는 데이터 판독이 이루어지고, 제 2 프레임 메모리(500)에 데이터 저장이 이루어지고 있는 동안, 제 1 프레임 메모리(400)에서는 데이터 판독이 이루어진다.
결과적으로, 2개의 수직 동기 기간에 일측 프레임 메모리에는 1프레임 분량의 영상 데이터가 기록되고, 타측 프레임 메모리에서는 1프레임 분량의 데이터가 PDP 패널 구동부에 2번 제공되며, 그와 같은 과정의 반복을 통해서 종래의 PDP에 구비된 영상 신호 변환 장치는 비월 주사 방식의 NTSC 영상 신호를 PDP에 적합한 순차 주사 방식의 디지탈 영상 데이터로 변환하였다.
그러나, 상술한 종래의 영상 변환 장치에서는, 1개의 필드 메모리에서 영상 데이터 기록이 이루어지고, 2개의 필드 메모리에서 데이터의 독출이 이루어지고 있는 동안, 나머지 1개의 필드 메모리에서는 아무런 동작도 이루어지지 않는다. 이와 같이 종래의 영상 신호 변환 장치에서는 메모리의 비효율적인 사용에 의해서, 불필요한 메모리를 추가로 장착해야하는 바, 제조 비용 상승의 원인이 된다.
본 발명은 상술한 점에 착안하여 안출한 것으로서, 영상 신호의 변환에 이용되는 필드 메모리를 감소시켜 그 제조 비용을 절감할 수 있는 영상 신호 변환 장치를 제공하는 데 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에서는, 비월 주사 방식의 아날로그 방송 신호를 피디피(PDP)에 적합한 순차 주사 방식의 디지탈 영상 데이터로 변환하기 위한 장치에 있어서, 상기 아날로그 방송 신호를 샘플링하여 디지탈 영상 데이터로 변환하는 A/D 변환 및 샘플링 수단; 상기 디지탈 영상 데이터를 상기 PDP의 계조 처리 형태로 재배열하는 데이터 재배열 수단; 상기 재배열된 데이터를 각각 1필드 단위로 저장 및 판독하는 3개의 필드 메모리; 상기 3개의 필드 메모리중 2개의 필드 메모리로부터 1프레임 분량의 영상 데이터를 선택적으로 출력하는 데이터 선택 수단; 및 상기 세 개의 필드 메모리 각각이 3교대 2교번하여 한 개의 필드 메모리에서는 재배열된 데이터를 저장하고, 나머지 두 개의 필드 메모리에서는 기저장된 데이터를 판독하도록 상기 세 개의 필드 메모리를 각각 제어하고, 상기 데이터 선택 수단에서의 필드 메모리 선택을 제어하는 시스템 제어 수단을 구비하는 피디피에서의 영상 신호 변환 장치를 제공한다.
도 1은 일반적인 NTSC 방식에서 채용되는 비월 주사 방식의 주사 순서를 도시한 예시도,
도 2는 일반적인 PDP에 채용되는 순차 주사 방식의 주사 순서를 도시한 예시도,
도 3은 종래 기술에 따른 피디피에서의 영상 신호 변환 장치를도시한 블록 구성도,
도 4는 도 3에 도시된 각 필드 메모리에서의 데이터 저장/판독 타이밍 및 인터페이스측으로 출력되는 데이터의 타이밍을 도시한 타이밍도,
도 5는 본 발명에 따른 피디피에서의 영상 신호 변환 장치를 도시한 블록 구성도,
도 6은 도 5에 도시된 각 필드 메모리에서의 데이터 저장/판독 타이밍 및 인터페이스측으로 출력되는 데이터의 타이밍을 도시한 타이밍도.
＜도면의 주요부분에 대한 부호의 설명＞
100 : A/D 변환 및 샘플링 블록 200 : 데이터 재배열 블록
3600 : 시스템 제어 블록 400 : 제 1 프레임 메모리
410 : 제 1 오드 필드 메모리 420 : 제 1 이븐 필드 메모리
500 : 제 2 프레임 메모리 510 : 제 2 오드 필드 메모리
520 : 제 2 이븐 필드 메모리 600 : 데이터 선택 블록
700 : 제 1 필드 메모리 800 : 제 2 필드 메모리
900 : 제 3 필드 메모리
이하 첨부된 도 5를 참조하여 본 발명의 바람직한 실시예에 따른 PDP 에서의 영상 신호 변환 장치에 대해 설명하면 다음과 같다.
도 5는 본 발명에 따른 피디피에서의 영상 신호 변환 장치를 도시한 블록 구성도로서, 도 3에 도시된 종래의 영상 신호 변환 장치와 동일 구성 부재에 대해서는 동일 참조 번호를 부여했다.
도 5를 참조하면, 본 발명에 따른 피디피에서의 영상 신호 변환 장치의 구성상의 특징은, A/D 변환 및 샘플링 블록(100), 데이터 재배열 블록(200), 시스템 제어 블록(300), 세 개의 필드 메모리(700, 800, 900) 및 데이터 선택 블록(600)으로 이루어지며, 종래의 영상 신호 변환 장치에 비해서 필드 메모리 하나가 적게 구비된다.
이하, 본 발명에 따른 영상 신호 변환 장치에 구비되는 각 구성 부재의 개별 기능은 다음과 같다.
먼저, A/D 변환 및 샘플링 블록(100)은 도시 생략된 신호 처리 블록을 통해서 아날로그 R, G, B 신호(예를 들면, NTSC 영상의 R, G, B 신호 등)로 변환된 입력 신호를 기설정된 샘플링 클럭으로 샘플링하여 각 n비트(에를 들어, R, G, B 각 8비트)의 디지탈 영상 데이터로 변환하고, 그 변환된 디지탈 영상 데이터를 라인 L10을 통해서 데이터 재배열 블록(200)에 제공한다.
데이터 재배열 블록(200)은, 예를 들면, 쉬프트 레지스트(shift resist), 플립플롭/멀티플렉서(flip-flop/multiplexer), 3상태 버퍼(tri-state buffer) 등으로 구성할 수 있는 데, 라인 L10을 통해서 A/D 변환 및 샘플링 블록(100)으로부터 병렬로 제공된 n비트의 디지탈 영상 데이터를 n개의 서브필드(subfield)로 재구성하고, 그 재구성된 영상 데이터를 시스템 제어 블록(300)으로부터 발생된 선택 신호(S1)에 의거하여 제 1 필드 메모리(700), 제 2 필드 메모리(300), 제 3 필드 메모리(400)중 어느 하나에 라인 L20, L22, L24를 통해서 제공한다.
시스템 제어 블록(300)은, 예를 들면 저장 및 판독 어드레스 발생기, 어드레스 선택기 등으로 구성되며, 데이터 재배열 블록(200)에서 재배열된 영상 데이터를 제공할 필드 메모리를 선택하도록 제어하는 선택 신호(S1)를 발생하고, 그 발생된 선택 신호(S1)을 라인 L50을 통해서 데이터 재배열 블록(200)에 제공한다.
또한, 외부에서 제공되는 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 시스템 클럭(CLK)에 의거하여, 제 1, 2 및 3 필드 메모리(700, 800, 900) 각각에 영상 데이터를 저장하기 위한 저장 어드레스 신호를 발생하고, 그 발생된 저장 어드레스 신호를 라인 L30, L32 및 L34중 어느 하나를 통해서 제 1, 2 및 3 필드 메모리(700, 800, 900)중 어느 하나에 제공하는 한편, 제 1, 2 및 3 필드 메모리(700, 800, 900) 각각에 저장된 영상 데이터를 판독하기 위한 판독 어드레스 신호를 발생하고, 그 발생된 판독 어드레스 신호를 라인 L30, L32 및 L34중 저장 어드레스 신호가 인가되지 않는 두 개의 라인을 통해서 제 1, 2 및 3 필드 메모리(700, 800, 900)중 어느 둘에 제공한다.
그리고, 시스템 제어 블록(300)은 데이터 선택 블록(600)에서 PDP와의 인터페이스측으로 영상 데이터를 출력(판독)할 필드 메모리(700, 800, 900)를 선택하도록 하는 선택 신호(S2)를 발생하고, 그 발생된 선택 신호(S2)를 라인 L60을 통해서 데이터 선택 블록(600)에 제공한다.
제 1 필드 메모리(700), 제 2 필드 메모리(800) 및 제 3 필드 메모리(900) 각각은 1필드 분량의 영상 데이터를 저장할 수 있는 RAM 등으로 구성되고, 시스템 제어 블록(300)에 의해서 라인 L30, L32 및 L34를 통해서 제공되는 저장 어드레스 신호 및 판독 어드레스 신호에 의거해서, 데이터의 저장 및 판독 동작을 3교대 2교번하여 동작한다. 즉, 제 1 필드 메모리(700)에서 데이터의 저장 동작이 수행되는 동안에 제 2 및 제 3 필드 메모리(800, 900)에서는 데이터의 판독 동작이 수행되고, 제 2 필드 메모리(800)에서 데이터의 저장 동작이 수행되는 동안에 제 3 및 제 1 필드 메모리(900, 700)에서는 데이터의 판독 동작이 수행되며, 제 3 필드 메모리(900)에서 데이터의 저장 동작이 수행되는 동안에 제 1 및 제 2 필드 메모리(700, 800)에서는 데이터의 판독 동작이 수행되는 동작이 반복된다.
데이터 선택 블록(600)은 시스템 제어 블록(300)으로부터 라인 L60을 통해서 제공되는 선택 신호(S2)에 의거해서, 제 1 필드 메모리(700), 제 2 필드 메모리(800) 및 제 3 필드 메모리(900)중에서 두 개의 필드 메모리에 저장된 영상 데이터, 즉, 1 프레임의 영상 데이터를 라인 L40, L50 및 L60을 통해서 선택적으로 제공받고, 그 제공받은 1프레임 분량의 영상 데이터를 PDP와의 인터페이스(도시 생략함)측으로 제공한다.
이하, 도 5 및 도 6을 참조하여 상술한 영상 신호 변환 장치의 동작 과정에 대해서 설명하면 다음과 같다. 이때, 본 발명에 대한 이해를 돕기 위하여, 도 5에서는 영상 신호 또는 영상 데이터의 전송로는 실선으로 표시하고 시스템 제어 블록(300)으로부터의 제어 신호는 점선으로 표시하였으며, 도 6에서는 저장 데이터는 데이터 구분 기호(즉, A, B, C)만을 표시하고 판독 데이터에는 해칭(hatching)을 추가하여 표시하였다. 또한, A/D 변화 과정과 데이터 재배열 과정에 대해서는 상술한 영상 신호 변환 장치의 각 구성 부재에 대한 설명에서 언급한 바 있으므로, 중복 설명을 피하기 위해서 생략하기로 한다.
본 발명에 따른 영상 신호 변환 장치의 동작 특징은, 각 필드 메모리에 저장된 영상 데이터를 수직 동기 신호의 2펄스동안 연속적으로 판독하고, 그 판독된 1 필드 분량의 영상 데이터를 첫 번째 수직 동기 신호가 인가되는 동안에는 오드 필드로 주사하고, 그 다음 수직 동기 신호가 인가되는 동안에는 이븐 필드 주사선에 주사하는 동작을 반복하므로써, 상술한 세 개의 필드 메모리 각각으로부터 판독된 영상 데이터가 연속적으로 오버랩(overlap)되며 출력되는 것이다.
먼저, 도 5를 참조하면 수직 동기 신호 V1이 시스템 제어 블록(300)에 인가되는 동안, 시스템 제어 블록(300)은 제 1 필드 메모리(700)를 선택하도록 하는 선택 신호(S1)을 발생하고, 그 발생된 선택 신호(S1)을 라인 L50을 통해서 데이터 재배열 블록(200)에 인가한다.
그리고, 시스템 제어 블록(300)은 저장 및 판독 어드레스 신호를 발생하고, 그 발생된 저장 어드레스 신호는 라인 L30을 통해서 제 1 필드 메모리(700)에 제공하고, 그 판독 어드레스 신호는 라인 L32 및 L34를 통해서 제 2 필드 메모리(800) 및 제 3 필드 메모리(900)에 각각 제공한다.
그와 동시에 시스템 제어 블록(300)은 영상 데이터를 출력할 필드 메모리를 선택하기 위해서, 선택 신호(S2)를 발생하고, 그 발생된 선택 신호(S2)를 라인 L60을 통해서 데이터 선택 블록(600)에 제공한다.
그 결과, 도 6에 도시된 바와 같이 제 1 필드 메모리(700)에는 라인 L20을 통해서 데이터 재배열 블록(200)으로부터 제공되는 1필드 분량의 재배열된 영상 데이터A가 저장되고, 제 2 필드 메모리(800) 및 제 3 필드 메모리(900)에서는 이전 단계에 기저장된 1필드 분량의 재배열된 영상 데이터 B 및 C가 각각 판독되고, 그 판독된 영상 데이터는 라인 L42 및 라인 L44를 통해서 데이터 선택 블록(600)에 각각 제공된다.
따라서, 수직 동기 V1이 인가되는 동안에, PDP와의 인터페이스측으로는 영상 데이터 (B+C)의 1프레임이 출력된다. 그 결과 도시 생략된 PDP 패널에서는, 오프 필드에 대응하는 주사선에 영상 데이터 B가 주사되고, 이븐 필드에 대응하는 주사선은 영상 데이터 C가 주사된다.
그 다음, 수직 동기 신호 V2가 시스템 제어 블록(300)에 인가되는 동안에는, 시스템 제어 블록(300)은 제 2 필드 메모리(800)를 선택하도록 하는 선택 신호(S1)을 발생하고, 그 발생된 선택 신호(S1)을 라인 L50을 통해서 데이터 재배열 블록(200)에 인가한다.
그리고, 시스템 제어 블록(300)은 저장 및 판독 어드레스 신호를 발생하고, 그 발생된 저장 어드레스 신호는 라인 L32을 통해서 제 2 필드 메모리(800)에 제공하고, 그 판독 어드레스 신호는 라인 L34 및 L30을 통해서 제 3 필드 메모리(900) 및 제 3 필드 메모리(700)에 각각 제공한다.
그와 동시에 시스템 제어 블록(300)은 영상 데이터를 출력할 필드 메모리를 선택하기 위해서, 선택 신호(S2)를 발생하고, 그 발생된 선택 신호(S2)를 라인 L60을 통해서 데이터 선택 블록(600)에 제공한다.
그 결과, 도 6에 도시된 바와 같이 제 2 필드 메모리(800)에는 라인 L22를 통해서 데이터 재배열 블록(200)으로부터 제공되는 1필드 분량의 재배열된 영상 데이터 B가 저장되고, 제 3 필드 메모리(900) 및 제 1 필드 메모리(700)에서는 이전 단계에 기저장된 1필드 분량의 재배열된 영상 데이터 C 및 A가 각각 판독되고, 그 판독된 영상 데이터는 라인 L44 및 라인 L40을 통해서 데이터 선택 블록(600)에 각각 제공된다.
따라서, 수직 동기 V2가 인가되는 동안에, PDP와의 인터페이스측으로는 영상 데이터 (C+A)의 1프레임이 출력된다. 즉, 이전 단계에 이븐 필드에 대응하는 주사선에 주사되던 영상 데이터 C는 오드 필드에 대응하는 주사선에서 주사되고, 신규 판독된 영상 데이터 A가 이븐 필드에 주사된다.
그 다음, 수직 동기 신호 V3가 시스템 제어 블록(300)에 인가되는 동안에는, 시스템 제어 블록(300)은 제 3 필드 메모리(900)를 선택하도록 하는 선택 신호(S1)을 발생하고, 그 발생된 선택 신호(S1)을 라인 L50을 통해서 데이터 재배열 블록(200)에 인가한다.
그리고, 시스템 제어 블록(300)은 저장 및 판독 어드레스 신호를 발생하고, 그 발생된 저장 어드레스 신호는 라인 L34을 통해서 제 3 필드 메모리(900)에 제공하고, 그 판독 어드레스 신호는 라인 L30 및 L32를 통해서 제 1 필드 메모리(700) 및 제 2 필드 메모리(800)에 각각 제공한다.
그와 동시에 시스템 제어 블록(300)은 영상 데이터를 출력할 필드 메모리를 선택하기 위해서, 선택 신호(S2)를 발생하고, 그 발생된 선택 신호(S2)를 라인 L60을 통해서 데이터 선택 블록(600)에 제공한다.
그 결과, 도 6에 도시된 바와 같이 제 3 필드 메모리(900)에는 라인 L24를 통해서 데이터 재배열 블록(200)으로부터 제공되는 1필드 분량의 재배열된 영상 데이터 C가 저장되고, 제 3 필드 메모리(900) 및 제 1 필드 메모리(700)에서는 이전 단계에 기저장된 1필드 분량의 재배열된 영상 데이터 A 및 B가 각각 판독되고, 그 판독된 영상 데이터는 라인 L40 및 라인 L42을 통해서 데이터 선택 블록(600)에 각각 제공된다.
따라서, 수직 동기 V3가 인가되는 동안에, PDP와의 인터페이스측으로는 영상 데이터 (A+B)의 1프레임이 출력된다. 즉, 이전 단계에 이븐 필드에 대응하는 주사선에 주사되던 영상 데이터 A는 오드 필드에 대응하는 주사선에서 주사되고, 신규 판독된 영상 데이터 B가 이븐 필드에 주사된다.
이후, 상술한 과정의 반복을 통해서, 데이터의 저장은 A→B→C→A…순으로 이루어지고, 그와 동시에 판독은 (B+C)→(C+A)→(A+B)→(B+C)…순으로 이루어진다.
상술한 본 발명에 따르면, 메모리를 통한 데이터의 입출력 방법을 개선한 영상 신호 변환 장치를 제공하므로써, 종래보다 적은 메모리를 이용하여 영상 신호의 변환을 수행할 수 있다.

Claims (2)

  1. 비월 주사 방식의 아날로그 방송 신호를 피디피(PDP)에 적합한 순차 주사 방식의 디지탈 영상 데이터로 변환하기 위한 장치에 있어서,
    상기 아날로그 방송 신호를 샘플링하여 디지탈 영상 데이터로 변환하는 A/D 변환 및 샘플링 수단;
    상기 디지탈 영상 데이터를 상기 PDP의 계조 처리 형태로 재배열하는 데이터 재배열 수단;
    상기 재배열된 데이터를 각각 1필드 단위로 저장 및 판독하는 3개의 필드 메모리;
    상기 3개의 필드 메모리중 2개의 필드 메모리로부터 1프레임 분량의 영상 데이터를 선택적으로 출력하는 데이터 선택 수단; 및
    상기 세 개의 필드 메모리 각각이 3교대 2교번하여 한 개의 필드 메모리에서는 재배열된 데이터를 저장하고, 나머지 두 개의 필드 메모리에서는 기저장된 데이터를 판독하도록 상기 세 개의 필드 메모리를 각각 제어하고, 상기 데이터 선택 수단에서의 필드 메모리 선택을 제어하는 시스템 제어 수단을 구비하는 피디피에서의 영상 신호 변환 장치.
  2. 제 1 항에 있어서, 상기 영상 신호 변환 장치는,
    상기 수직 동기 신호 1펄스가 인가되는 동안, 상기 세 개의 필드 메모리중 하나의 필드 메모리에는 상기 영상 데이터를 저장하고, 나머지 두 개의 필드 메모리로부터는 기저장된 영상 데이터를 판독하는 과정을 순환적으로 반복하도록 이루어지며,
    상기 세 개의 필드 메모리로부터 순환적으로 출력되는 각각 두 필드의 영상 데이터는 이전에 판독된 한 필드씩의 영상 데이터와 오버랩(overlap)되며 출력되는 것을 특징으로 하는 피디피에서의 영상 신호 변환 장치.
KR1019980061263A 1998-12-30 1998-12-30 피디피에서의 영상 신호 변환 장치 KR20000044763A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980061263A KR20000044763A (ko) 1998-12-30 1998-12-30 피디피에서의 영상 신호 변환 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061263A KR20000044763A (ko) 1998-12-30 1998-12-30 피디피에서의 영상 신호 변환 장치

Publications (1)

Publication Number Publication Date
KR20000044763A true KR20000044763A (ko) 2000-07-15

Family

ID=19568018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980061263A KR20000044763A (ko) 1998-12-30 1998-12-30 피디피에서의 영상 신호 변환 장치

Country Status (1)

Country Link
KR (1) KR20000044763A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100420023B1 (ko) * 2001-09-25 2004-02-25 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 계조 표시 장치 및 그 방법
KR100578833B1 (ko) * 2003-11-19 2006-05-11 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 어드레스 데이터 처리 장치및 그 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02288587A (ja) * 1989-04-28 1990-11-28 Ikegami Tsushinki Co Ltd 立体映像信号変換装置
KR940023196A (ko) * 1993-03-31 1994-10-22 정석 비월주사방식 동화상신호의 디지탈처리를 위한 화상메모리 회로
JPH0970019A (ja) * 1995-09-01 1997-03-11 Matsushita Electric Ind Co Ltd 走査変換装置および走査変換方法
JPH0997041A (ja) * 1995-09-29 1997-04-08 Sanyo Electric Co Ltd 映像信号処理装置
JPH10191268A (ja) * 1996-12-26 1998-07-21 Sony Corp 映像信号処理装置および処理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02288587A (ja) * 1989-04-28 1990-11-28 Ikegami Tsushinki Co Ltd 立体映像信号変換装置
KR940023196A (ko) * 1993-03-31 1994-10-22 정석 비월주사방식 동화상신호의 디지탈처리를 위한 화상메모리 회로
JPH0970019A (ja) * 1995-09-01 1997-03-11 Matsushita Electric Ind Co Ltd 走査変換装置および走査変換方法
JPH0997041A (ja) * 1995-09-29 1997-04-08 Sanyo Electric Co Ltd 映像信号処理装置
JPH10191268A (ja) * 1996-12-26 1998-07-21 Sony Corp 映像信号処理装置および処理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100420023B1 (ko) * 2001-09-25 2004-02-25 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 계조 표시 장치 및 그 방법
KR100578833B1 (ko) * 2003-11-19 2006-05-11 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 어드레스 데이터 처리 장치및 그 방법

Similar Documents

Publication Publication Date Title
US5764225A (en) Liquid crystal display with two separate power sources for the scan and signal drive circuits
EP0457329B1 (en) Liquid crystal display device and driving method therefor
KR100621507B1 (ko) 표시 장치 구동 디바이스
US6329973B1 (en) Image display device
US7825878B2 (en) Active matrix display device
KR100621506B1 (ko) 표시 장치
KR20040082028A (ko) 표시 장치 및 그 구동 방법
KR20060128721A (ko) 표시 장치 및 표시 장치의 구동 방법
KR970067075A (ko) 액정표시장치 및 액정표시장치의 표시방법
JPH0950265A (ja) カラー表示装置の駆動回路
JP2003518267A (ja) 電子−光学表示装置用ランプ発生器付き信号ドライバー
US20060114191A1 (en) Data driving circuit, organic light emitting display including the same, and driving method thereof
KR100220704B1 (ko) 피디피의 입/출력 데이터 인터페이스 장치 및 방법
KR20080007116A (ko) 표시구동장치 및 표시장치
JP2007122012A (ja) データ駆動回路ならびにこれを利用した発光表示装置及びその駆動方法
CN101494038B (zh) 显示装置、显示面板驱动器及显示面板驱动方法
CN113223468B (zh) 显示装置以及源极驱动器
JPH09138670A (ja) 液晶表示装置の駆動回路
KR20000044763A (ko) 피디피에서의 영상 신호 변환 장치
JP2006146860A (ja) データ転置装置および方法
KR20170124790A (ko) 서브프레임에 기반한 디지털 구동 장치 및 이를 포함하는 표시장치
JP2003084719A (ja) 表示パネル駆動装置
JP2006309142A (ja) データ駆動回路とこれを利用した発光表示装置およびその駆動方法
KR20000044762A (ko) 피디피에서의 영상 데이터 저장/판독 제어 방법
JP2013114019A (ja) 電気光学装置、電子機器および制御方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application