JPH06332405A

JPH06332405A - 液晶駆動装置

Info

Publication number: JPH06332405A
Application number: JP11989493A
Authority: JP
Inventors: Hiroshi Nishioka; 寛西岡
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1993-05-21
Filing date: 1993-05-21
Publication date: 1994-12-02
Anticipated expiration: 2015-07-10
Also published as: JP3061231B2

Abstract

(57)【要約】（修正有）【目的】パルス幅変調方式及びフレーム間引き方式の
階調表示、白黒表示に対して消費電流が少い低コストの
液晶駆動装置を提供する。【構成】Ｙアドレス発生回路５は、クロック選択回路
６よりのクロック信号によりカウントアップ又はダウン
される。これに同期して、Ｙデコーダ４は、Ｙアドレス
発生回路５からのデータに基づき、１ビットのデコード
信号を出力し、メモリアレイ１からｋ×ｍビットのデー
タが同時に出力される。Ｘアドレス発生回路８は、クロ
ック選択回路９よりの信号によりカウントアップ又はダ
ウンされる。これに同期して、Ｘデコーダ７は、Ｘアド
レス発生回路８からのデータに基づき、ｋビットのデコ
ード信号を出力する。Ｘデコーダ７の出力データを用い
てセレクタ回路２にて、ｍビットのみ選択される。この
データは、液晶駆動出力回路３を通して出力される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、液晶駆動装置に関す
るもので、特に、ドットマトリックス構成の液晶表示パ
ネルの信号電極の駆動信号を発生する液晶駆動装置に関
するものである。

【０００２】

【従来の技術】白黒液晶パネル用液晶駆動装置に関して
は種々の技術が知られている。その中には、階調表示の
ための技術がある。

【０００３】液晶パネルで階調表示を行う方式は、一般
的に（１）フレーム間引き方式（階調レベルに基づき時間的
にデータを間引く方法）（２）パルス幅変調方式（階調レベルに基づきパルス幅
を変化させる方法）（３）アナログ駆動方式（階調レベルに基づきアナログ
電圧値を変化させる方法）の３方式である。（１）（２）はデューティ液晶パネ
ル、（３）はＴＦＴ液晶パネルで採用されることが多
い。

【０００４】ここでは、一般的な階調表示方式であるパ
ルス幅変調方式の液晶駆動装置について概略を説明す
る。図１０に従来のパルス幅変調方式の液晶駆動装置
（ｍ出力、２ⁿ 階調）のブロック図を示す。

【０００５】図の液晶駆動装置は、ｎビットの階調デー
タ（Ｄ１〜Ｄｎ）をサンプリングクロック（ＣＫ１〜Ｃ
Ｋｎ）によりラッチするｎビットデータラッチ１０、各
出力毎のｎビットデータラッチ１０へ記憶されたデータ
を水平同期信号（ＬＰ）によりラッチするｎビットライ
ンラッチ１１、ｎビットラインラッチ１１へ記憶された
ｎビットデータをデコードするｎ→２ⁿ デコーダ１２、
予め階調表示用に発生させている２ⁿ 種類の階調表示用
クロック（ＫＰ１〜ＫＰ８）から１クロックを選択する
２ⁿ →１セレクタ１３、及び、選択された階調表示用ク
ロックに基づいて、液晶駆動信号（Ｙ１〜Ｙｍ）を出力
する液晶駆動出力回路１４から構成されている。

【０００６】上記した構成にて成る液晶駆動装置は以下
のように動作する。外部から入力されたｎビットの階調
データ（Ｄ１〜Ｄｎ）を、まず各出力毎に配置されたｎ
ビットデータラッチ１０へサンプリングクロック（ＣＫ
１〜ＣＫｎ）に同期して取り込む。各出力毎のｎビット
データラッチ１０へ記憶されたデータは、水平同期信号
（ＬＰ）に同期して一斉にｎビットラインラッチ１１へ
転送される。このｎビットラインラッチ１１ヘ転送され
たｎビットデータをｎ→２ⁿデコーダ１２はデコード
し、このデコードされた値に基づき２ⁿ →１セレクタ１
３は予め階調表示用に発生させている２ⁿ 種類の階調表
示用クロック（ＫＰ１〜ＫＰ８）から１クロックを選択
する。最後に、選択された階調表示用クロックに基づい
て、液晶駆動出力回路１４から液晶駆動信号（Ｙ１〜Ｙ
ｍ）を出力する。

【０００７】図１１に、８階調の場合のタイミングチャ
ートを示す。図において、３ビットの階調データ（Ｄ１
〜Ｄ３）、サンプリングクロック（ＣＫ１〜ＣＫ８）、
水平同期信号（ＬＰ）、階調表示用クロック（ＫＰ１〜
ＫＰ８）、液晶駆動信号（Ｙ１〜Ｙｍ）が示されてい
る。

【０００８】

【発明が解決しようとする課題】従来のパルス幅変調方
式液晶駆動装置には、次の５点の課題がある。

【０００９】（１）階調数が多くなれば、データ転送ス
ピードを速くするか並列処理するデータ量を多くする必
要が有る為、また、静止画面でも毎回データを転送する
必要が有る為、消費電流が多い。

【００１０】（２）階調表示用のパルス波形に自由度が
少ない。

【００１１】（３）フレーム間引き方式には、液晶駆動
装置の価格が割高になり転用できない。

【００１２】（４）通常の白黒表示には、液晶駆動装置
の価格が割高になり転用できない。

【００１３】（５）液晶画面サイズに対応した記憶容量
内蔵記憶装置が別途必要である。

【００１４】従って、本発明は、消費電流が少ない、液
晶画面サイズに対応した記憶容量内蔵記憶装置を別途必
要としない、パルス幅変調方式の階調表示、フレーム間
引き方式の階調表示、白黒表示のいずれに対して低コス
トで対応可能な液晶駆動装置を提供することを目的とす
る。

【００１５】

【課題を解決するための手段】本発明の液晶駆動装置
は、液晶画面の各画素に対してｋビット記憶する、縦方
向にｌビット、横方向にｍ×ｋビットのメモリセルから
なるメモリアレイと、Ｙアドレス発生のための基本クロ
ックを外部から入力されたモードデータにより選択する
第１のクロック選択回路と、前記選択された基本クロッ
クに同期してＹアドレスを発生するＹアドレス発生回路
と、前記Ｙアドレス発生回路から出力されたアドレスデ
ータに基づき、１ビットのデコード信号を出力するＹデ
コーダと、Ｘアドレスのための基本クロックを前記モー
ドデータにより選択する第２のクロック選択回路と、前
記選択された基本クロックに同期してＸアドレスを発生
するＸアドレス発生回路と、Ｘアドレス発生回路から出
力されたアドレスデータに基づき、ｋビットのデコード
信号を出力するＸデコーダと、メモリアレイのｋビット
から１ビットを選択するセレクタと、前記セレクタで選
択されたデータを液晶駆動電圧に変換する液晶駆動出力
回路とを具備し、第１のクロック選択回路の入力が水平
同期信号およびｋビットだけ水平同期信号を分周した信
号であり、第２のクロック選択回路の入力が液晶パネル
を制御する垂直同期信号、水平同期信号、階調表示基本
クロック信号、及び画面選択用クロック信号であること
を特徴とする。

【００１６】

【作用】Ｙアドレス発生回路は、クロック選択回路によ
り選択されたクロック信号によりカウントアップもしく
はカウントダウンされる。このクロック信号に同期し
て、Ｙデコーダは、Ｙアドレス発生回路から出力された
アドレスデータに基づき、１ビットのデコード信号を出
力する。

【００１７】Ｙアドレスが決定するとメモリアレイから
ｋ×ｍビットのデータが同時に出力される。

【００１８】Ｘアドレス発生回路は、クロック選択回路
により選択されたクロック信号によりカウントアップも
しくはカウントダウンされる。このクロックに同期し
て、Ｘデコーダは、Ｘアドレス発生回路から出力された
アドレスデータに基づき、ｋビットのデコード信号を出
力する。

【００１９】上記Ｘデコーダの出力データを用いてセレ
クタ回路にて、ｍビットのみ選択される。選択されたデ
ータは、液晶駆動出力回路にて液晶駆動電圧に変換され
て出力される。

【００２０】第２のクロック選択回路の出力が階調表示
基本クロック、第１のクロック選択回路の出力が水平同
期信号である場合は、パルス幅変調方式による階調表示
が可能となる。

【００２１】また、第２のクロック選択回路の出力が垂
直同期信号、第１のクロック選択回路の出力が水平同期
信号である場合は、フレーム間引き方式による階調表示
が可能となる。

【００２２】また、第２のクロック選択回路の出力が画
面選択用クロック信号、第１のクロック選択回路の出力
が水平同期信号である場合は、マルチ画面として画面切
り替え可能となる。

【００２３】また、第２のクロック選択回路の出力が水
平同期信号、第１のクロック選択回路の出力が水平同期
信号のｋ分周信号である場合は、表示容量の拡張が可能
となる。

【００２４】

【実施例】図１に、この発明の一実施例のブロック図を
示す。

【００２５】実施例の液晶駆動装置は、縦方向にｌビッ
ト、横方向にｍ×ｋビットのメモリセルからなるメモリ
アレイ１、Ｙアドレス発生回路（カウンタ）５のクロッ
クをモードデータ（ＭＤ１，ＭＤ２）により選択するク
ロック選択回路６、Ｙアドレスを発生するＹアドレス発
生回路５、Ｙアドレス発生回路から出力されたアドレス
データに基づき、１ビットのデコード信号を出力するＹ
デコーダ４、Ｘアドレス発生回路８のクロックをモード
データ（ＭＤ１，ＭＤ２）により選択するクロック選択
回路９、Ｘアドレスを発生するＸアドレス発生回路（カ
ウンタ）８、Ｘアドレス発生回路８から出力されたアド
レスデータに基づき、ｋビットのデコード信号を出力す
るＸデコーダ７、メモリアレイのｋビットから１ビット
を選択するｋ→１セレクタ２、及び、ｋ→１セレクタ２
で選択されたデータを液晶駆動電圧に変換する液晶駆動
出力回路３から構成されている。

【００２６】メモリアレイ１は、特に制限されないが、
この場合、縦方向にｌビット、横方向にｍ×ｋビットの
メモリセルで構成されている。当然メモリアレイについ
ては、ＳＲＡＭ、ＤＲＡＭ、ＥＰＲＯＭ，ＥＥＰＲＯ
Ｍ、フラッシュメモリ、ＦＰＲＯＭ（強誘電体不揮発性
メモリ）等種類を問わない。上記メモリセルは、液晶表
示の各ドット配列と対応しており、その記憶情報
“０”、“１”がドットの明暗に対応するものである。
本実施例では、液晶表示の各ドットに対して階調表示用
／画面拡張用に使用するためｋビットのメモリセルが配
されている。

【００２７】Ｙアドレス発生回路５は、クロック選択回
路６により選択されたクロック信号によりカウントアッ
プもしくはカウントダウンされる。このクロック信号に
同期して、Ｙデコーダ４は、Ｙアドレス発生回路５から
出力されたアドレスデータに基づき、１ビットのデコー
ド信号を出力する。

【００２８】Ｙアドレスが決定するとメモリアレイ１か
らｋ×ｍビットのデータが同時に出力される。

【００２９】Ｘアドレス発生回路８は、クロック選択回
路９により選択されたクロック信号によりカウントアッ
プもしくはカウントダウンされる。このクロックに同期
して、Ｘデコーダ７は、Ｘアドレス発生回路８から出力
されたアドレスデータに基づき、ｋビットのデコード信
号を出力する。

【００３０】上記Ｘデコーダ７の出力データを用いてセ
レクタ回路２にて、ｍビットのみ選択される。選択され
たデータは、液晶駆動出力回路３にて液晶駆動電圧に変
換されて出力される。

【００３１】本実施例の回路を用いることにより、次の
４モードの表示制御が可能となる。モードは、外部から
のモードデータ（ＭＤ１，ＭＤ２）により決定される。

【００３２】（１）パルス幅変調方式階調表示図３には、パルス幅変調方式を行う場合のメモリアレイ
１のビットマップを示す。本例では、階調数は４階調
（ｋ＝４）、液晶駆動出力数も４出力（ｍ＝４）と設定
している。また、Ｘアドレスカウンタ８のクロックとし
て階調表示用基本クロック（ＣＰＧ）、Ｙアドレスカウ
ンタ５のクロックとして水平同期信号（ＬＰ）を選択し
ている。

【００３３】１出力あたりのメモリセルは４ビットで構
成されており、４階調を表示するためメモリセルには、
“１０００”“１１００”“１１１０”“１１１１”の
４種類のパターンを記憶させている。Ｘアドレスカウン
タ８がカウントアップすることにより、図中（１）のよ
うに順次データが出力される。また、Ｘアドレスカウン
タをカウントダウンすれば、図中（２）のように逆方向
に順次データが出力される。

【００３４】本実施例の回路を用いれば、階調表示のデ
ータは上記４種類以外にも設定することが可能で、かつ
液晶パネルの各ドットに独立に階調データを設定するこ
とが可能であり、パルス幅変調表示の場合の柔軟性を非
常に高くすることができる。

【００３５】図２には、本方式を用いた場合のタイミン
グチャートを示す。階調用基本クロック（ＣＰＧ）の立
ち下がりに同期してＸアドレスが変化し、メモリデータ
にしたがって階調レベル１〜４の階調信号が出力され
る。（１）（２）の出力波形の相異については、上述し
た通りである。

【００３６】（２）フレーム間引き方式階調表示図５に、フレーム間引き方式を行う場合のメモリアレイ
のビットマップを示す。本例では、階調数は４階調（ｋ
＝４）、液晶駆動出力数も４出力（ｍ＝４）と設定して
いる。

【００３７】また、Ｘアドレスカウンタ８のクロックと
して垂直同期信号（Ｖｓｙｎｃ）、Ｙアドレスカウンタ
５のクロックとして水平同期信号（ＬＰ）を選択してい
る。

【００３８】１出力あたりのメモリセルは４ビットで構
成されており、４階調を表示するためメモリセルには、
“１０００”“１０１０”“１１１０”“１１１１”の
４種類のパターンを記憶させている。フレーム間引き方
式では複数フレーム画面の表示状態を想定して階調表示
を実現しているため、フレーム毎に表示データを変化さ
せる必要がある。図では、４階調を想定しているので、
４フレームを表示した時点で液晶パネルの各ドットの階
調が決定される。

【００３９】特に、本方式ではフリッカーを発生させ易
いため、同じ階調レベルでも各ドット毎に階調データ配
列を変化させる必要が有る。すなわち、同じ階調レベル
１でも“１０００”“０１００”“００１０”“０００
１”の４種類があり、それぞれのドットに対して最適な
階調データ配列を選択する必要がある。このことから、
各ドットに独立に階調データを設定することが可能な本
実施例の回路構成は、フレーム間引き方式階調表示に非
常に有効である。

【００４０】図４に、本方式を用いた場合のタイミング
チャートを示す。垂直同期信号（Ｖｓｙｎｃ）の立ち下
がりに同期してＸアドレスが変化し、メモリからの出力
データにしたがって階調レベル１〜４の階調信号が出力
される。

【００４１】（３）画面データ切り替え可能白黒表示図７に、画面データ切り替え可能白黒表示方式を行う場
合のメモリアレイのビットマップを示す。本例では、液
晶画面の各ドットに対応するメモリのビット数は４ビッ
ト（ｋ＝４）、液晶駆動出力数も４出力（ｍ＝４）と設
定している。また、Ｘアドレスカウンタ８のクロックと
して画面選択用クロック信号（ＣＫＳ）、Ｙアドレスカ
ウンタ５のクロックとして水平同期信号（ＬＰ）を選択
している。

【００４２】１出力あたりのメモリセルは４ビットで構
成されており、各ビットを第１画面用、第２画面用、第
３画面用、第４画面用に割り当ている。すなわち、ＣＫ
Ｓを入力するだけで予め記憶されている４画面から所望
の画面を即座に選択することが可能である。また、本実
施例ではＣＫＳを入力することにより画面選択を行って
いるが、駆動装置外部から選択信号を直接入力すること
により、画面切り替えのスピードのさらなる高速化が図
れる。

【００４３】図６に、本方式を用いた場合のタイミング
チャートを示す。画面選択用クロック信号（ＣＫＳ）の
立ち下がりに同期してＸアドレスが変化し、選択した画
面データがメモリから出力される。

【００４４】（４）画面データ拡張可能白黒表示図９に、画面データ拡張可能白黒表示方式を行う場合の
メモリアレイのビットマップを示す。本例では、液晶画
面の各ドットに対応するメモリのビット数は４ビット
（ｋ＝４）、液晶駆動出力数も４出力（ｍ＝４）と設定
している。また、Ｘアドレスカウンタ８のクロックとし
て水平同期信号（ＬＰ）、Ｙアドレスカウンタ５のクロ
ックとして水平同期信号のｋ分周信号（ｋ＊ＬＰ）を選
択している。

【００４５】１出力あたりのメモリセルは４ビットで構
成されているが、各ビットを縦方向に展開することで表
示画面の縦方向サイズ増大に対応可能とする。すなわ
ち、上記（１）〜（３）での縦方向サイズは最大１ドッ
トであったが、本実施例によりｋ＊１ドットまで対応可
能となる。

【００４６】図８に、本方式を用いた場合のタイミング
チャートを示す。水平同期信号（ＬＰ）の立ち下がりに
同期してＸアドレスが変化し、選択した画面データがメ
モリから出力される。

【００４７】

【発明の効果】以上説明したように本発明の液晶駆動装
置は、液晶画面の各画素に対してｋビット記憶する、縦
方向にｌビット、横方向にｍ×ｋビットのメモリセルか
らなるメモリアレイと、Ｙアドレス発生のための基本ク
ロックを外部から入力されたモードデータにより選択す
る第１のクロック選択回路と、前記選択された基本クロ
ックに同期してＹアドレスを発生するＹアドレス発生回
路と、前記Ｙアドレス発生回路から出力されたアドレス
データに基づき、１ビットのデコード信号を出力するＹ
デコーダと、Ｘアドレスのための基本クロックを前記モ
ードデータにより選択する第２のクロック選択回路と、
前記選択された基本クロックに同期してＸアドレスを発
生するＸアドレス発生回路と、Ｘアドレス発生回路から
出力されたアドレスデータに基づき、ｋビットのデコー
ド信号を出力するＸデコーダと、メモリアレイのｋビッ
トから１ビットを選択するセレクタと、前記セレクタで
選択されたデータを液晶駆動電圧に変換する液晶駆動出
力回路とを具備し、液晶パネルの各ドットに対応した階
調データをすべてメモリアレイに記憶しているので、水
平同期信号１周期毎のデータ書き換えが不要であり、階
調数が増加しても消費電流の増加が極めて少ない。ま
た、液晶駆動装置外部には、液晶画面サイズに対応した
記憶容量内蔵記憶装置を必要としない。パルス幅変調方
式の階調表示、フレーム間引き方式の階調表示、及び、
白黒表示のいずれにも容易に対応可能である。

【００４８】第２のクロック選択回路の出力が階調表示
基本クロック、第１のクロック選択回路の出力が水平同
期信号である場合は、パルス幅変調方式による階調表示
が可能となり、この場合、階調表示用パルス波形の自由
度が大である。

【００４９】また、第２のクロック選択回路の出力が垂
直同期信号、第１のクロック選択回路の出力が水平同期
信号である場合は、フレーム間引き方式による階調表示
が可能となり、この場合、液晶パネルの各ドットへ独立
に階調用データを記憶でき、フリッカー対策が容易であ
る。

【００５０】また、第２のクロック選択回路の出力が画
面選択用クロック信号、第１のクロック選択回路の出力
が水平同期信号である場合は、マルチ画面として短時間
で画面切り替え可能となる。

【００５１】また、第２のクロック選択回路の出力が水
平同期信号、第１のクロック選択回路の出力が水平同期
信号のｋ分周信号である場合は、表示容量の拡張が可能
となる。

【図面の簡単な説明】

【図１】本発明の一実施例による液晶駆動装置ブロック
図である。

【図２】本発明の液晶駆動装置をパルス幅変調方式で階
調表示した場合のタイミングチャートである。

【図３】図２の場合のメモリアレイのビットマップであ
る。

【図４】本発明の液晶駆動装置をフレーム変調方式で階
調表示した場合のタイミングチャートである。

【図５】図４の場合のメモリアレイのビットマップであ
る。

【図６】本発明の液晶駆動装置を画面データ切り替え可
能白黒表示したタイミングチャートである。

【図７】図６の場合のメモリアレイのビットマップであ
る。

【図８】本発明の液晶駆動装置を画面データ拡張可能白
黒表示した場合のタイミングチャートである。

【図９】図８の場合のメモリアレイのビットマップであ
る。

【図１０】従来のパルス幅変調方式液晶駆動装置のブロ
ック図である。

【図１１】図１０の場合のタイミングチャートである。

【符号の説明】

１（ｋ×ｍ）×１ビットメモリアレイ２ｋビット→１ビットセレクタ回路３、１４液晶駆動出力回路４Ｙデコーダ回路５Ｙアドレス発生回路６、９クロック選択回路７Ｘデコーダ回路８Ｘアドレス発生回路１０ｎビットデータラッチ１１ｎビットラインラッチ１２ｎビット→２ⁿ ビットデコーダ回路１３２ⁿ ビット→１ビットセレクタ回路

Claims

【特許請求の範囲】

【請求項１】液晶画面の各画素に対してｋビット記憶
する、縦方向にｌビット、横方向にｍ×ｋビットのメモ
リセルからなるメモリアレイと、Ｙアドレス発生のため
の基本クロックを外部から入力されたモードデータによ
り選択する第１のクロック選択回路と、前記選択された
基本クロックに同期してＹアドレスを発生するＹアドレ
ス発生回路と、前記Ｙアドレス発生回路から出力された
アドレスデータに基づき、１ビットのデコード信号を出
力するＹデコーダと、Ｘアドレスのための基本クロック
を前記モードデータにより選択する第２のクロック選択
回路と、前記選択された基本クロックに同期してＸアド
レスを発生するＸアドレス発生回路と、Ｘアドレス発生
回路から出力されたアドレスデータに基づき、ｋビット
のデコード信号を出力するＸデコーダと、メモリアレイ
のｋビットから１ビットを選択するセレクタと、前記セ
レクタで選択されたデータを液晶駆動電圧に変換する液
晶駆動出力回路とを具備し、第１のクロック選択回路の
入力が水平同期信号およびｋビットだけ水平同期信号を
分周した信号であり、第２のクロック選択回路の入力が
液晶パネルを制御する垂直同期信号、水平同期信号、階
調表示基本クロック信号、及び画面選択用クロック信号
であることを特徴とする液晶駆動装置。
【請求項２】前記第２のクロック選択回路の出力が階
調表示基本クロック、前記第１のクロック選択回路の出力が水平同期信号であ
り、パルス幅変調方式により前記メモリアレイに記憶した一
画素あたりのビット数だけ階調表示可能にするように構
成された請求項１に記載の液晶駆動装置。
【請求項３】前記第２のクロック選択回路の出力が垂
直同期信号、前記第１のクロック選択回路の出力が水平同期信号であ
り、フレーム間引き方式により前記メモリアレイに記憶した
一画素あたりのビット数だけ階調表示可能にするように
構成された請求項１に記載の液晶駆動装置。
【請求項４】前記第２のクロック選択回路の出力が画
面選択用クロック信号、前記第１のクロック選択回路の出力が水平同期信号であ
り、前記メモリアレイに記憶した一画素あたりのビット数だ
けマルチ画面として画面切り替え可能にするように構成
された請求項１に記載の液晶駆動装置。
【請求項５】前記第２のクロック選択回路の出力が水
平同期信号、前記第１のクロック選択回路の出力が水平同期信号のｋ
分周信号であり、前記メモリアレイに記憶した一画素あたりのビット数倍
まで表示容量拡張可能にするように構成された請求項１
に記載の液晶駆動装置。