JP2003084717A

JP2003084717A - 駆動電圧パルス制御装置、階調信号処理装置、階調制御装置、および画像表示装置

Info

Publication number: JP2003084717A
Application number: JP2001272575A
Authority: JP
Inventors: Kiyohisa Matsui; 清尚松井
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2001-09-07
Filing date: 2001-09-07
Publication date: 2003-03-19

Abstract

(57)【要約】【課題】簡素な装置構成により適正な多階調表示を可
能とする。【解決手段】パルス幅制御部８にクロック選択部１０
およびパルス幅決定部１１を設ける。クロック選択部１
０には、基本クロックのクロックパルス数をカウントし
つつ、カウント値を出力する５ビットカウンタと、５ビ
ットカウンタからカウント値が出力されると、そのカウ
ント値に対応するアドレスに記憶しているデータに基づ
いて、液晶駆動電圧パルスの終点の基準となる終点基準
パルスを出力するＧＣＫ１ビットメモリとを備える。パ
ルス幅決定部１１には、終点基準パルスのパルス数をカ
ウントしつつ、カウント値を出力する３ビットカウンタ
と、３ビットカウンタからのカウント値とＦＲＣデータ
の値とが一致したときに液晶駆動電圧パルスの終点を定
めるコンパレータとを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像表示素子にお
いて階調表示を行うための階調信号処理装置、駆動電圧
パルス制御装置、およびこれらを組み合わせた階調制御
装置、並びにこの階調制御装置と画像表示素子とを備え
る画像表示装置に関するものである。

【０００２】

【従来の技術】マトリックス型表示装置は、一般に、マ
トリックス状に配列された行電極および列電極を有する
表示部と、行電極を駆動する行電圧および列電極を駆動
する列電圧を生成する電圧生成回路と、行電極と電圧生
成回路とを接続して行電極に行電圧を印加する行電極駆
動回路と、列電極と電圧生成回路とを接続して列電極に
列電圧を印加する列電極駆動回路とを備えている。そし
て、このようなマトリックス型表示装置では、画素をな
す行電極と列電極との交点部で表示を行う。

【０００３】マトリックス型表示装置として代表的なマ
トリックス型液晶表示装置における表示部は、画素電極
を有する２枚の電極基板で液晶を狭持した液晶パネルと
して構成されており、この液晶パネルヘの行電圧および
列電圧の印加により液晶の光学特性を変化させて表示を
行うようになっている。

【０００４】マトリックス型液晶表示装置は、液晶駆動
電圧を制御するための能動素子を各画素に備えているア
クティブマトリックス型と、能動素子を備えていない単
純マトリックス型とに大別できる。アクティブマトリッ
クス型は、その複雑な構造のため、高精細の大画面化が
困難であり、製造コストも高い。一方、単純マトリック
ス型は、その構造が単純なため、比較的低コストで大画
面化が可能である。

【０００５】上記単純マトリックス型液晶表示装置は、
通常、電圧平均化法により駆動される。電圧平均化法に
関しては、例えば、工業調査会出版「液晶の最新技術」
Ｐ．ｌ０６や、日刊工業「液晶ディスプレイ入門」（１
９９８年１１月２０日初版発行）等に記載されている。

【０００６】

【発明が解決しようとする課題】電圧平均化法を用いた
多階調の表示制御としては、表示階調データの階調数に
応じて液晶駆動電圧パルスのパルス幅を制御するＰＷＭ
（Pulse Width Modulation）制御（ＰＷＭ階調制御）が
ある。従来、ＰＷＭ制御を行う階調制御回路において、
液晶駆動電圧パルスのパルス幅を決定するための階調制
御クロックの出カタイミングは、等間隔であったり、あ
る液晶パネルの特性に合わされた特定の固定タイミング
であった。そのため、ある液晶パネルの駆動に用いられ
る階調制御回路を、特性の異なる液晶パネルに用いるこ
とは困難であった。

【０００７】一般に、表示階調データ（映像信号）には
γ補正が施されているが、このγ補正は撮影側で行われ
る。また、γ補正は、一般にＣＲＴの表示特性を念頭に
おいて表示階調データをＣＲＴの表示特性に合致させる
ものである。このため、ＣＲＴと異なる表示特性を有す
る表示装置である液晶表示装置においては、表示階調デ
ータを表示装置の特性に合わせるために、表示前に更に
γ補正が必要となる。ダイナミックレンジがＣＲＴに比
べて狭い液晶表示装置においては、良好なコントラスト
が得られるようにγ補正が施されるが、このγ補正も液
晶パネルの特性によって異なる。したがって、γ補正が
異なる液晶パネルの間では、階調制御回路を共通化する
ことが困難であった。

【０００８】また、互いにダイナミックレンジの異なる
液晶パネルの間でも、階調制御回路を共通化することが
困難であった。このことを図１５（ａ）および図１５
（ｂ）を用いて説明すると次の通りである。図１５
（ａ）および図１５（ｂ）は、それぞれ互いに異なる特
性を有する液晶パネルの液晶駆動電圧Ｖと輝度Ｔとの関
係を表すグラフであり、図１５（ａ）はダイナミックレ
ンジの狭い液晶パネルに関するもの、図１５（ｂ）はダ
イナミックレンジの広い液晶パネルに関するものであ
る。なお、図１５（ａ）および図１５（ｂ）における１
から８の数字は、階調レベルを示している。

【０００９】階調制御回路における液晶駆動電圧パルス
のパルス幅を図１５（ｂ）に示すＶｏｆｆ−Ｖｏｎ間電
圧Ｖｔ１の広い、つまりＯＮ／ＯＦＦ比の小さい液晶パ
ネルに合わせると、その階調制御回路は図１５（ａ）に
示すＶｏｆｆ−Ｖｏｎ間電圧Ｖｔ２の狭い、つまりＯＮ
／ＯＦＦ比の大きい液晶パネルには使用できないことに
なる。同様に、階調制御回路における液晶駆動電圧パル
スのパルス幅を図１５（ａ）に示すＶｏｆｆ−Ｖｏｎ間
電圧Ｖｔ１の狭い液晶パネルに合わせると、その階調制
御回路は図１５（ｂ）に示すＶｏｆｆ−Ｖｏｎ間電圧Ｖ
ｔ２の広い液晶パネルには使用できないことになる。

【００１０】なお、図１５（ａ）および図１５（ｂ）の
液晶パネルにおける液晶駆動電圧Ｖ−輝度Ｔ特性（Ｖ−
Ｔ特性）においては、ＶｏｆｆおよびＶｏｎ近傍では液
晶駆動電圧の変化に対する輝度の変化量が小さく、それ
らの間の中間領域は変化量が大きいという特性がある。
このため、Ｖｏｆｆ−Ｖｏｎ間電圧Ｖｔ１・Ｖｔ２を等
分割した液晶駆動電圧を用いて階調表示を行うと、Ｖｏ
ｆｆおよびＶｏｎ近傍の階調表示が適切な表示にならな
いという問題もある。

【００１１】これらの問題の解決を図る技術は、例えば
特開平８−９５５３１号公報に開示されている。図１６
は、特開平８−９５５３１号公報に開示されている階調
制御回路１１０の構成を示す回路図である。

【００１２】この階調制御回路１１０では、１水平走査
期間ごとにカウンタをリセットするカウンタリセット信
号ＣＫＮ１がバイナリカウンタ１１２に入力されると、
リセット後の内部基本クロックパルスＣＫ１に基づい
て、バイナリカウンタ１１２がバイナリコードに応じた
タイミングパルスをパラレルにデコード回路１１４に出
力する。また、不揮発性メモリであるＲＡＭ１１６に
は、液晶パネルの特性や画面サイズ等に応じて液晶駆動
電圧パルスのパルス幅を指定するデコード値が、階調制
御用パターンデータ入力端子１１８から入力されて記憶
されている。そして、階調制御選択モードスイッチ１２
０を使ってラッチ回路１２２にＲＡＭ１１６のデコード
値をラッチさせ、デコード回路１１４でバイナリカウン
タ１１２からのタイミングパルスを選択してオア回路１
２４で加算し、階調制御クロックＣＫＣＢを生成する。
この階調制御クロックＣＫＣＢのタイミングに基づいて
液晶駆動電圧パルスのパルス幅が決定される。

【００１３】この階調制御回路１１０を用いると、ＲＡ
Ｍ１１６に記憶されているデコード値を書き換えること
により、液晶パネルの特性や画面サイズ等に応じて液晶
駆動電圧パルスのパルス幅を変更することができる。し
たがって、この階調制御回路１１０を種々の液晶パネル
に適用することができる。

【００１４】ところが、上記階調制御回路１１０では、
ＲＡＭ１１６ヘの多ビットの書き込みと、ＲＡＭ１１６
からの多ビットの読み出しが必要となる。また、階調制
御回路１１０は、多ビットのデコード回路１１４を必要
とするものである。このため、階調制御回路１１０では
消費電力の増大および回路規模の拡大を招来することに
なる。

【００１５】ＰＷＭ制御で設定される階調間をＦＲＣ
（Frame Rate Control）制御で補間する技術も知られて
いる。この場合、さらに、階調表示が潰れてしまうため
に所望のγ特性となる適切な多階調表示ができないとい
う問題が生じる。ここで、ＰＷＭ制御とＦＲＣ制御とを
合わせて多階調表示を行う場合には、ＰＷＭ制御で設定
される互いに隣り合う２つの階調レベルを、表示階調デ
ータに基づいて複数のフレームに振り分けることで補間
を行う。

【００１６】これによると、表示階調データのビット数
より実際に表示できる階調数が少なくなるという問題が
生じる。

【００１７】このことを図１７（ａ）および図１７
（ｂ）を用いて説明すると次の通りである。図１７
（ａ）および図１７（ｂ）は、５ビット（３２階調）の
うち３ビットをＰＷＭ制御、２ビットをＦＲＣ制御する
場合における、階調レベルと各フレームの表示階調との
関係を示す図表であり、図１７（ａ）は２８〜３１階調
が潰れる例、図１７（ｂ）は０〜３階調が潰れる例を示
している。

【００１８】表示階調データ５ビットのうち、３ビット
をＰＷＭ制御、２ビットをＦＲＣ制御する場合、３ビッ
トのＰＷＭ制御で設定される階調レベルは上位３ビット
の０００〜１１１の８階調を表現することができ、残り
下位２ビットによるＦＲＣ制御により上記８階調の間の
階調レベルを補間する。例えば、図１７（ａ）におい
て、ＰＷＭ制御による隣り合う２つの階調レベルである
第４階調（ＰＷＭ（００１））と第８階調（ＰＷＭ（０
１０））との間に位置する第６階調を表現する場合、第
１フレームでＰＷＭ（００１）、第２フレームでＰＷＭ
（０１０）、第３フレームでＰＷＭ（００１）、第４フ
レームでＰＷＭ（０１０）をそれぞれ表示し、ＰＷＭ制
御による第４階調と第８階調との間の階調レベルをＦＲ
Ｃ制御で補間する。

【００１９】本来５ビット処理では、３２階調を表示す
ることが求められるが、ＦＲＣ制御により隣り合う２つ
の階調レベルを用いて補間を行うと２９階調表示とな
り、３階調潰れてしまうことになる。図１７（ａ）では
２８〜３１階調が潰れ、図１７（ｂ）では０〜３階調が
潰れている。

【００２０】本発明は、上記の問題点を鑑みてなされた
ものであり、その目的は、簡素な装置構成により適正な
多階調表示を可能とする階調信号処理装置、駆動電圧パ
ルス制御装置、およびこれらを組み合わせた階調制御装
置、並びにこの階調制御装置と画像表示素子とを備える
画像表示装置を提供することにある。

【００２１】

【課題を解決するための手段】本発明に係る駆動電圧パ
ルス制御装置は、駆動電圧の実効値に応じた階調を表示
可能な画素に印加する駆動電圧パルスのパルス幅を、入
力される階調信号により制御する駆動電圧パルス制御装
置であり、基準パルスに基づいて始点が定められる上記
駆動電圧パルスの終点を、上記階調信号および基本クロ
ックを用いて定めることによりパルス幅を制御する駆動
電圧パルス制御装置であって、上記の課題を解決するた
めに、上記基本クロックのクロックパルス数であって上
記基準パルス以降のクロックパルス数をカウントしつ
つ、カウント値を出力する第１の計数部と、上記第１の
計数部からカウント値が出力されると、そのカウント値
に対応するアドレスに記憶しているデータであって、上
記駆動電圧パルスの終点を定める基準となる終点基準パ
ルスを出力するか否かを示すデータに基づいて、上記終
点基準パルスを出力する記憶部と、上記階調信号に基づ
いて上記記憶部から出力される終点基準パルスの１つを
選択し、選択した終点基準パルスに基づいて上記駆動電
圧パルスの終点を定めるパルス幅決定部とを備えること
を特徴としている。

【００２２】上記の駆動電圧パルス制御装置は、例えば
１水平周期の開始を定める水平同期信号を基準パルスと
して利用し、その基準パルスに基づいて始点が定められ
る（立ち上がる）駆動電圧パルスの終点（立ち下がり）
を階調信号および基本クロックを利用して定めることに
より、駆動電圧パルスのパルス幅を制御する。つまり、
上記の駆動電圧パルス制御装置はＰＷＭ制御を行うため
に用いることができる。基本クロックは、外部から供給
されてもよく、内部に基準クロック生成回路を設けて生
成してもよい。駆動電圧パルスは、画素に印加するため
のものであり、このパルス幅により画素を駆動する駆動
電圧の実効値が定まり、画素ではその実効値に応じた階
調を表示する。

【００２３】ここで、上記の構成では、第１の計数部
が、基本クロックのクロックパルス数をカウントしつ
つ、カウント値を例えばバイナリデータとして出力す
る。つまり、クロックパルスをカウントする度にカウン
ト値を出力する。

【００２４】記憶部は、第１の計数部から出力されたカ
ウント値に対応するアドレスに記憶しているデータに基
づいて終点基準パルスを出力する。つまり、記憶部は、
終点基準パルスを出力するか否かを示すデータを記憶し
ている。終点基準パルスは、駆動電圧パルスの終点を定
める基準となるパルスである。

【００２５】パルス幅決定部は、階調信号に基づいて、
記憶部から出力される終点基準パルスの１つを選択し、
選択した終点基準パルス基づいて上記駆動電圧パルスの
終点を定める。

【００２６】これによると、上記の構成では、１水平周
期に基本クロックのクロックパルスを複数含ませてお
き、記憶部の所定のアドレスに終点基準パルスを出力さ
せるデータを記憶させておくことにより、１水平周期内
の所定のタイミングに終点基準パルスを生成することが
できる。この終点基準パルスを階調信号に基づいて選択
することで、１水平周期内の所定のタイミングで駆動電
圧パルスの終点を定めることができる。

【００２７】したがって、上記の構成では、終点基準パ
ルスを出力させるデータを記憶させておくアドレスを変
更することで、階調信号に対応する実際の階調を調整す
ることができ、これにより画像表示素子のγ値やダイナ
ミックレンジの幅などの特性にあわせて実際の階調を容
易に調整することができる。また、上記の構成は、比較
的簡素な構成で実現できる第１の計数部、記憶部、パル
ス幅決定部により実現できるため、装置構成の簡素化を
図ることができる。

【００２８】その結果、簡素な装置構成により、画像表
示素子の特性にあわせて実際の階調を容易に調整するこ
とができる駆動電圧パルス制御装置を実現することがで
きる。そして、この駆動電圧パルス制御装置を用いて画
像表示を行うことにより、画像表示素子の特性にあわせ
た適正な多階調表示を実現することができる。

【００２９】本発明に係る駆動電圧パルス制御装置は、
上記駆動電圧パルス制御装置において、さらに、上記パ
ルス幅決定部は、上記終点基準パルスのパルス数をカウ
ントしつつ、カウント値を出力する第２の計数部と、上
記第２の計数部からのカウント値と上記階調信号の値と
が一致したときに上記駆動電圧パルスの終点を定める比
較部とを備えることが望ましい。

【００３０】上記の構成では、第２の計数部が、終点基
準パルスのパルス数をカウントしつつ、カウント値を例
えばバイナリデータとして出力する。つまり、終点基準
パルスをカウントする度にカウント値を出力する。

【００３１】比較部は、第２の計数部からのカウント値
と、例えばバイナリデータからなる階調信号の値とが一
致したときに駆動電圧パルスの終点を定める。

【００３２】これによると、比較部を例えば簡素な構成
のコンパレータにより構成できる。したがって、より簡
素な構成でパルス幅決定部を実現できる。

【００３３】本発明に係る駆動電圧パルス制御装置は、
各画素でフレームごとに階調表示可能な画像表示素子に
て画像表示を行うための階調信号を出力する階調信号処
理装置であり、入力される入力階調信号に基づいた階調
信号を出力する階調信号処理装置であって、上記の課題
を解決するために、同一画素について、連続するｎ個
（ｎは３以上の整数）のフレームである第１〜第ｎフレ
ームのそれぞれに、互いに異なるｍ通り（ｍは３以上の
整数）の基準階調の中から選択した基準階調に対応付け
られた階調信号を設定する階調信号設定部を備え、上記
階調信号設定部は、上記入力階調信号に基づいて、上記
第１〜第ｎフレームに上記階調信号を設定することによ
り、隣り合う基準階調の間の階調である補間階調を生成
し、少なくとも１つの補間階調を生成する際に、その補
間階調の両側の基準階調以外の基準階調を用いることを
特徴としている。

【００３４】上記の階調信号処理装置は、同一画素につ
いて、連続する例えば４個の第１〜第４フレームのそれ
ぞれに、互いに異なる例えば８通りの基準階調の中から
選択した基準階調に対応付けられた階調信号を設定す
る。つまり、上記の階調信号処理装置はＦＲＣ制御を行
うために用いることができる。

【００３５】ここで、上記の構成では、階調信号設定部
が、入力階調信号に基づいて第１〜第ｎフレームに階調
信号を設定することにより、隣り合う基準階調の間の補
間階調を生成し、少なくとも１つの補間階調を生成する
際に、その補間階調の両側の基準階調以外の基準階調を
用いる。

【００３６】従来の技術では、隣り合う基準階調の間の
補間階調を生成する際に、その補間階調の両側の基準階
調を用いていた。この場合、発明が解決しようとする課
題の項で述べたように、階調が潰れることがあった。

【００３７】上記の構成では、補間階調の両側の基準階
調以外の基準階調を用いることで、このように階調が潰
れることを避けることができる。その結果、上記の階調
信号処理装置から出力する階調信号で画像表示を行うこ
とにより、適正な多階調表示を実現することができる。

【００３８】本発明に係る駆動電圧パルス制御装置は、
上記階調信号処理装置において、さらに、上記ｎは４で
あり、上記画像表示素子にて画像を表示した際に、同一
時点において各画素で表示しているフレームをずらすた
めのフレーム制御部を備え、上記フレーム制御部は、同
一時点において、第１〜第４フレームが順に回転方向に
配置された２行２列の画素からなる画素群であって、互
いに第１〜第４フレームの配置が異なる４種類の画素群
を形成し、かつ、同一時点において、同一フレームを表
示している画素の配置と、同一種類の画素群の配置とが
相似となるように階調信号の出力を制御することが望ま
しい。

【００３９】ＦＲＣ制御により画像表示を行う場合、一
般には、表示画面において規則的な繰り返しパターンが
目立ったり、表示パターンと同期したフリッカが発生し
たりすることが多い。

【００４０】上記の構成では、フレーム制御部が、同一
時点において、第１〜第４フレームが回転方向に配置さ
れた２行２列の画素からなる画素群であって、互いに第
１〜第４フレームの配置が異なる４種類の画素群を形成
し、かつ、同一フレームを表示している画素の配置と、
同一種類の画素群の配置とが相似となるように階調信号
の出力を制御する。これにより、同一時点において同一
フレームを表示する画素の配置が分散される。したがっ
て、第１〜第４フレームで表示する階調に規則性があっ
たとしても、上記繰り返しパターンやフリッカの発生を
抑え、適正な多階調表示を実現することができる。

【００４１】なお、上記のように階調信号の出力を制御
する方法としては、階調信号をメモリへ出力する際に各
階調信号を記憶するメモリのアドレスを制御する方法が
考えられる。

【００４２】本発明に係る階調制御装置は、上記階調信
号処理装置と、上記駆動電圧パルス制御装置とからな
り、上記階調信号処理装置から出力される階調信号が、
上記駆動電圧パルス制御装置に入力されることを特徴と
している。また、本発明に係る画像表示装置は、上記階
調制御装置と、上記画像表示素子とを備えることを特徴
としている。

【００４３】上記の構成では、上記ＦＲＣ制御を行う階
調信号処理装置からの階調信号を、上記ＰＷＭ制御を行
う駆動電圧パルス制御装置に入力するようになってい
る。これにより、それぞれの装置にて得られる効果を奏
しつつ、適正な多階調表示を実現することができる。

【００４４】

【発明の実施の形態】本発明の実施の一形態について図
１から図１４に基づいて説明すれば、以下の通りであ
る。

【００４５】一般にガンマ（γ）値は、画像処理技術に
おいて、特に写真技術から発生したことは公知であり、
表示部各部の輝度、およびそれに対応した表示体（原画
等）の輝度の関係を両対数で示したグラフの傾きとして
定義され、上記各輝度を比較する際に用いられる。

【００４６】γ補正技術は、もともとＣＲＴ（Cathode
Ray Tube）における輝度特性の向上を図るためのもので
あり、普通はγ値が１より大きければコントラストが強
く、表示体（原画等）が見にくく表示部に映ることにな
る。

【００４７】図１は、本実施形態に係る液晶表示装置１
５（画像表示装置）の構成を示すブロック図である。液
晶表示装置１５は、６４Ｋ色（１６ビットカラー（６
５，５３６色）：Ｒ（赤ｋ）５ビット，Ｇ（緑）６ビッ
ト，Ｂ（青）５ビット）をＰＷＭ制御およびＦＲＣ制御
で表示するものである。

【００４８】液晶表示装置１５には、６４Ｋ色カラーの
表示階調データがホスト１から転送され、入力される。
入力された表示階調データは、コントローラ２（ＦＲＣ
制御部）中のコントローラメモリ５にて一端保持され
る。コントローラメモリ５から読み出された表示階調デ
ータは、その階調レベルに応じてＦＲＣテーブル６で４
フレームのＦＲＣデータに変換される。変換されたＦＲ
Ｃデータは、ドライバ３（液晶駆動部）中のドライバメ
モリ７にて一端保持される。なお、ドライバメモリ７へ
のＦＲＣデータの書き込みは、コントローラ２のメモリ
コントローラ１２により制御される。ドライバメモリ７
から読み出されたＦＲＣデータは、パルス幅制御部８に
入力される。パルス幅制御部８は、クロック選択部１０
およびパルス幅決定部１１を備えており、入力されたＦ
ＲＣデータに基づいてＰＷＭ制御のためのＰＷＭ信号を
生成し、そのＰＷＭ信号を駆動電圧生成部９に送る。駆
動電圧生成部９は、ＰＷＭ信号に基づいて液晶駆動電圧
を生成し、液晶パネル４に送る。

【００４９】この液晶パネル４は４フレームのＦＲＣ制
御および各フレームでのＰＷＭ制御により駆動され、６
４Ｋ色カラーを表示する。なお、コントローラメモリ
５、ＦＲＣテーブル６、およびメモリコントローラ１２
を備えるコントローラ２と、ドライバメモリ７、パルス
幅制御部８、および駆動電圧生成部９を備えるドライバ
３により階調制御装置が構成される。

【００５０】なお、ドライバ３にドライバメモリ７を備
えることにより、コントローラ２からのデータを切り離
す、すなわち、コントローラ部を停止させて、ドライバ
メモリ７のデータにより静止画等の画像表示を行うこと
ができる。これにより、コントローラ２による消費電力
を低減することができる。

【００５１】表示階調データは、５ビット（３２階調）
のＲデータ（赤色表示階調データ）、６ビット（６４階
調）のＧデータ（緑色表示階調データ）、５ビット（３
２階調）のＢデータ（青色表示階調データ）により構成
されるデータである。これは、一般にパーソナルコンピ
ュータから出力される１６ビットカラーの表示階調デー
タであり、ＲデータおよびＢデータが５ビット、Ｇデー
タが６ビットとなっているのはＧが他に比べて視認性が
高いためである。

【００５２】液晶表示装置１５では、４フレームを利用
するＦＲＣ制御により表示階調データにおけるＲデー
タ、Ｇデータ、Ｂデータのそれぞれ２ビット分、３ビッ
ト分、３ビット分を表現し、ＰＷＭ制御によりそれぞれ
残りの３ビット分、３ビット分、２ビット分を表現す
る。

【００５３】なお、図１７に示した方法では、４フレー
ムを利用するＦＲＣ制御により表示階調データの２ビッ
ト分しか表現できない。しかし、液晶表示装置１５で
は、ＦＲＣ制御を行うための４フレームにおいて、ＰＷ
Ｍ制御により表現される階調レベル（以下「ＰＷＭ階調
レベル」という。）のうち、互いに隣り合うＰＷＭ階調
レベルのみならず全ＰＷＭ階調レベルから選択したＰＷ
Ｍ階調レベルを組み合わせることにより、４フレームを
利用するＦＲＣ制御により表示階調データの３ビット分
を表現できるようになっている。この点に関しては、後
に図１２から図１４に基づいてさらに説明する。

【００５４】また、ＰＷＭ制御によりＲデータ、Ｇデー
タ、Ｂデータのそれぞれ３ビット分、３ビット分、２ビ
ット分を表現するのは、２５６色表示対応の駆動電圧生
成部９を利用できるようにするためである。２５６色表
示には通常３ビットのＲデータ、３ビットのＧデータ、
２ビットのＢデータが用いられる。つまり、液晶表示装
置１５では、コントローラ２およびパルス幅制御部８を
用いることにより２５６色表示対応の駆動電圧生成部９
の表示可能色数を拡張している。

【００５５】なお、上記のビット数は一例であり、本発
明はこれに限定されるものではなく、種々の変更が可能
である。

【００５６】図２から図４は、それぞれＦＲＣテーブル
６におけるＲデータ用のＲテーブル（Ｒ変換テーブ
ル）、Ｇデータ用のＧテーブル（Ｇ変換テーブル）、Ｂ
データ用のＢテーブル（Ｂ変換テーブル）の構造を概念
的に示した概念図である。なお、図２から図４における
アドレスおよび記憶領域の１ますは、０または１の値、
つまり１ビットのバイナリデータに相当している。

【００５７】図２から図４に示すように、コントローラ
メモリ５から読み出された５ビットのＲデータＲＤ０〜
ＲＤ４、６ビットのＧデータＧＤ０〜ＧＤ５、５ビット
のＢデータＢＤ０〜ＢＤ４は、ＦＲＣテーブル６に入力
されることによりＦＲＣテーブル６のアドレスを指定す
る。ＦＲＣテーブル６の記憶領域には、表示階調データ
により指定されたアドレスに、その表示階調データに対
応付けられたＦＲＣデータが予め記憶されている。そし
て、表示階調データによりアドレスが指定されると、Ｆ
ＲＣテーブル６は、記憶領域におけるそのアドレスに記
憶されているＦＲＣデータを例えば第４フレームのデー
タから順に出力する。これにより、１フレーム分のＲデ
ータ、Ｇデータ、Ｂデータが、それぞれ４フレーム分の
ＦＲＣデータであって、各フレームあたり３ビット、３
ビット、２ビットのＦＲＣデータに変換され、ドライバ
メモリ７に展開される。

【００５８】図５は、上記のようにしてＦＲＣテーブル
６からドライバメモリ７へ出力されるＦＲＣデータの流
れを概念的に示した概念図である。図５中の矢印にて示
すように、各色において第４フレームのデータから順に
ドライバメモリ７へ送られる。なお、ここでは第４フレ
ームのデータから順にドライバメモリ７へ送られるもの
としているが、他の順序で送られてもよい。

【００５９】ドライバメモリ７には、ＦＲＣテーブル６
から送られてきたＦＲＣデータがメモリコントローラ１
２の制御により所定のアドレスに書き込まれる。ここで
メモリコントローラ１２は、ＦＲＣデータに対応して、
そのＦＲＣデータが液晶パネル４上における何れのライ
ンの何番目の画素に対応するデータであるか、また、そ
の画素の何フレーム目のデータであるかを指定するデー
タをドライバメモリ７に送る。ドライバメモリ７では、
そのデータおよび図示しないフレームカウンタ、ライン
カウンタ、ドットカウンタの出力に基づいて所定のアド
レスにＦＲＣデータを記憶する。このとき、液晶パネル
４での表示に関する次の点を考慮して、ドライバメモリ
７へのＦＲＣデータの書き込みが行われる。

【００６０】液晶パネル４での表示を考えると、液晶パ
ネル４に同時に表示されるＦＲＣ制御による同一フレー
ムが、液晶パネル４において極力均一に分散するように
することが望ましい。ここで、同一フレームとは、第１
フレーム同士、第２フレーム同士、第３フレーム同士、
第４フレーム同士をいう。一般に、ＦＲＣ制御では、点
滅マトリックスが少ないと、表示画面において規則的な
繰り返しパターンが目立ったり、表示パターンと同期し
たフリッカが発生したりする。本実施形態では、各画素
で第１〜第４フレームを順次表示するが、この場合で
も、第１〜第４フレームで何らかの規則性（例えば、
（第ｊフレームの階調）≦（第ｊ＋１フレームの階
調）、あるいは（第ｊフレームの階調）≧（第ｊ＋１フ
レームの階調）（ｊ＝１，２，３）といった規則性）が
あると、上記と同様に表示画面において規則的な繰り返
しパターンが目立ったり、表示パターンと同期したフリ
ッカが発生したりし得る。上記のように同時に表示され
るフレームを分散させることで、これを抑制することが
できる。

【００６１】図６（ａ）から図６（ｃ）は、同時に表示
されるフレームを分散させる方法を説明するための説明
図である。なお、図６（ａ）または図６（ｂ）におい
て、数字を記したますは１つの画素を表しており、その
数字は開始フレームを表している。同時に表示されるフ
レームを分散させるためには、画素間で開始フレームを
ずらして分散させればよい。開始フレームを分散させる
には、例えば図６（ａ）に示すように開始フレームを設
定すればよい。なお、何れの画素においても、開始フレ
ームは異なるものの、フレームの表示順序は、…第１フ
レーム→第２フレーム→第３フレーム→第４フレーム→
第１フレーム…の順であるものとする。

【００６２】図６（ａ）のパターンは、次のような関係
を有している。２行２列の画素群を考えると、図６
（ｂ）に示すように、第１〜第４フレームを順に回転方
向に配置させた画素群を考えることができる。この画素
群において、その画素群内の第１〜第４フレームの配置
が同一となる画素群を同一種類の画素群とすると、４種
類の画素群Ａ〜Ｄが考えられる。ここで、図６（ａ）に
おいて「１」と表示した画素の配置と、図６（ｃ）にお
いて「Ａ」と表示した画素群の配置とを比べると、これ
らが互いに相似となっている。同様に、「２」と表示し
た画素と「Ｂ」と表示した画素群、「３」と表示した画
素と「Ｃ」と表示した画素群、「４」と表示した画素と
「Ｄ」と表示した画素群も同様の関係となっている。つ
まり、図６（ａ）の画素を縦横それぞれ２倍に拡大し、
「１」、「２」、「３」、「４」をそれぞれ「Ａ」、
「Ｂ」、「Ｃ」、「Ｄ」とすることにより図６（ｃ）が
得られる。このように開始フレームを設定することによ
り、同時に表示されるフレームを分散させることができ
る。

【００６３】このように、液晶パネル４にて画像を表示
した際に、同一時点において各画素で表示しているフレ
ームをずらすためのメモリコントローラ１２（フレーム
制御部）を備えることが望ましい。このメモリコントロ
ーラ１２は、同一時点において、第１〜第４フレームが
順に回転方向に配置された２行２列の画素からなる画素
群であって、互いに第１〜第４フレームの配置が異なる
４種類の画素群Ａ〜Ｄを形成し、かつ、同一時点におい
て、同一フレームを表示している画素の配置と、同一種
類の画素群の配置とが相似となるようにＦＲＣデータの
出力を制御する。なお、ＦＲＣデータの出力を制御する
ためには、上述したようにＦＲＣデータをドライバメモ
リ７へ出力する際に各ＦＲＣデータを記憶するドライバ
メモリ７のアドレスを指定するようにすればよい。

【００６４】ドライバメモリ７から読み出されたＦＲＣ
データは、パルス幅制御部８のパルス幅決定部１１へ送
られる。次に、パルス幅制御部８の構成について説明す
る。なお、以下では特に断らない限り３ビットのＦＲＣ
データ（ＲまたはＧのＦＲＣデータ）を想定して説明す
る。

【００６５】図７は、パルス幅制御部８の内部構成を示
すブロック図である。パルス幅制御部８は、クロック選
択部１０およびパルス幅決定部１１を備えている。クロ
ック選択部１０は、５ビットカウンタ２０、およびＧＣ
Ｋ１ビットメモリ２２で構成されており、パルス幅決定
部１１は３ビットカウンタ２４、およびコンパレータ２
６で構成されている。なお、２ビットのＦＲＣデータ
（ＢのＦＲＣデータ）に関しては、３ビットカウンタ２
４の代わりに２ビットカウンタが用いられる。

【００６６】パルス幅制御部８はＰＷＭ信号を生成し、
生成されたＰＷＭ信号は駆動電圧生成部９に送られる。
この動作について図７を参照しつつ、図８および図９に
基づいて説明する。

【００６７】図８は各信号の関係を示すタイミングチャ
ートである。ここで、ＬＰは、１水平走査期間の開始を
示すパルスからなる水平同期信号である。図９は、ＧＣ
Ｋ１ビットメモリ２２のアドレスＰ０〜Ｐ４とそのアド
レスに記憶されているデータＧＣＫとの関係を示す図表
である。

【００６８】図８に示すように、ＧＣＫ３２は、１水平
走査期間内でほぼ等間隔の３０個のパルスからなる基準
クロック（基準階調クロック）である。基準クロックＧ
ＣＫ３２は、外部から供給されてもよく、内部に基準ク
ロック生成回路を設けて生成してもよい。ＧＣＫは、ク
ロック選択部１０により基準クロックＧＣＫ３２の中か
ら選択された（Ｎ−２）個のパルスからなる階調制御ク
ロックＧＣＫである。ここで、ＮはＰＷＭ制御により表
示すべき階調数である。

【００６９】基準クロックＧＣＫ３２は、もともとＰＷ
Ｍ制御で３２階調を表示するために用いることができる
信号であり、この場合、水平同期信号ＬＰの立ち下がり
から第ｎ番目のパルスの立ち下がりまでの期間、液晶に
駆動電圧を印加することにより第ｎ階調を表示できる。
つまり、第ｎ番目のパルスは第ｎ階調に対応している。

【００７０】なお、基準クロックＧＣＫ３２のパルス個
数が階調数３２より２個少ないのは、第０階調および第
３２階調に対応するパルスが必要ないからである。第０
階調の表示は１水平走査期間全体において駆動電圧を印
加しないことにより実現でき、第３２階調の表示は１水
平走査期間全体において駆動電圧を印加することにより
実現できる。つまり、第０階調および第３２階調は、水
平同期信号ＬＰを基準にして表示可能である。

【００７１】クロック選択部１０では、３ビットのＦＲ
ＣデータによりＰＷＭ制御で８階調を表示するため、基
準クロックＧＣＫ３２の３０個のパルスの中から（Ｎ−
２）＝８−２＝６個のパルスを階調制御クロックＧＣＫ
のパルスとして選択する。なお、２ビットのＦＲＣデー
タによりＰＷＭ制御で４階調を表示するため、基準クロ
ックＧＣＫ３２の３０個のパルスの中から（Ｎ−２）＝
４−２＝２個のパルスを階調制御クロックＧＣＫのパル
スとして選択する。この選択を５ビットカウンタ２０お
よびＧＣＫ１ビットメモリ２２が行う。ここで選択され
たパルスに対応する階調レベルはＰＷＭ階調レベルとな
る。

【００７２】５ビットカウンタ２０には基準クロックＧ
ＣＫ３２が入力される。５ビットカウンタ２０は、基準
クロックＧＣＫ３２の各パルスをカウントし、パルスが
入力される度にそのパルスが１水平走査期間内の何番目
のパルスであるかを５ビットのバイナリデータとしてＧ
ＣＫ１ビットメモリ２２に出力する。

【００７３】ＧＣＫ１ビットメモリ２２は、図９に示す
ように、５ビットのアドレスＰ０〜Ｐ４を有し、各アド
レスに１ビットのデータＧＣＫＤを記憶している。ＧＣ
Ｋ１ビットメモリ２２は、５ビットカウンタ２０から入
力される５ビットのバイナリデータをアドレスとして、
そのアドレスに記憶している１ビットのデータＧＣＫＤ
を３ビットカウンタ２４に出力する。

【００７４】データＧＣＫＤは、「０」または「１」の
値であり、「１」のときハイ（Ｈ）となり「０」のとき
ロウ（Ｌ）となるパルスとして出力される。この出力が
階調制御クロックＧＣＫとなる。したがって、データＧ
ＣＫＤの値が「１」であるアドレスに対応する基準クロ
ックＧＣＫ３２のパルスが、階調制御クロックＧＣＫの
パルスとして選択されることになる。つまり、基準クロ
ックＧＣＫ３２の第ｎ番目のパルスを階調制御クロック
ＧＣＫのパルスとして選択する場合には、ＧＣＫ１ビッ
トメモリ２２において、数値ｎに対応する５ビットのバ
イナリデータのアドレスに「１」を記憶させておけばよ
い。

【００７５】３ビットのＦＲＣデータに対応するＧＣＫ
１ビットメモリ２２には、６個のアドレスに「１」が記
憶されることになる。なお、２ビットのＦＲＣデータに
対応するＧＣＫ１ビットメモリ２２には、２個のアドレ
スに「１」が記憶されることになる。

【００７６】なお、図９には、３２階調表示の場合の階
調レベル、およびＰＷＭ制御による８階調表示の場合の
階調レベルを付記している。図９の場合、３２階調表示
における第０、第３、第８、第１２、第１４、第２１、
第２７、第３１階調が、それぞれＰＷＭ制御による８階
調表示の場合の第０、第１、第２、第３、第４、第５、
第６、第７階調に対応している。データＧＣＫＤの値を
書き換えて、「１」の値を記憶するアドレスを変更する
ことにより、ＰＷＭ制御に用いる８階調分の各階調レベ
ルと対応する３２階調表示の階調レベルを変更すること
ができる。

【００７７】３ビットカウンタ２４には、ＧＣＫ１ビッ
トメモリ２２から出力される階調制御クロックＧＣＫが
入力される。３ビットカウンタ２４は、階調制御クロッ
クＧＣＫのパルスが入力される度に、１水平走査期間内
で入力されたパルスの数を３ビットのバイナリデータと
してコンパレータであるパルス幅決定部１１に出力す
る。

【００７８】パルス幅決定部１１には、３ビットカウン
タ２４から出力される３ビットのバイナリデータ、ドラ
イバメモリ７（図１参照）から読み出されるＦＲＣデー
タ、および図示しない水平同期信号生成部により生成さ
れる水平同期信号ＬＰが入力される。パルス幅決定部１
１は、その出力信号であるＰＷＭ信号を、水平同期信号
ＬＰの立ち下がりの検知によりハイ（Ｈ）に設定し、入
力される３ビットカウンタ２４からの３ビットのバイナ
リデータの値とＦＲＣテーブル６からのＦＲＣデータの
値とが一致するタイミングでロウ（Ｌ）に設定する。な
お、ＦＲＣデータが「０００」の場合は１水平走査期間
Ｌであり、「１１１」の場合は１水平走査期間Ｈであ
る。つまり、ＰＷＭ信号は図８の最下段のようになる。
ここで、Ｄ０〜Ｄ２はそれぞれＦＲＣデータの第１〜第
３ビットを示している。

【００７９】駆動電圧生成部９には、上記のようなＰＷ
Ｍ信号が入力される。駆動電圧生成部９は、ＰＷＭ信号
がハイ（Ｈ）の期間に相当する期間、予め定められた液
晶駆動電圧を液晶パネル４に出力する。これにより、液
晶パネル４ではＰＷＭ制御による表示が実現される。し
たがって、駆動電圧生成部９が出力する液晶駆動電圧パ
ルスは、図８のＰＷＭ信号と同様の波形となる。

【００８０】このように、パルス幅制御部８（駆動電圧
パルス制御装置）は、液晶駆動電圧の実効値に応じた階
調を表示可能な画素に印加する液晶駆動電圧パルスのパ
ルス幅を、入力される階調信号（ＦＲＣデータ）により
制御するものであって、水平同期信号ＬＰ（基準パル
ス）に基づいて始点が定められる液晶駆動電圧パルスの
終点を、ＦＲＣデータおよび基準クロックＧＣＫ３２
（基本クロック）を用いて定めることによりパルス幅を
制御するものである。

【００８１】パルス幅制御部８は、５ビットカウンタ２
０（第１の計数部）、ＧＣＫ１ビットメモリ２２（記憶
部）、およびパルス幅決定部１１を備えている。５ビッ
トカウンタ２０は、基準クロックＧＣＫ３２のクロック
パルス数であって水平同期信号ＬＰ以降のクロックパル
ス数をカウントしつつ、カウント値を出力する。ＧＣＫ
１ビットメモリ２２は、５ビットカウンタ２０からカウ
ント値が出力されると、そのカウント値に対応するアド
レスに記憶しているデータであって、液晶駆動電圧パル
スの終点を定める基準となる階調制御クロックＧＣＫ
（終点基準パルス）を出力するか否かを示すデータＧＣ
ＫＤに基づいて、階調制御クロックＧＣＫを出力する。
パルス幅決定部１１は、ＦＲＣデータに基づいてＧＣＫ
１ビットメモリ２２から出力される階調制御クロックＧ
ＣＫの１つを選択し、選択した階調制御クロックＧＣＫ
に基づいて液晶駆動電圧パルスの終点を定める。

【００８２】これによると、ＧＣＫ１ビットメモリ２２
の所定のアドレスに階調制御クロックＧＣＫを出力させ
るデータＧＣＫＤを記憶させておくことにより、１水平
周期内の所定のタイミングに階調制御クロックＧＣＫを
生成することができる。この階調制御クロックＧＣＫを
ＦＲＣデータに基づいて選択することで、１水平周期内
の所定のタイミングで液晶駆動電圧パルスの終点を定め
ることができる。

【００８３】したがって、パルス幅制御部８では、ＧＣ
Ｋ１ビットメモリ２２においてデータＧＣＫＤを記憶さ
せておくアドレスを変更することで、ＦＲＣデータに対
応する実際の階調を調整することができ、これにより液
晶パネル４のγ値やダイナミックレンジの幅、画面サイ
ズなどの特性にあわせて実際の階調を容易に調整するこ
とができる。また、パルス幅制御部８は、比較的簡素な
構成で実現できる５ビットカウンタ２０、ＧＣＫ１ビッ
トメモリ２２、パルス幅決定部１１により実現できるた
め、装置構成の簡素化を図ることができる。

【００８４】その結果、簡素な装置構成により、液晶パ
ネル４の特性にあわせて実際の階調を容易に調整するこ
とができるパルス幅制御部８を実現することができる。
そして、このパルス幅制御部８を用いて画像表示を行う
ことにより、液晶パネル４の特性にあわせた適正な多階
調表示を実現することができる。

【００８５】なお、パルス幅決定部１１は、階調制御ク
ロックＧＣＫのパルス数をカウントしつつ、カウント値
を出力する３ビットカウンタ２４と、３ビットカウンタ
２４からのカウント値とＦＲＣデータの値とが一致した
ときに液晶駆動電圧パルスの終点を定めるコンパレータ
２６（比較部）とで構成されることが望ましい。これに
より、より簡素な構成でパルス幅決定部１１を実現でき
る。

【００８６】ここで、コントローラ２に入力される表示
階調データ、ドライバメモリ７から出力されるＦＲＣデ
ータ、第１〜第４フレームの階調レベルの平均値（平均
階調レベル）の具体例を、各色ごとに図１２から図１４
に示す。なお、平均階調レベルは、第１〜第４フレーム
における液晶駆動電圧の実効値と相関があり、したがっ
て液晶パネル４で表示される階調とも相関があることに
なる。つまり、平均階調レベルが異なれば、液晶パネル
４にて表示される階調（輝度）も異なることになる。

【００８７】図１２から図１４は、それぞれＲ、Ｇ、Ｂ
に関して、表示階調データ、ＦＲＣデータ、平均階調レ
ベルの関係を示す図表である。なお、各図の（ａ）では
ＦＲＣデータを階調レベルに置き換えて示しており、
（ａ）のＦＲＣデータの階調レベルと実際のＦＲＣデー
タ（バイナリデータ）との関係は（ｂ）に示す。

【００８８】ここでは、ＲのＰＷＭ階調レベルとして第
０、第１、第４、第８、第１６、第２６、第２９、第３
１階調の８種類の階調レベルを利用し、ＧのＰＷＭ階調
レベルとして第０、第３、第６、第１０、第１５、第２
５、第２８、第３１階調の８種類の階調レベルを利用
し、ＢのＰＷＭ階調レベルとして第０、第９、第２４、
第３１の４種類の階調レベルを利用している。利用する
階調レベルは、上述したようにＧＣＫ１ビットメモリ２
２のデータＧＣＫＤにより設定することができる。

【００８９】従来、ＦＲＣ制御とＰＷＭ制御とを組み合
わせて階調表示を行う場合、図１５に示したように第１
〜第４フレームにおいて２種類のＰＷＭ階調レベルを組
み合わせていた。液晶表示装置１５では、図１２から図
１４に示すように８種類または４種類のＰＷＭ階調レベ
ルの中から選択したＰＷＭ階調レベルを第１〜第４フレ
ームに割り当てている。したがって、第１〜第４フレー
ムに最大４種類のＰＷＭ階調レベルを割り当てる場合も
ある。これにより、従来のように複数の階調レベルが同
一になる、つまり階調が潰れることを回避することが可
能となった。

【００９０】このように、コントローラ２（階調信号処
理装置）は、各画素でフレームごとに階調表示可能な液
晶パネル４（画像表示素子）にて画像表示を行うための
階調信号を出力するものであって、入力される表示階調
データ（入力階調信号）に基づいた階調信号（ＦＲＣデ
ータ）を出力するものである。

【００９１】コントローラ２は、ＦＲＣテーブル６（階
調信号設定部）を備えている。ＦＲＣテーブル６は、同
一画素について、連続するｎ個（ｎは３以上の整数。本
実施形態ではｎ＝４。）のフレームである第１〜第ｎフ
レームのそれぞれに、互いに異なるｍ通り（ｍは３以上
の整数。本実施形態ではｍ＝８または４。）のＰＷＭ階
調レベル（基準階調）の中から選択したＰＷＭ階調レベ
ルに対応付けられたＦＲＣデータを設定する。また、Ｆ
ＲＣテーブル６は、表示階調データに基づいて、第１〜
第ｎフレームにＦＲＣデータを設定することにより、隣
り合うＰＷＭ階調レベルの間の階調である補間階調レベ
ル（補間階調）を生成するが、少なくとも１つの補間階
調レベルを生成する際に、その補間階調レベルの両側の
ＰＷＭ階調レベル以外のＰＷＭ階調レベルを用いる。

【００９２】このＦＲＣテーブル６では、補間階調レベ
ルを生成する際に、補間階調レベルの両側のＰＷＭ階調
レベル以外のＰＷＭ階調レベルを用いることで、従来の
ように階調が潰れることを避けることができる。その結
果、ＦＲＣテーブル６から出力するＦＲＣデータで画像
表示を行うことにより、適正な多階調表示を実現するこ
とができる。

【００９３】以上のように、パルス幅制御部８は、１水
平走査期間内の必要な位置にパルスを発生させるＧＣＫ
１ビットメモリ２２、ＧＣＫ１ビットメモリ２２に位置
情報を与えるためのアドレスを発生させる５ビットカウ
ンタ２０、ＧＣＫ１ビットメモリ２２から発生するパル
スにより１水平走査期間を分割する３ビットカウンタ２
４、および３ビットカウンタ２４から出力される３ビッ
トのバイナリデータとＦＲＣテーブル６から入力される
３ビットのＦＲＣデータとの一致不一致を判別するコン
パレータ２６を備えている。そして、これらによりＦＲ
Ｃデータに応じたパルス幅を有するＰＷＭ信号が駆動電
圧生成部９に出力される。

【００９４】このような液晶表示装置１５を用いて液晶
パネル４にて階調表示を行った場合の、液晶表示装置１
５に入力される表示階調データの階調レベルと、液晶に
印加される液晶駆動電圧の実効値および表示される輝度
との関係をそれぞれ図１０および図１１に示す。図１０
および図１１では、γ≒５の場合と、γ≒２の場合とを
示している。なお、図１０の液晶駆動電圧値は規格化さ
れている。ＧＣＫ１ビットメモリ２２にて記憶している
データＧＣＫの値が図９の場合ではγ≒５となった。こ
れをγ≒２に変更（γ特性を変更）するには、ＧＣＫ１
ビットメモリ２２にて記憶しているデータＧＣＫの値を
書き換えればよい。具体的には、図９においてデータＧ
ＣＫＤとして記憶されている値「１」の位置（アドレ
ス）を変更すればよい。

【００９５】ここで、基準階調制御クロックＧＣＫ３２
は、階調制御クロックＧＣＫの基準となるものである。
したがって、基準階調制御クロックＧＣＫ３２のパルス
数が多いほど、より細かい設定が可能である。つまり、
基準階調制御クロックＧＣＫ３２のパルス数は３０に限
られるものではなく、（Ｎ−２）以上であればよい。パ
ルス数を増やす際には、５ビットカウンタ２０をさらに
多カウント可能なものに変更すればよい。

【００９６】特開平８−９５５３１号公報に開示の技術
のように、１水平走査期間内にそれぞれ必要なパルスの
位置を１水平走査期間内の基本クロックでカウントし、
加算することにより階調制御クロック信号ＧＣＫを得る
方法は、メモリヘ多ビットの書込みとメモリからの多ビ
ットの読出しが必要であり、またそれぞれのパルスの位
置を得るために多ビットのデコーダを必要とするもので
ある。したがって、回路規模の拡大と多くの電流を消費
することになる。本発明は、１水平走査期間内を分割し
た位置をアドレスとし、ＧＣＫ１ビットメモリ２２中の
アドレスに「１」か「０」を書き込み、読み出されるこ
とにより、階調制御クロックＧＣＫを生成するものであ
り、複雑な多ビットのデコーダを必要としない構成であ
る。

【００９７】以上のように、液晶表示装置１５は、液晶
パネル４を使って多階調表示を行うためのものであり、
階調数に応じて、液晶駆動電圧パルスのパルス幅を制御
する方式（ＰＷＭ方式）と、複数フレームを１単位と
し、各フレームごとの平均輝度で中間調を表現するフレ
ーム間引き方式（ＦＲＣ方式）の組み合わせで多階調表
示を行う方式をとっている。そして、液晶パネル４の特
性に応じて、γ補正カーブ等を変化させ液晶パネル４の
特性に合わせた最適なγ補正等を行う。

【００９８】液晶パネル４において、ＰＷＭ方式とＦＲ
Ｃ方式を組み合わせる際、ＰＷＭ方式で設定される階調
レベル間のＦＲＣ方式による補間は、ＰＷＭ方式で設定
される全てのＰＷＭ階調レベルのうち、任意の組み合わ
せのＰＷＭ階調レベルで制御することにより、表示階調
データのビット数分の階調数を得ることが可能となると
ともに、所望のγ特性を得ることが可能となる。

【００９９】パルス幅制御部８は、階調信号（ＦＲＣデ
ータ）の階調数に応じて、駆動電圧パルスのパルス幅を
制御する方式（ＰＷＭ方式）において、必要な階調数Ｎ
に対し１水平走査期間を（Ｎ−２）個以上のパルス（基
準クロックＧＣＫ３２のクロックパルス）で分割し、所
望のγ特性に応じ、（Ｎ−２）個以上のパルスから必要
な（Ｎ−２）個のパルス（階調制御クロックＧＣＫのク
ロックパルス）を抜き出し１水平走査期間を分割して液
晶パネル４を駆動する。

【０１００】このパルス幅制御部８では、ＰＷＭ制御す
る階調制御クロックＧＣＫの出カタイミングを、液晶パ
ネル４の特性に合わせて設定することができる。したが
って、階調制御クロックＧＣＫを等間隔でなく、液晶パ
ネル４の特性にあわせ設定することで、適切な多階調表
示を得ることが可能となる。

【０１０１】コントローラ２は、複数フレームを１単位
とし、各フレームに液晶パネル４に印加される液晶駆動
電圧として、上記パルス幅制御部８によるＰＷＭ方式で
制御される液晶駆動電圧を出力するように階調信号を変
換する（フレームレイトコントロール方式（ＦＲＣ方
式））。そして、ＰＷＭ方式で制御される２つの階調間
をＦＲＣ方式で補間する際、ＰＷＭ方式で制御される任
意の階調を組み合わせることで補間する。

【０１０２】このコントローラ２では、ＰＷＭ制御で設
定されるＰＷＭ階調レベル間をＦＲＣ制御で補間する
際、ＰＷＭ制御で設定される２つの隣り合うＰＷＭ階調
レベル間のみでＦＲＣ制御するのではなく、ＰＷＭ制御
で設定される全てのＰＷＭ階調レベルの任意のＰＷＭ階
調レベルの組み合わせにより、表示階調データのビット
数と同じ階調数を得ることを可能とする。

【０１０３】

【発明の効果】以上のように、本発明に係る駆動電圧パ
ルス制御装置は、基本クロックのクロックパルス数をカ
ウントしつつ、カウント値を出力する第１の計数部と、
第１の計数部からカウント値が出力されると、そのカウ
ント値に対応するアドレスに記憶しているデータに基づ
いて、終点基準パルスを出力する記憶部と、階調信号に
基づいて記憶部から出力される終点基準パルスの１つを
選択し、選択した終点基準パルスに基づいて駆動電圧パ
ルスの終点を定めるパルス幅決定部とを備える構成であ
る。

【０１０４】上記の構成では、１水平周期に基本クロッ
クのクロックパルスを複数含ませておき、記憶部の所定
のアドレスに終点基準パルスを出力させるデータを記憶
させておくことにより、１水平周期内の所定のタイミン
グに終点基準パルスを生成することができる。この終点
基準パルスを階調信号に基づいて選択することで、１水
平周期内の所定のタイミングで駆動電圧パルスの終点を
定めることができる。

【０１０５】したがって、上記の構成では、終点基準パ
ルスを出力させるデータを記憶させておくアドレスを変
更することで、階調信号に対応する実際の階調を調整す
ることができ、これにより画像表示素子のγ値やダイナ
ミックレンジの幅などの特性にあわせて実際の階調を容
易に調整することができる。また、上記の構成は、比較
的簡素な構成で実現できる第１の計数部、記憶部、パル
ス幅決定部により実現できるため、装置構成の簡素化を
図ることができる。

【０１０６】その結果、簡素な装置構成により、画像表
示素子の特性にあわせて実際の階調を容易に調整するこ
とができる駆動電圧パルス制御装置を実現することがで
きる。そして、この駆動電圧パルス制御装置を用いて画
像表示を行うことにより、画像表示素子の特性にあわせ
た適正な多階調表示を実現することができる。

【０１０７】本発明に係る駆動電圧パルス制御装置は、
上記駆動電圧パルス制御装置において、さらに、パルス
幅決定部は、終点基準パルスのパルス数をカウントしつ
つ、カウント値を出力する第２の計数部と、第２の計数
部からのカウント値と階調信号の値とが一致したときに
駆動電圧パルスの終点を定める比較部とを備えることが
望ましい。

【０１０８】上記の構成では、比較部を例えば簡素な構
成のコンパレータにより構成できる。したがって、より
簡素な構成でパルス幅決定部を実現できる。

【０１０９】本発明に係る駆動電圧パルス制御装置は、
同一画素について、連続する第１〜第ｎフレームのそれ
ぞれに、互いに異なるｍ通りの基準階調の中から選択し
た基準階調に対応付けられた階調信号を設定する階調信
号設定部を備え、階調信号設定部は、入力階調信号に基
づいて、第１〜第ｎフレームに階調信号を設定すること
により、隣り合う基準階調の間の階調である補間階調を
生成し、少なくとも１つの補間階調を生成する際に、そ
の補間階調の両側の基準階調以外の基準階調を用いる構
成である。

【０１１０】従来の技術では、隣り合う基準階調の間の
補間階調を生成する際に、その補間階調の両側の基準階
調を用いていた。この場合、発明が解決しようとする課
題の項で述べたように、階調が潰れることがあった。

【０１１１】上記の構成では、補間階調の両側の基準階
調以外の基準階調を用いることで、このように階調が潰
れることを避けることができる。その結果、上記の階調
信号処理装置から出力する階調信号で画像表示を行うこ
とにより、適正な多階調表示を実現することができる。

【０１１２】本発明に係る駆動電圧パルス制御装置は、
上記階調信号処理装置において、さらに、ｎは４であ
り、画像表示素子にて画像を表示した際に、同一時点に
おいて各画素で表示しているフレームをずらすためのフ
レーム制御部を備え、フレーム制御部は、同一時点にお
いて、第１〜第４フレームが順に回転方向に配置された
２行２列の画素からなる画素群であって、互いに第１〜
第４フレームの配置が異なる４種類の画素群を形成し、
かつ、同一時点において、同一フレームを表示している
画素の配置と、同一種類の画素群の配置とが相似となる
ように階調信号の出力を制御することが望ましい。

【０１１３】上記の構成では、フレーム制御部が、同一
時点において、第１〜第４フレームが回転方向に配置さ
れた２行２列の画素からなる画素群であって、互いに第
１〜第４フレームの配置が異なる４種類の画素群を形成
し、かつ、同一フレームを表示している画素の配置と、
同一種類の画素群の配置とが相似となるように階調信号
の出力を制御する。これにより、同一時点において同一
フレームを表示する画素の配置が分散される。したがっ
て、第１〜第４フレームで表示する階調に規則性があっ
たとしても、上記繰り返しパターンやフリッカの発生を
抑え、適正な多階調表示を実現することができる。

【０１１４】本発明に係る階調制御装置は、上記階調信
号処理装置と、上記駆動電圧パルス制御装置とからな
り、上記階調信号処理装置から出力される階調信号が、
上記駆動電圧パルス制御装置に入力されることを特徴と
している。また、本発明に係る画像表示装置は、上記階
調制御装置と、上記画像表示素子とを備えることを特徴
としている。

【０１１５】上記の構成では、上記ＦＲＣ制御を行う階
調信号処理装置からの階調信号を、上記ＰＷＭ制御を行
う駆動電圧パルス制御装置に入力するようになってい
る。これにより、それぞれの装置にて得られる効果を奏
しつつ、適正な多階調表示を実現することができる。

【図面の簡単な説明】

【図１】本発明の実施の一形態に係る液晶表示装置の構
成を示すブロック図である。

【図２】ＦＲＣテーブルにおけるＲデータ用のＲ変換テ
ーブルの構造を概念的に示した概念図である。

【図３】ＦＲＣテーブルにおけるＧデータ用のＧ変換テ
ーブルの構造を概念的に示した概念図である。

【図４】ＦＲＣテーブルにおけるＢデータ用のＢ変換テ
ーブルの構造を概念的に示した概念図である。

【図５】ＦＲＣテーブルからドライバメモリへ出力され
るＦＲＣデータの流れを概念的に示した概念図である。

【図６】同時に表示されるフレームを分散させる方法を
説明するための説明図であり、（ａ）は各画素の配置を
示す説明図、（ｂ）は画素と画素群との関係を示す説明
図、（ｃ）は画素群の配置を示す説明図である。

【図７】パルス幅制御部の内部構成を示すブロック図で
ある。

【図８】各信号の関係を示すタイミングチャートであ
る。

【図９】ＧＣＫ１ビットメモリにおけるアドレスと記憶
しているデータとの関係を示す図表である。

【図１０】図１の液晶表示装置を用いて液晶パネルにて
階調表示を行った場合の、液晶表示装置に入力される表
示階調データの階調レベルと、液晶に印加される液晶駆
動電圧の実効値との関係を示すグラフである。

【図１１】図１の液晶表示装置を用いて液晶パネルにて
階調表示を行った場合の、液晶表示装置に入力される表
示階調データの階調レベルと、表示される輝度との関係
を示すグラフである。

【図１２】表示階調データとＦＲＣテーブルにより生成
されるＦＲＣデータとの関係の一例を示す図表である。

【図１３】表示階調データとＦＲＣテーブルにより生成
されるＦＲＣデータとの関係の一例を示す図表である。

【図１４】表示階調データとＦＲＣテーブルにより生成
されるＦＲＣデータとの関係の一例を示す図表である。

【図１５】互いに異なる特性を有する液晶パネルの液晶
駆動電圧Ｖと輝度Ｔとの関係を表すグラフであり、
（ａ）はダイナミックレンジの狭い液晶パネルに関する
もの、（ｂ）はダイナミックレンジの広い液晶パネルに
関するものである。

【図１６】従来の階調制御回路の構成を示す回路図であ
る。

【図１７】５ビット（３２階調）のうち３ビットをＰＷ
Ｍ制御、２ビットをＦＲＣ制御する場合における、階調
レベルと各フレームの表示階調との関係を示す図表であ
り、（ａ）は２８〜３１階調が潰れる例、（ｂ）は０〜
３階調が潰れる例を示している。

【符号の説明】

１ホスト２コントローラ（階調信号処理装置）３ドライバ４液晶パネル（画像表示素子）５コントローラメモリ６ＦＲＣテーブル（階調信号設定部）７ドライバメモリ８パルス幅制御部（駆動電圧パルス制御装置）９駆動電圧生成部１０クロック選択部１１パルス幅決定部１２メモリコントローラ（フレーム制御部）２０５ビットカウンタ（第１の計数部）２２ＧＣＫ１ビットメモリ（記憶部）２４３ビットカウンタ（第２の計数部）２６コンパレータ（比較部）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６４１ＫＨ０４Ｎ 5/66 １０２Ｈ０４Ｎ 5/66 １０２ＢＦターム(参考） 2H093 NA55 NC03 NC16 NC27 NC29 ND54 NE06 5C006 AA01 AA14 AA15 AA17 AA22 AF13 AF44 AF51 AF53 BF14 BF22 FA23 FA56 5C058 AA06 BA04 BB03 BB10 BB11 5C080 AA10 BB05 CC03 DD06 EE29 JJ02 JJ04 JJ05

Claims

【特許請求の範囲】

【請求項１】駆動電圧の実効値に応じた階調を表示可能
な画素に印加する駆動電圧パルスのパルス幅を、入力さ
れる階調信号により制御する駆動電圧パルス制御装置で
あって、基準パルスに基づいて始点が定められる上記駆動電圧パ
ルスの終点を、上記階調信号および基本クロックを用い
て定めることによりパルス幅を制御する駆動電圧パルス
制御装置において、上記基本クロックのクロックパルス数であって上記基準
パルス以降のクロックパルス数をカウントしつつ、カウ
ント値を出力する第１の計数部と、上記第１の計数部からカウント値が出力されると、その
カウント値に対応するアドレスに記憶しているデータで
あって、上記駆動電圧パルスの終点を定める基準となる
終点基準パルスを出力するか否かを示すデータに基づい
て、上記終点基準パルスを出力する記憶部と、上記階調信号に基づいて上記記憶部から出力される終点
基準パルスの１つを選択し、選択した終点基準パルスに
基づいて上記駆動電圧パルスの終点を定めるパルス幅決
定部とを備えることを特徴とする駆動電圧パルス制御装
置。
【請求項２】請求項１に記載の駆動電圧パルス制御装置
において、上記パルス幅決定部は、上記終点基準パルスのパルス数をカウントしつつ、カウ
ント値を出力する第２の計数部と、上記第２の計数部からのカウント値と上記階調信号の値
とが一致したときに上記駆動電圧パルスの終点を定める
比較部とを備えることを特徴とする駆動電圧パルス制御
装置。
【請求項３】各画素でフレームごとに階調表示可能な画
像表示素子にて画像表示を行うための階調信号を出力す
る階調信号処理装置であって、入力される入力階調信号に基づいた階調信号を出力する
階調信号処理装置において、同一画素について、連続するｎ個（ｎは３以上の整数）
のフレームである第１〜第ｎフレームのそれぞれに、互
いに異なるｍ通り（ｍは３以上の整数）の基準階調の中
から選択した基準階調に対応付けられた階調信号を設定
する階調信号設定部を備え、上記階調信号設定部は、上記入力階調信号に基づいて、
上記第１〜第ｎフレームに上記階調信号を設定すること
により、隣り合う基準階調の間の階調である補間階調を
生成し、少なくとも１つの補間階調を生成する際に、そ
の補間階調の両側の基準階調以外の基準階調を用いるこ
とを特徴とする階調信号処理装置。
【請求項４】請求項３に記載の階調信号処理装置におい
て、上記ｎは４であり、上記画像表示素子にて画像を表示した際に、同一時点に
おいて各画素で表示しているフレームをずらすためのフ
レーム制御部を備え、上記フレーム制御部は、同一時点において、第１〜第４フレームが順に回転方向
に配置された２行２列の画素からなる画素群であって、
互いに第１〜第４フレームの配置が異なる４種類の画素
群を形成し、かつ、同一時点において、同一フレームを表示している画素の
配置と、同一種類の画素群の配置とが相似となるように
階調信号の出力を制御することを特徴とする階調信号処
理装置。
【請求項５】請求項３または４に記載の階調信号処理装
置と、請求項１または２に記載の駆動電圧パルス制御装
置とからなり、上記階調信号処理装置から出力される階
調信号が、上記駆動電圧パルス制御装置に入力されるこ
とを特徴とする階調制御装置。
【請求項６】請求項５に記載の階調制御装置と、上記画
像表示素子とを備えることを特徴とする画像表示装置。