JPH10143111A - 液晶コントローラおよび液晶表示装置 - Google Patents
液晶コントローラおよび液晶表示装置Info
- Publication number
- JPH10143111A JPH10143111A JP8304420A JP30442096A JPH10143111A JP H10143111 A JPH10143111 A JP H10143111A JP 8304420 A JP8304420 A JP 8304420A JP 30442096 A JP30442096 A JP 30442096A JP H10143111 A JPH10143111 A JP H10143111A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display
- data
- frame
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2044—Display of intermediate tones using dithering
- G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2044—Display of intermediate tones using dithering
- G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
- G09G3/2055—Display of intermediate tones using dithering with use of a spatial dither pattern the pattern being varied in time
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】 （修正有）
【課題】単純マトリクス型の液晶ディスプレイの表示を
制御する液晶コントローラが、入力されるフレーム周波
数の高周波変換と、中間階調処理により入力表示データ
のビット数削減を行う場合、フレーム周波数変換前に中
間階調処理を行うと、中間階調表示部分が流れたり、ち
らついて見え、フレーム周波数変換後に中間階調処理を
行うと、フレームメモリ容量が大きくなる。 【解決手段】液晶コントローラ１０１は、中間階調理を
フレーム周波数変換用のフレームメモリ１０７に書き込
む前段と、周波数変換して読み出した後段の両方に設け
る構成とした。これにより、フレームメモリへ書き込む
の表示データの情報量を削減でき、また、変換されたフ
レーム周波数と同じ切り替え周波数で中間階調表示パタ
ーンが切り替わるため、中間階調表示部分の流れ、ちら
つきを軽減することができる。
制御する液晶コントローラが、入力されるフレーム周波
数の高周波変換と、中間階調処理により入力表示データ
のビット数削減を行う場合、フレーム周波数変換前に中
間階調処理を行うと、中間階調表示部分が流れたり、ち
らついて見え、フレーム周波数変換後に中間階調処理を
行うと、フレームメモリ容量が大きくなる。 【解決手段】液晶コントローラ１０１は、中間階調理を
フレーム周波数変換用のフレームメモリ１０７に書き込
む前段と、周波数変換して読み出した後段の両方に設け
る構成とした。これにより、フレームメモリへ書き込む
の表示データの情報量を削減でき、また、変換されたフ
レーム周波数と同じ切り替え周波数で中間階調表示パタ
ーンが切り替わるため、中間階調表示部分の流れ、ちら
つきを軽減することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に係
わり、特に直交する走査電極とデータ電極の交点で画素
を構成し、該画素は該査電極とデータ電極に印加される
電圧の差の２乗平均に応じて透過率が変化する、単純マ
トリクス型の液晶表示装置において、低コストかつ高表
示品質で駆動可能な液晶コントローラに関する。
わり、特に直交する走査電極とデータ電極の交点で画素
を構成し、該画素は該査電極とデータ電極に印加される
電圧の差の２乗平均に応じて透過率が変化する、単純マ
トリクス型の液晶表示装置において、低コストかつ高表
示品質で駆動可能な液晶コントローラに関する。
【０００２】
【従来の技術】従来、ＳＴＮ液晶で最適なコントラスト
を得るため駆動フレーム周波数は液晶材料の応答速度に
よって異なり、応答時間３００ｍｓで９０〜１２０Ｈ
ｚ、１００ｍｓで１６０〜２４０Ｈｚといわれている。
これらの周波数はＣＲＴやＴＦＴ液晶で用いるフレーム
周波数である６０〜７５Ｈｚに比べて高く、例えばこれ
らの信号をＳＴＮ液晶用の表示信号に変換するには、表
示データを保存するためのフレームメモリを用いてフレ
ーム周波数を変換することが必要になる。
を得るため駆動フレーム周波数は液晶材料の応答速度に
よって異なり、応答時間３００ｍｓで９０〜１２０Ｈ
ｚ、１００ｍｓで１６０〜２４０Ｈｚといわれている。
これらの周波数はＣＲＴやＴＦＴ液晶で用いるフレーム
周波数である６０〜７５Ｈｚに比べて高く、例えばこれ
らの信号をＳＴＮ液晶用の表示信号に変換するには、表
示データを保存するためのフレームメモリを用いてフレ
ーム周波数を変換することが必要になる。
【０００３】一方、ＳＴＮ液晶では１画素に対して表示
オンまたは表示オフの２値の情報を与える駆動方法が主
流である。このため、中間階調すなわち１画素に対し表
示オンまたは表示オフ以外のデータを表現するために
は、特別な処理が必要になる。これを実現する手段とし
て、フレーム・レイト・コントロール（ＦＲＣ）方式が
ある。ＦＲＣ方式は数フレームを１周期として、この周
期の中で表示オンと表示オフの割合を設定することで中
間階調を得る方法である。また、ＦＲＣ方式では図２に
示すように、ある大きさのマトリクスの中で表示オンと
表示オフから成るパターン（以下、ＦＲＣパターンと呼
ぶ）を形成し、このＦＲＣパターンをフレーム毎に切り
替えていく方法が一般的である。
オンまたは表示オフの２値の情報を与える駆動方法が主
流である。このため、中間階調すなわち１画素に対し表
示オンまたは表示オフ以外のデータを表現するために
は、特別な処理が必要になる。これを実現する手段とし
て、フレーム・レイト・コントロール（ＦＲＣ）方式が
ある。ＦＲＣ方式は数フレームを１周期として、この周
期の中で表示オンと表示オフの割合を設定することで中
間階調を得る方法である。また、ＦＲＣ方式では図２に
示すように、ある大きさのマトリクスの中で表示オンと
表示オフから成るパターン（以下、ＦＲＣパターンと呼
ぶ）を形成し、このＦＲＣパターンをフレーム毎に切り
替えていく方法が一般的である。
【０００４】ここで、上記フレーム周波数変換と中間階
調処理を共に実現する手段として、液晶コントローラと
呼ばれるものがある。そのブロック構成を考えた場合、
図３示すように中間階調処理を先に処理した後、フレー
ムメモリに表示データを書き込みフレーム周波数を変換
する方法、あるいは、図４に示すように階調データを先
に全てフレームメモリに書き込んでフレーム周波数を変
換した後、階調処理を行う方法とがある。これらの構成
の公知例としては、例えば図３の中間階調処理先行タイ
プＳｏｃｉｅｔｙ ｆｏｒ Ｉｎｆｏｒｍａｔｉｎｏｎ
ＤｉｓＰｌａｙ学会発行のＳＩＤ’９５ダイジェスト
Ｐ３５６に記載されており、図４のフレーム周波数変換
先行タイプはＣｉｒｒｕｓ Ｌｏｇｉｃ社発行の液晶コ
ントローラ７５４８データシートＰ９８に記載されてい
る。
調処理を共に実現する手段として、液晶コントローラと
呼ばれるものがある。そのブロック構成を考えた場合、
図３示すように中間階調処理を先に処理した後、フレー
ムメモリに表示データを書き込みフレーム周波数を変換
する方法、あるいは、図４に示すように階調データを先
に全てフレームメモリに書き込んでフレーム周波数を変
換した後、階調処理を行う方法とがある。これらの構成
の公知例としては、例えば図３の中間階調処理先行タイ
プＳｏｃｉｅｔｙ ｆｏｒ Ｉｎｆｏｒｍａｔｉｎｏｎ
ＤｉｓＰｌａｙ学会発行のＳＩＤ’９５ダイジェスト
Ｐ３５６に記載されており、図４のフレーム周波数変換
先行タイプはＣｉｒｒｕｓ Ｌｏｇｉｃ社発行の液晶コ
ントローラ７５４８データシートＰ９８に記載されてい
る。
【０００５】
【発明が解決しようとする課題】従来の液晶コントロー
ラにおいて、例えば中間階調処理先行タイプは、入力す
る６０〜７５Ｈｚのフレーム周波数がそのままＦＲＣパ
ターンの切り替え周波数となる。このため、ＦＲＣパタ
ーンの切り替えが視認されやすく、具体的には中間階調
表示部分が流れたり、ちらついている様に見えるといっ
た課題があった。一方、フレーム周波数変換先行タイプ
では、中間階調処理をフレーム周波数変換後に行うた
め、ＦＲＣパターンの切り替え周波数が液晶出力のフレ
ーム周波数と同じになり、ある程度高くなることから、
中間階調表示部分の流れは軽減する。しかし、１画素に
つき数ビットの階調情報を含む表示データ全てをフレー
ムメモリに格納する必要があるため、フレームメモリ容
量が大きくなるといった課題があった。
ラにおいて、例えば中間階調処理先行タイプは、入力す
る６０〜７５Ｈｚのフレーム周波数がそのままＦＲＣパ
ターンの切り替え周波数となる。このため、ＦＲＣパタ
ーンの切り替えが視認されやすく、具体的には中間階調
表示部分が流れたり、ちらついている様に見えるといっ
た課題があった。一方、フレーム周波数変換先行タイプ
では、中間階調処理をフレーム周波数変換後に行うた
め、ＦＲＣパターンの切り替え周波数が液晶出力のフレ
ーム周波数と同じになり、ある程度高くなることから、
中間階調表示部分の流れは軽減する。しかし、１画素に
つき数ビットの階調情報を含む表示データ全てをフレー
ムメモリに格納する必要があるため、フレームメモリ容
量が大きくなるといった課題があった。
【０００６】本発明の目的は、上記課題を解決すべく、
中間階調表示部分が流れを軽減し、かつフレームメモリ
容量の増大を防いだ液晶コントローラを提供することで
ある。
中間階調表示部分が流れを軽減し、かつフレームメモリ
容量の増大を防いだ液晶コントローラを提供することで
ある。
【０００７】
【課題を解決するための手段】上記目的を達成するに
は、フレーム周波数変換処理を行うフレームメモリより
も前段で中間階調データのビット数を削減する中間階調
処理を行うこと、かつ、ＦＲＣパターンの切り替え周波
数は液晶出力のフレーム周波数と同じであることが条件
となる。そこで、本発明の液晶コントローラは、中間階
調処理をフレームメモリに書き込む前段と、周波数変換
して読み出した後段の両方に設ける構成とした。この構
成を用いることにより、フレームメモリ前段の中間階調
処理で中間階調データのビット数を低減できるため、フ
レームメモリ容量の増大を防ぐことができ。また、フレ
ームメモリ後段の中間階調処理により、見かけ上のＦＲ
Ｃパターンの切り替え周波数が出力と同じになり、中間
階調表示部分が流れを軽減することができる。
は、フレーム周波数変換処理を行うフレームメモリより
も前段で中間階調データのビット数を削減する中間階調
処理を行うこと、かつ、ＦＲＣパターンの切り替え周波
数は液晶出力のフレーム周波数と同じであることが条件
となる。そこで、本発明の液晶コントローラは、中間階
調処理をフレームメモリに書き込む前段と、周波数変換
して読み出した後段の両方に設ける構成とした。この構
成を用いることにより、フレームメモリ前段の中間階調
処理で中間階調データのビット数を低減できるため、フ
レームメモリ容量の増大を防ぐことができ。また、フレ
ームメモリ後段の中間階調処理により、見かけ上のＦＲ
Ｃパターンの切り替え周波数が出力と同じになり、中間
階調表示部分が流れを軽減することができる。
【０００８】この点に着目して、本発明の液晶コントロ
ーラは、ＦＲＣ方式を行う中間階調処理部を、フレーム
メモリの前段と後段に分けて設けており、入力されるｎ
ビット中間階調データ中の数ビットは、フレームメモリ
に書き込まれる前に中間階調処理され、残りの数ビット
はフレームメモリから読み出された後に中間階調処理さ
れる構成とし、双方の中間階調処理部で得られた表示信
号を合成して、１ビットの該出力表示データに変換する
にした。
ーラは、ＦＲＣ方式を行う中間階調処理部を、フレーム
メモリの前段と後段に分けて設けており、入力されるｎ
ビット中間階調データ中の数ビットは、フレームメモリ
に書き込まれる前に中間階調処理され、残りの数ビット
はフレームメモリから読み出された後に中間階調処理さ
れる構成とし、双方の中間階調処理部で得られた表示信
号を合成して、１ビットの該出力表示データに変換する
にした。
【０００９】
【発明の実施の形態】図１に本発明第１の実施の形態の
液晶コントローラのブロック図を示す。図１において１
０１は本発明の液晶コントローラである。まず液晶コン
トローラ１０１の各構成ブロックとして、１０２は入力
インターフェース部、１０３はフレームメモリ前段の中
間階調処理部であり、以下これを低周波ＦＲＣ処理部と
呼ぶ。１０４はメモリ制御部であり、１０５はフレーム
メモリ後段の中間階調処理部であり、以下これを高周波
ＦＲＣ処理部と呼ぶ。１０６は液晶インターフェース部
である。また、１０７は汎用のフレームメモリである。
次に液晶コントローラ１０１の入出力信号として、１０
８は入力表示データ群であり、１０９は入力表示データ
の同期信号群である。１１０は出力表示データ群であ
り、１１１は入力表示データの同期信号群である。１１
２はフレームメモリへの表示データの書き込み、読みだ
しを制御するメモリ制御信号群である。１１３は液晶基
準クロックであり、主にフレームメモリ１０７からのデ
ータ読み出し信号と出力表示データの同期信号群１１１
の原信号となるクロックである。
液晶コントローラのブロック図を示す。図１において１
０１は本発明の液晶コントローラである。まず液晶コン
トローラ１０１の各構成ブロックとして、１０２は入力
インターフェース部、１０３はフレームメモリ前段の中
間階調処理部であり、以下これを低周波ＦＲＣ処理部と
呼ぶ。１０４はメモリ制御部であり、１０５はフレーム
メモリ後段の中間階調処理部であり、以下これを高周波
ＦＲＣ処理部と呼ぶ。１０６は液晶インターフェース部
である。また、１０７は汎用のフレームメモリである。
次に液晶コントローラ１０１の入出力信号として、１０
８は入力表示データ群であり、１０９は入力表示データ
の同期信号群である。１１０は出力表示データ群であ
り、１１１は入力表示データの同期信号群である。１１
２はフレームメモリへの表示データの書き込み、読みだ
しを制御するメモリ制御信号群である。１１３は液晶基
準クロックであり、主にフレームメモリ１０７からのデ
ータ読み出し信号と出力表示データの同期信号群１１１
の原信号となるクロックである。
【００１０】次に各ブロックの動作を説明する。
【００１１】まず、入力インターフェース部１０２は、
入力される表示データ１０８、同期信号１０９に対し、
これらが他の各ブロックに入っていく際のタイミング調
整、あるい変換を行う。ここで本実施の形態において
は、表示データ１０８はR（赤）、G（緑）、B（青）に
分かれ、それぞれ６ビットの中間階調データを有するも
のとする。また、入力同期信号群１０９は、入力表示デ
ータ１０８に同期したクロック信号、水平期間の切り替
えを示す信号、フレーム期間切り替えを示す信号、表示
データの有効時間を示す信号である。これは例えば日立
製作所発行の日立ＬＣＤコントローラ／ドライバＬＳＩ
データブックＰ１１８６〜１１９３記載のＣＬ２、ＣＬ
１、ＦＬＭ、ＤＰＴＭＧ信号に準じ、入力表示データ１
０８および相互のタイミング関係は同データブック記載
に準じるものとする。
入力される表示データ１０８、同期信号１０９に対し、
これらが他の各ブロックに入っていく際のタイミング調
整、あるい変換を行う。ここで本実施の形態において
は、表示データ１０８はR（赤）、G（緑）、B（青）に
分かれ、それぞれ６ビットの中間階調データを有するも
のとする。また、入力同期信号群１０９は、入力表示デ
ータ１０８に同期したクロック信号、水平期間の切り替
えを示す信号、フレーム期間切り替えを示す信号、表示
データの有効時間を示す信号である。これは例えば日立
製作所発行の日立ＬＣＤコントローラ／ドライバＬＳＩ
データブックＰ１１８６〜１１９３記載のＣＬ２、ＣＬ
１、ＦＬＭ、ＤＰＴＭＧ信号に準じ、入力表示データ１
０８および相互のタイミング関係は同データブック記載
に準じるものとする。
【００１２】低周波ＦＲＣ処理部１０３は、６ビット入
力表示データ１０８のうち下位５ビットに対してＦＲＣ
処理を行い１ビットの表示データに変換する。一方、最
上位ビットに対しては何も処理を行わない。すわわち、
６ビット入力表示データ１０８が２ビットの表示データ
としてフレームメモリ１０７へ出力される。ここで、低
周波ＦＲＣ処理部１０３は図５に示すように、ＦＲＣパ
ターン生成部５０１とＦＲＣパターンセレクタ５０２か
ら構成される。ＦＲＣパターン生成部５０１は文字どお
りＦＲＣのパターンを生成する部分であり、入力データ
の下位５ビット分に対応した３２種類のＦＲＣパターン
を生成する。ＦＲＣパターンセレクタ５０２は、ＦＲＣ
パターン生成部５０１で生成された３２種類のＦＲＣパ
ターンを、入力表示データ１０８の下位５ビットの値に
応じて選択し、低周波選択ＦＲＣ信号５０３として出力
する。ここで、ＦＲＣパターン生成部５０１は図６に示
すように、ドットカウンタ６０１、ラインカウンタ６０
２、フレームカウンタ６０３、およびカウントエンコー
ダ６０４から構成される。カウンタ６０１〜６０３のク
ロックは、それぞれＣＬ２、ＣＬ１、ＦＬＭ、あるいは
それに極似したものであり、また、カウンタ６０１〜６
０３の周期は、それぞれＦＲＣパターンの横方向、縦方
向、およびフレーム方向の周期に対応している。カウン
トエンコーダ６０４はカウンタ６０１〜６０３のカウン
ト値に応じて、表示オン／オフに対応した信号を発生
し、ＦＲＣパターン信号群６０５を生成する。なお、Ｆ
ＲＣパターンにおける表示オン／オフの組み合わせ順序
は、ＳＴＮ液晶の表示品質と深い関わりがある。したが
って、表示品質を良好にする考え方と具体的なＦＲＣパ
ターンの例については、後述の実施の形態にて示すこと
にする。
力表示データ１０８のうち下位５ビットに対してＦＲＣ
処理を行い１ビットの表示データに変換する。一方、最
上位ビットに対しては何も処理を行わない。すわわち、
６ビット入力表示データ１０８が２ビットの表示データ
としてフレームメモリ１０７へ出力される。ここで、低
周波ＦＲＣ処理部１０３は図５に示すように、ＦＲＣパ
ターン生成部５０１とＦＲＣパターンセレクタ５０２か
ら構成される。ＦＲＣパターン生成部５０１は文字どお
りＦＲＣのパターンを生成する部分であり、入力データ
の下位５ビット分に対応した３２種類のＦＲＣパターン
を生成する。ＦＲＣパターンセレクタ５０２は、ＦＲＣ
パターン生成部５０１で生成された３２種類のＦＲＣパ
ターンを、入力表示データ１０８の下位５ビットの値に
応じて選択し、低周波選択ＦＲＣ信号５０３として出力
する。ここで、ＦＲＣパターン生成部５０１は図６に示
すように、ドットカウンタ６０１、ラインカウンタ６０
２、フレームカウンタ６０３、およびカウントエンコー
ダ６０４から構成される。カウンタ６０１〜６０３のク
ロックは、それぞれＣＬ２、ＣＬ１、ＦＬＭ、あるいは
それに極似したものであり、また、カウンタ６０１〜６
０３の周期は、それぞれＦＲＣパターンの横方向、縦方
向、およびフレーム方向の周期に対応している。カウン
トエンコーダ６０４はカウンタ６０１〜６０３のカウン
ト値に応じて、表示オン／オフに対応した信号を発生
し、ＦＲＣパターン信号群６０５を生成する。なお、Ｆ
ＲＣパターンにおける表示オン／オフの組み合わせ順序
は、ＳＴＮ液晶の表示品質と深い関わりがある。したが
って、表示品質を良好にする考え方と具体的なＦＲＣパ
ターンの例については、後述の実施の形態にて示すこと
にする。
【００１３】メモリ制御部１０４は、同期信号群１０９
および液晶基準クロック１１３から上記メモリ制御信号
群１１２を生成して出力する。ここで、メモリ制御信号
群１１２は使用するフレームメモリの仕様に準じてお
り、例えばフレームメモリとして日立製作所発行のＩＣ
メモリデータブックＰ８５８〜８８７記載のＨＭ５２４
１６０５を使う場合には、同データブック記載のメモリ
制御信号群に準じたメモリ制御信号群１１２を出力す
る。なお、フレームメモリ１０７への書き込み制御信号
群は入力同期信号群１０９中のＣＬ２に同期して生成さ
れており、また、フレームメモリ１０７からの読みだし
制御信号群は液晶基準クロック１１３に同期して生成さ
れている。
および液晶基準クロック１１３から上記メモリ制御信号
群１１２を生成して出力する。ここで、メモリ制御信号
群１１２は使用するフレームメモリの仕様に準じてお
り、例えばフレームメモリとして日立製作所発行のＩＣ
メモリデータブックＰ８５８〜８８７記載のＨＭ５２４
１６０５を使う場合には、同データブック記載のメモリ
制御信号群に準じたメモリ制御信号群１１２を出力す
る。なお、フレームメモリ１０７への書き込み制御信号
群は入力同期信号群１０９中のＣＬ２に同期して生成さ
れており、また、フレームメモリ１０７からの読みだし
制御信号群は液晶基準クロック１１３に同期して生成さ
れている。
【００１４】高周波ＦＲＣ処理部１０５は、図７に示す
ＦＲＣパターン生成部７０１とＦＲＣパターンセレクタ
７０２、およびＦＲＣパターン合成部７０３から構成さ
れる。ＦＲＣパターン生成部７０１はフレームメモリ１
０７から読み出される最上位ビットの表示データ７０４
に対応した２種類のＦＲＣパターンを生成する。ＦＲＣ
パターンセレクタ７０２は、ＦＲＣパターン生成部７０
１で生成された２種類のＦＲＣパターンを、最上位ビッ
トの表示データ７０４の値に応じて選択し、高周波選択
ＦＲＣ信号７０６として出力する。ＦＲＣパターン合成
部７０３は、高周波選択ＦＲＣ信号７０６とフレームメ
モリ１０７から読み出される低周波選択ＦＲＣ信号７０
５論理和をとり、階調処理信号７０７として出力する。
ここで、ＦＲＣパターン生成部７０１は図８に示すよう
に、ドットカウンタ８０１、ラインカウンタ８０２、フ
レームカウンタ８０３、およびカウントエンコーダ８０
４から構成される。カウンタ８０１〜８０３のクロック
は、それぞれ後述する液晶出力同期信号ＣＬ２、ＣＬ
１、ＦＬＭ、あるいはそれに極似したものであり、ま
た、カウンタ８０１〜８０３の周期はの値はそれぞれ２
であり、これらはＦＲＣパターンの横方向、縦方向、お
よびフレーム方向の周期に対応している。カウントエン
コーダ８０４はカウンタ８０１〜８０３のカウント値に
応じて、表示オン／オフに対応した信号を発生し、ＦＲ
Ｃパターンを生成する。ここで、高周波ＦＲＣ処理部１
０５で生成する、２種類のＦＲＣパターンの１例を図９
に示す。図９から分かるように、ＦＲＣパターンは２画
素×２画素を単位マトリクスとしたチェッカーパターン
であり、その半分は表示オン又は表示オフデータを表示
する部分、半分は低周波選択ＦＲＣ信号７０５をそのま
ま表示する部分となる。また、これらの部分は１フレー
ム毎にその場所を交互に切り替える。
ＦＲＣパターン生成部７０１とＦＲＣパターンセレクタ
７０２、およびＦＲＣパターン合成部７０３から構成さ
れる。ＦＲＣパターン生成部７０１はフレームメモリ１
０７から読み出される最上位ビットの表示データ７０４
に対応した２種類のＦＲＣパターンを生成する。ＦＲＣ
パターンセレクタ７０２は、ＦＲＣパターン生成部７０
１で生成された２種類のＦＲＣパターンを、最上位ビッ
トの表示データ７０４の値に応じて選択し、高周波選択
ＦＲＣ信号７０６として出力する。ＦＲＣパターン合成
部７０３は、高周波選択ＦＲＣ信号７０６とフレームメ
モリ１０７から読み出される低周波選択ＦＲＣ信号７０
５論理和をとり、階調処理信号７０７として出力する。
ここで、ＦＲＣパターン生成部７０１は図８に示すよう
に、ドットカウンタ８０１、ラインカウンタ８０２、フ
レームカウンタ８０３、およびカウントエンコーダ８０
４から構成される。カウンタ８０１〜８０３のクロック
は、それぞれ後述する液晶出力同期信号ＣＬ２、ＣＬ
１、ＦＬＭ、あるいはそれに極似したものであり、ま
た、カウンタ８０１〜８０３の周期はの値はそれぞれ２
であり、これらはＦＲＣパターンの横方向、縦方向、お
よびフレーム方向の周期に対応している。カウントエン
コーダ８０４はカウンタ８０１〜８０３のカウント値に
応じて、表示オン／オフに対応した信号を発生し、ＦＲ
Ｃパターンを生成する。ここで、高周波ＦＲＣ処理部１
０５で生成する、２種類のＦＲＣパターンの１例を図９
に示す。図９から分かるように、ＦＲＣパターンは２画
素×２画素を単位マトリクスとしたチェッカーパターン
であり、その半分は表示オン又は表示オフデータを表示
する部分、半分は低周波選択ＦＲＣ信号７０５をそのま
ま表示する部分となる。また、これらの部分は１フレー
ム毎にその場所を交互に切り替える。
【００１５】液晶インターフェース部１０６は高周波Ｆ
ＲＣ処理部１０５で変換されたＲＧＢ各１ビットの階調
処理信号７０７を変換して出力表示データ群１１０を生
成し、また、液晶基準クロック１１３から、出力同期信
号群１１１を生成する。ここで本実施の形態において
は、出力表示データ群１１０は８画素パラレルで出力さ
れるものとする。また、出力同期信号群１１１は、例え
ば日立製作所発行の日立ＬＣＤコントローラ／ドライバ
ＬＳＩデータブックＰ７３７〜７５０記載のＣＬ２、Ｃ
Ｌ１、ＦＬＭ、ＤＩＳＰＯＦＦに準じ、出力表示データ
１１０および相互のタイミング関係は同データブック記
載に準じるものとする。
ＲＣ処理部１０５で変換されたＲＧＢ各１ビットの階調
処理信号７０７を変換して出力表示データ群１１０を生
成し、また、液晶基準クロック１１３から、出力同期信
号群１１１を生成する。ここで本実施の形態において
は、出力表示データ群１１０は８画素パラレルで出力さ
れるものとする。また、出力同期信号群１１１は、例え
ば日立製作所発行の日立ＬＣＤコントローラ／ドライバ
ＬＳＩデータブックＰ７３７〜７５０記載のＣＬ２、Ｃ
Ｌ１、ＦＬＭ、ＤＩＳＰＯＦＦに準じ、出力表示データ
１１０および相互のタイミング関係は同データブック記
載に準じるものとする。
【００１６】以上説明した本発明第１実施の形態におけ
る、表示データの中間階調処理の流れをまとめて図１０
に示す。図１０から分かるように、入力される６ビット
の中間階調データがフレームメモリ書き込まれる際には
２ビットまで低減されるため、フレームメモリの容量を
少なくすることができる。一方、ＦＲＣパターンの切り
替え周波数は、出力される液晶出力信号のフレーム周波
数と同じになることから、中間階調表示部分の流れを軽
減することができる。なお、入力されるフレーム周波数
に対し、出力されるフレーム周波数は整数倍であること
が望ましい。これは、合成されたＦＲＣパターンのフレ
ーム方向の完結周期が短くなり、中間階調表示部分の流
れをより軽減することが出来るためである。このタイミ
ング調整は、どの走査電極も選択走査しない期間である
帰線期間で行うことが望ましい。また、本実施の形態で
は説明を容易にするため、液晶の出力データを８画素パ
ラレルとしたが、これに限られるわけではなく、例えば
上画面データとした画面データに分けて出力する構成で
も良い。この場合、フレームメモリを上画面用を下画面
用の２プレーン用意すると制御が容易である。さらに、
本実施の形態では入力データの最上位ビットを高周波Ｆ
ＲＣパターンのセレクト信号としたが、これに限られる
わけではなく、入力データの上位２ビットを高周波ＦＲ
Ｃパターンのセレクト信号にしてもよい。この場合フレ
ームメモリに書き込む表示データは１画素につき３ビッ
トになるが、その容量を確保できれていれば良い。
る、表示データの中間階調処理の流れをまとめて図１０
に示す。図１０から分かるように、入力される６ビット
の中間階調データがフレームメモリ書き込まれる際には
２ビットまで低減されるため、フレームメモリの容量を
少なくすることができる。一方、ＦＲＣパターンの切り
替え周波数は、出力される液晶出力信号のフレーム周波
数と同じになることから、中間階調表示部分の流れを軽
減することができる。なお、入力されるフレーム周波数
に対し、出力されるフレーム周波数は整数倍であること
が望ましい。これは、合成されたＦＲＣパターンのフレ
ーム方向の完結周期が短くなり、中間階調表示部分の流
れをより軽減することが出来るためである。このタイミ
ング調整は、どの走査電極も選択走査しない期間である
帰線期間で行うことが望ましい。また、本実施の形態で
は説明を容易にするため、液晶の出力データを８画素パ
ラレルとしたが、これに限られるわけではなく、例えば
上画面データとした画面データに分けて出力する構成で
も良い。この場合、フレームメモリを上画面用を下画面
用の２プレーン用意すると制御が容易である。さらに、
本実施の形態では入力データの最上位ビットを高周波Ｆ
ＲＣパターンのセレクト信号としたが、これに限られる
わけではなく、入力データの上位２ビットを高周波ＦＲ
Ｃパターンのセレクト信号にしてもよい。この場合フレ
ームメモリに書き込む表示データは１画素につき３ビッ
トになるが、その容量を確保できれていれば良い。
【００１７】次に本発明第２の実施の形態を示す。
【００１８】本発明第２の実施の形態は、本発明第１に
おけるフレームメモリを液晶コントローラの中に搭載し
たものである。図１１は本実施の形態の構成図であり、
１１０１は本発明の液晶コントローラであり、１１０２
はフレームメモリである。その他のブロックおよび信号
群は、本発明第１実施の形態の液晶コントローラと同じ
であり、同じ動作を行う。したがって、本実施の形態の
詳細な動作説明は省略する。本発明第２の実施の形態で
は、フレームメモリを内蔵した１チップのＬＳＩで実現
可能であることから、回路の高速動作、および低価格な
システム構成が可能となる。
おけるフレームメモリを液晶コントローラの中に搭載し
たものである。図１１は本実施の形態の構成図であり、
１１０１は本発明の液晶コントローラであり、１１０２
はフレームメモリである。その他のブロックおよび信号
群は、本発明第１実施の形態の液晶コントローラと同じ
であり、同じ動作を行う。したがって、本実施の形態の
詳細な動作説明は省略する。本発明第２の実施の形態で
は、フレームメモリを内蔵した１チップのＬＳＩで実現
可能であることから、回路の高速動作、および低価格な
システム構成が可能となる。
【００１９】次に本発明第３の実施の形態を示す。
【００２０】本発明第３の実施の形態は、本発明第１お
よび第２の実施の形態における液晶コントローラを液晶
モジュールの中に搭載したものである。図１２は本実施
の形態の構成図であり、１２０１は本発明の液晶モジュ
ール、１２０２は液晶コントローラである。液晶コント
ローラ１２０２は本発明第１および第２の実施の形態に
おける液晶コントローラを同じものである。１２０３は
データドライバであり、これは例えば日立製作所発行の
日立ＬＣＤコントローラ／ドライバＬＳＩデータブック
Ｐ７３７〜７５０記載の液晶ドライバを用いて実現可能
である。１２０４は走査ドライバであり、これは例えば
日立製作所発行の日立ＬＣＤコントローラ／ドライバＬ
ＳＩデータブックＰ７５１〜７７１記載の液晶ドライバ
を用いて実現可能である。１２０５は電源回路であり、
データドライバ１２０３および走査ドライバ１２０４で
必要とする電源電圧を生成する。１２０６は単純マトリ
クス型の液晶パネルである。本発明の液晶モジュール１
２０１の入力信号は液晶コントローラ１２０２に入力さ
れ、これらは本発明第１および第２実施の形態の液晶コ
ントローラの入力信号と同じである。また、液晶コント
ローラ１２０２の出力は本発明第１および第２実施の形
態の液晶コントローラの出力信号と同じであり、これら
はデータドライバ１２０３および走査ドライバ１２０４
へ供給されている。以上、本発明第３の実施の形態で
は、液晶コントローラを液晶モジュールに内蔵している
ことから、例えばＲＧＢ各６ビットのディジタルデータ
を入力信号にすることが出来る。このＲＧＢ各６ビット
のディジタルデータは、元来ＴＦＴ液晶モジュールの入
力信号であることから、本発明第３の実施の形態の液晶
モジュールは、ＴＦＴ液晶モジュールとのインターフェ
ース互換性を持たせることが出来る。
よび第２の実施の形態における液晶コントローラを液晶
モジュールの中に搭載したものである。図１２は本実施
の形態の構成図であり、１２０１は本発明の液晶モジュ
ール、１２０２は液晶コントローラである。液晶コント
ローラ１２０２は本発明第１および第２の実施の形態に
おける液晶コントローラを同じものである。１２０３は
データドライバであり、これは例えば日立製作所発行の
日立ＬＣＤコントローラ／ドライバＬＳＩデータブック
Ｐ７３７〜７５０記載の液晶ドライバを用いて実現可能
である。１２０４は走査ドライバであり、これは例えば
日立製作所発行の日立ＬＣＤコントローラ／ドライバＬ
ＳＩデータブックＰ７５１〜７７１記載の液晶ドライバ
を用いて実現可能である。１２０５は電源回路であり、
データドライバ１２０３および走査ドライバ１２０４で
必要とする電源電圧を生成する。１２０６は単純マトリ
クス型の液晶パネルである。本発明の液晶モジュール１
２０１の入力信号は液晶コントローラ１２０２に入力さ
れ、これらは本発明第１および第２実施の形態の液晶コ
ントローラの入力信号と同じである。また、液晶コント
ローラ１２０２の出力は本発明第１および第２実施の形
態の液晶コントローラの出力信号と同じであり、これら
はデータドライバ１２０３および走査ドライバ１２０４
へ供給されている。以上、本発明第３の実施の形態で
は、液晶コントローラを液晶モジュールに内蔵している
ことから、例えばＲＧＢ各６ビットのディジタルデータ
を入力信号にすることが出来る。このＲＧＢ各６ビット
のディジタルデータは、元来ＴＦＴ液晶モジュールの入
力信号であることから、本発明第３の実施の形態の液晶
モジュールは、ＴＦＴ液晶モジュールとのインターフェ
ース互換性を持たせることが出来る。
【００２１】次に本発明第４の実施の形態を示す。
【００２２】本発明第４の実施の形態は、本発明第１お
よび第２の実施の形態における液晶コントローラの前段
にＡ／Ｄ変換器を具備したものである。図１３は本実施
の形態の構成図であり、１３０１は本発明の液晶コント
ローラ、１３０２は階調処理コントローラ、１３０３は
Ａ／Ｄ変換器である。階調処理コントローラ１２０２は
本発明第１および第２の実施の形態における液晶コント
ローラを同じものである。１３０３は例えばソニー発行
のＡ／Ｄ変換器データブックＰ１〜８記載のＣＸＡ３０
８６Ｑを用いて実現可能である。このＡ／Ｄ変換器の入
力はＣＲＴとの互換性があり、出力はＴＦＴ液晶モジュ
ールと互換性がある。すなわち、本発明第４の実施の形
態の液晶表示コントローラを用いれば、ＣＲＴとのイン
ターフェース互換性を持たせたＳＴＮ液晶表示装置を実
現することが出来る。
よび第２の実施の形態における液晶コントローラの前段
にＡ／Ｄ変換器を具備したものである。図１３は本実施
の形態の構成図であり、１３０１は本発明の液晶コント
ローラ、１３０２は階調処理コントローラ、１３０３は
Ａ／Ｄ変換器である。階調処理コントローラ１２０２は
本発明第１および第２の実施の形態における液晶コント
ローラを同じものである。１３０３は例えばソニー発行
のＡ／Ｄ変換器データブックＰ１〜８記載のＣＸＡ３０
８６Ｑを用いて実現可能である。このＡ／Ｄ変換器の入
力はＣＲＴとの互換性があり、出力はＴＦＴ液晶モジュ
ールと互換性がある。すなわち、本発明第４の実施の形
態の液晶表示コントローラを用いれば、ＣＲＴとのイン
ターフェース互換性を持たせたＳＴＮ液晶表示装置を実
現することが出来る。
【００２３】次に本発明第５の実施の形態を示す。
【００２４】本発明第５の実施の形態は、本発明液晶コ
ントローラに対する、表示品質を良好にするＦＲＣパタ
ーン考え方と具体例を示したものである。
ントローラに対する、表示品質を良好にするＦＲＣパタ
ーン考え方と具体例を示したものである。
【００２５】まず、図１４、図１５はＦＲＣパターンと
これを表示したときの液晶印加電圧波形を示したもので
ある。図１４に示すパターンにおいては、全てのデータ
電圧が同じ方向へ一斉に変化するため、この変化が液晶
の容量成分と電極の抵抗成分を介して、走査電圧波形の
歪みを発生させる。この走査電圧波形の歪みが液晶印加
電圧実効値を変化させるため、シャドーイングと呼ばれ
る表示むらが発生し易い。これに対し図１５に示すパタ
ーンは、データ電圧の変化方向が半数ずつ反対向きであ
る。この場合走査電圧波形の歪みは互いに相殺され、ほ
とんど発生しない。よって、この場合にはシャドーイン
グを少なくすることが出来る。ここで、図１５に示すパ
ターンの様に、データ電圧の変化方向が半数ずつ反対向
きになる条件を考える。この条件は、ＦＲＣパターンマ
トリクス中における表示オンと表示オフの割合が、どの
走査ライン上でも一定である（図１５の場合、表示オ
ン：表示オフ＝２：２）ことである。ところで、本発明
の液晶コントローラでは低周波ＦＲＣパターンと高周波
ＦＲＣパターンを組み合わせて表示する構成である。し
たがって、合成されたＦＲＣパターンが上述した条件を
満たすことが必要である。この条件を図１６、図１７を
用いて説明する。図１６は低周波ＦＲＣパターンが４×
４画素のマトリクス、図１７は低周波ＦＲＣパターンが
３×３画素のマトリクスで構成され、高周波パターンは
本発明の実施の形態１〜４と同じ、２×２画素のチェッ
カーパターンである。なお、図１６、１７における低周
波ＦＲＣパターンは全て上述した、ＦＲＣパターンマト
リクス中における表示オンと表示オフの割合がどの走査
ライン上でも一定である、という条件を満たしている。
まず図１６のＦＲＣパターンについて考えると、合成さ
れたＦＲＣパターンのマトリクスの大きさ（周期）は、
低周波ＦＲＣパターンと高周波ＦＲＣパターンのマトリ
クスの大きさの最小公倍数であることから、４×４画素
になる。このとき、ＦＲＣパターンマトリクス中におけ
る表示オンと表示オフの割合が、走査ラインによって異
なる、したがって、図１６の場合は、上述したように走
査電圧波形の歪みが発生するため、シャドーイングが発
生し易い。これに対し、まず図１７のＦＲＣパターンに
ついて考えると、合成されたＦＲＣパターンのマトリク
スの大きさ（周期）は、低周波ＦＲＣパターンと高周波
ＦＲＣパターンのマトリクスの大きさの最小公倍数であ
ることから、６×６画素になる。このとき、ＦＲＣパタ
ーンマトリクス中における表示オンと表示オフの割合
が、走査ラインによらず５：１になる。したがって、図
１７の場合は、走査電圧波形の歪みがほとんど発生しな
いため、シャドーイングを少なくすることが出来る。こ
こで、図１７に示すパターンの様に、合成ＦＲＣパター
ンにおいて、ＦＲＣパターンマトリクス中における表示
オンと表示オフの割合が、どの走査ライン上でも一定に
なる条件を考える。この条件は、高周波周波ＦＲＣパタ
ーンをチェッカーパターンにした場合、低周波ＦＲＣパ
ターンのマトリクスの走査ライン方向の画素を奇数にす
ることである。以上の考察から、表示品質を良好にする
ＦＲＣパターンの条件をまとめると、高周波周波ＦＲＣ
パターンをチェッカーパターンにした場合、低周波ＦＲ
Ｃパターンマトリクス中における表示オンと表示オフの
割合が、どの走査ライン上でも一定であること。かつ、
低周波ＦＲＣパターンのマトリクスの走査ライン方向の
画素数は奇数であること、のように表現することができ
る。
これを表示したときの液晶印加電圧波形を示したもので
ある。図１４に示すパターンにおいては、全てのデータ
電圧が同じ方向へ一斉に変化するため、この変化が液晶
の容量成分と電極の抵抗成分を介して、走査電圧波形の
歪みを発生させる。この走査電圧波形の歪みが液晶印加
電圧実効値を変化させるため、シャドーイングと呼ばれ
る表示むらが発生し易い。これに対し図１５に示すパタ
ーンは、データ電圧の変化方向が半数ずつ反対向きであ
る。この場合走査電圧波形の歪みは互いに相殺され、ほ
とんど発生しない。よって、この場合にはシャドーイン
グを少なくすることが出来る。ここで、図１５に示すパ
ターンの様に、データ電圧の変化方向が半数ずつ反対向
きになる条件を考える。この条件は、ＦＲＣパターンマ
トリクス中における表示オンと表示オフの割合が、どの
走査ライン上でも一定である（図１５の場合、表示オ
ン：表示オフ＝２：２）ことである。ところで、本発明
の液晶コントローラでは低周波ＦＲＣパターンと高周波
ＦＲＣパターンを組み合わせて表示する構成である。し
たがって、合成されたＦＲＣパターンが上述した条件を
満たすことが必要である。この条件を図１６、図１７を
用いて説明する。図１６は低周波ＦＲＣパターンが４×
４画素のマトリクス、図１７は低周波ＦＲＣパターンが
３×３画素のマトリクスで構成され、高周波パターンは
本発明の実施の形態１〜４と同じ、２×２画素のチェッ
カーパターンである。なお、図１６、１７における低周
波ＦＲＣパターンは全て上述した、ＦＲＣパターンマト
リクス中における表示オンと表示オフの割合がどの走査
ライン上でも一定である、という条件を満たしている。
まず図１６のＦＲＣパターンについて考えると、合成さ
れたＦＲＣパターンのマトリクスの大きさ（周期）は、
低周波ＦＲＣパターンと高周波ＦＲＣパターンのマトリ
クスの大きさの最小公倍数であることから、４×４画素
になる。このとき、ＦＲＣパターンマトリクス中におけ
る表示オンと表示オフの割合が、走査ラインによって異
なる、したがって、図１６の場合は、上述したように走
査電圧波形の歪みが発生するため、シャドーイングが発
生し易い。これに対し、まず図１７のＦＲＣパターンに
ついて考えると、合成されたＦＲＣパターンのマトリク
スの大きさ（周期）は、低周波ＦＲＣパターンと高周波
ＦＲＣパターンのマトリクスの大きさの最小公倍数であ
ることから、６×６画素になる。このとき、ＦＲＣパタ
ーンマトリクス中における表示オンと表示オフの割合
が、走査ラインによらず５：１になる。したがって、図
１７の場合は、走査電圧波形の歪みがほとんど発生しな
いため、シャドーイングを少なくすることが出来る。こ
こで、図１７に示すパターンの様に、合成ＦＲＣパター
ンにおいて、ＦＲＣパターンマトリクス中における表示
オンと表示オフの割合が、どの走査ライン上でも一定に
なる条件を考える。この条件は、高周波周波ＦＲＣパタ
ーンをチェッカーパターンにした場合、低周波ＦＲＣパ
ターンのマトリクスの走査ライン方向の画素を奇数にす
ることである。以上の考察から、表示品質を良好にする
ＦＲＣパターンの条件をまとめると、高周波周波ＦＲＣ
パターンをチェッカーパターンにした場合、低周波ＦＲ
Ｃパターンマトリクス中における表示オンと表示オフの
割合が、どの走査ライン上でも一定であること。かつ、
低周波ＦＲＣパターンのマトリクスの走査ライン方向の
画素数は奇数であること、のように表現することができ
る。
【００２６】なお、本発明第５の実施の形態においては
高周波周波ＦＲＣパターンを２×２画素のチェッカーパ
ターンとしたがこれに限られるわけではなく、合成ＦＲ
Ｃパターンマトリクス中における表示オンと表示オフの
割合が、どの走査ライン上でも一定になる条件を満たせ
ば、他のパターンを用いてもよい。
高周波周波ＦＲＣパターンを２×２画素のチェッカーパ
ターンとしたがこれに限られるわけではなく、合成ＦＲ
Ｃパターンマトリクス中における表示オンと表示オフの
割合が、どの走査ライン上でも一定になる条件を満たせ
ば、他のパターンを用いてもよい。
【００２７】以上説明したように、本発明第１〜４の実
施の形態は、フレームメモリ前段の中間階調処理で中間
階調データのビット数を低減できるため、フレームメモ
リ容量の増大を防ぐことができ、また、フレームメモリ
後段の中間階調処理により、見かけ上のＦＲＣパターン
の切り替え周波数が出力と同じになり、中間階調表示部
分が流れを軽減することができる。また、本発明第５の
実施の形態で示した条件の合成ＦＲＣパターンを用いる
ことにより、シャドーイングの発生を抑えた高品質な中
間階調表示が可能である。なお、本発明第５の実施の形
態で示した条件の合成ＦＲＣパターンは、本発明第１〜
４の実施の形態の液晶コントローラに適用することが望
ましい。
施の形態は、フレームメモリ前段の中間階調処理で中間
階調データのビット数を低減できるため、フレームメモ
リ容量の増大を防ぐことができ、また、フレームメモリ
後段の中間階調処理により、見かけ上のＦＲＣパターン
の切り替え周波数が出力と同じになり、中間階調表示部
分が流れを軽減することができる。また、本発明第５の
実施の形態で示した条件の合成ＦＲＣパターンを用いる
ことにより、シャドーイングの発生を抑えた高品質な中
間階調表示が可能である。なお、本発明第５の実施の形
態で示した条件の合成ＦＲＣパターンは、本発明第１〜
４の実施の形態の液晶コントローラに適用することが望
ましい。
【００２８】
【発明の効果】本発明により、直交する走査電極とデー
タ電極の交点で画素を構成し、該画素は該査電極とデー
タ電極に印加される電圧の差の２乗平均に応じて透過率
が変化する、単純マトリクス型の液晶ディスプレイのコ
ントローラにおいて、表示データを一時保存するための
フレームメモリ容量の増大を防ぐことができ、かつ、中
間階調表示部分の流れ、ちらつきを軽減することができ
る。また、本発明第の中間階調の表示パターンを用いる
ことにより、表示むらの発生を抑えた高品質な中間階調
表示が可能である。
タ電極の交点で画素を構成し、該画素は該査電極とデー
タ電極に印加される電圧の差の２乗平均に応じて透過率
が変化する、単純マトリクス型の液晶ディスプレイのコ
ントローラにおいて、表示データを一時保存するための
フレームメモリ容量の増大を防ぐことができ、かつ、中
間階調表示部分の流れ、ちらつきを軽減することができ
る。また、本発明第の中間階調の表示パターンを用いる
ことにより、表示むらの発生を抑えた高品質な中間階調
表示が可能である。
【図１】本発明第１の実施の形態に係わる液晶コントロ
ーラの構成を示すブロック図である。
ーラの構成を示すブロック図である。
【図２】従来の中間階調表示の処理方法を示す図であ
る。
る。
【図３】従来の液晶コントローラの構成を示すブロック
図である。
図である。
【図４】従来の液晶コントローラの構成を示すブロック
図である。
図である。
【図５】本発明第１の実施の形態に係わる液晶コントロ
ーラにおける、低周波ＦＲＣ処理部の構成を示すブロッ
ク図である。
ーラにおける、低周波ＦＲＣ処理部の構成を示すブロッ
ク図である。
【図６】本発明第１の実施の形態に係わる液晶コントロ
ーラにおける、低周波ＦＲＣパターン生成部の構成を示
すブロック図である。
ーラにおける、低周波ＦＲＣパターン生成部の構成を示
すブロック図である。
【図７】本発明第１の実施の形態に係わる液晶コントロ
ーラにおける、高周波ＦＲＣ処理部の構成を示すブロッ
ク図である。
ーラにおける、高周波ＦＲＣ処理部の構成を示すブロッ
ク図である。
【図８】本発明第１の実施の形態に係わる液晶コントロ
ーラにおける、高周波ＦＲＣパターン生成部の構成を示
すブロック図である。
ーラにおける、高周波ＦＲＣパターン生成部の構成を示
すブロック図である。
【図９】本発明第１の実施の形態に係わる液晶コントロ
ーラにおける、高周波ＦＲＣパターンの一例を示す図で
ある。
ーラにおける、高周波ＦＲＣパターンの一例を示す図で
ある。
【図１０】本発明第１の実施の形態に係わる液晶コント
ローラにおける、表示データの処理の流れを示す図であ
る。
ローラにおける、表示データの処理の流れを示す図であ
る。
【図１１】本発明第２の実施の形態に係わる液晶コント
ローラの構成を示すブロック図である。
ローラの構成を示すブロック図である。
【図１２】本発明第３の実施の形態に係わる液晶コント
ローラの構成を示すブロック図である。
ローラの構成を示すブロック図である。
【図１３】本発明第４の実施の形態に係わる液晶コント
ローラの構成を示すブロック図である。
ローラの構成を示すブロック図である。
【図１４】本発明第４の実施の形態に係わる、表示パタ
ーンと液晶印加電圧波形の関係を示すモデル図である。
ーンと液晶印加電圧波形の関係を示すモデル図である。
【図１５】本発明第４の実施の形態に係わる、表示パタ
ーンと液晶印加電圧波形の関係を示すモデル図である。
ーンと液晶印加電圧波形の関係を示すモデル図である。
【図１６】本発明第４の実施の形態に係わる、ＦＲＣパ
ターンの１例を示す図である。
ターンの１例を示す図である。
【図１７】本発明第４の実施の形態に係わる、ＦＲＣパ
ターンの１例を示す図である。
ターンの１例を示す図である。
【符号の説明】 １０１…液晶コントローラ １０３…低周波ＦＲＣ処理部 １０４…高周波ＦＲＣ処理部 １０８…入力表示データ １０９…入力同期信号群 １１０…出力表示データ １１１…出力同期信号群 ５０１…ＦＲＣパターン生成部 ５０２…セレクタ ５０３…低周波ＦＲＣ信号 ７０１…ＦＲＣパターン生成部 ７０２…セレクタ ７０３…ＦＲＣパターン合成部 ７０６…高周波ＦＲＣ信号 ７０７…階調処理信号 １１０１…液晶コントローラ １２０１…液晶表示モジュール １２０２…液晶コントローラ １３０１…液晶コントローラ １３０２…階調処理コントローラ １３０３…Ａ／Ｄ変換器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古橋 勉 神奈川県川崎市麻生区王禅寺1099番地株式 会社日立製作所システム開発研究所内 (72)発明者 内田 真▲じ▼ 千葉県茂原市早野3300番地株式会社日立製 作所電子デバイス事業部内 (72)発明者 大平 智秀 千葉県茂原市早野3300番地株式会社日立製 作所電子デバイス事業部内 (72)発明者 犬塚 達裕 神奈川県横浜市戸塚区吉田町292番地株式 会社日立画像情報システム内
Claims (8)
- 【請求項１】直交する走査電極とデータ電極の交点で画
素を構成し、該画素は該査電極とデータ電極に印加され
る電圧の差の２乗平均に応じて透過率が変化する、単純
マトリクス型の液晶ディスプレイを表示するための液晶
コントローラであって、 該液晶コントローラの入力信号は、該画素にｎビット
（ｎは正の整数）分の異なるレベルの中間階調を表示す
るための表示データと、該入力表示データに同期したク
ロック信号、１走査電極当りの入力表示期間の切り替え
を示すライン信号、先頭の走査電極の入力表示タイミン
グを示すフレーム信号、有効入力表示データの期間を示
す信号である同期信号群と、該単純マトリクス型液晶デ
ィスプレイを表示するために必要な同期信号群を生成す
る基準となるクロック信号であり、 該液晶コントローラの出力信号は、複数画素分がパラレ
ルに出力される２値の表示データと、該出力表示データ
に同期したクロック信号、１走査電極当り出力表示期間
の切り替えを示すライン信号、先頭の走査電極の出力表
示タイミングを示すフレーム信号、有効出力表示データ
の期間を示す信号である同期信号群であり、 該液晶コントローラは、入力されるフレーム周波数より
も高いフレーム周波数で該単マトリクス型液晶ディスプ
レイを駆動するため、フレーム周波数を変換するための
フレームメモリを外部に具備しており、該フレームメモ
リを制御するために必要な信号群を出力し、 該液晶コントローラは、入力される該ｎビット中間階調
データを１ビットに変換して出力するために、例えば数
フレームを１周期として、この周期の中で表示オンと表
示オフの割合を設定するるフレーム・レイト・コントロ
ール（ＦＲＣ）方式を用いた中間階調処理を実行し、 該液晶コントローラは、該ＦＲＣ方式を行う中間階調処
理部を、該フレームメモリの前段（低周波中間階調処理
部）と後段（高周波中間階調処理部）に分けて設けてお
り、 入力される該ｎビット中間階調データ中の数ビットは、
該フレームメモリに書き込まれる前に該低周波中間階調
処理され、残りの数ビットは該フレームメモリから読み
出された後に該高周波中間階調処理され、双方の中間階
調処理部で得られた表示信号を合成して、１ビットの該
出力表示データに変換することを特徴とする液晶コント
ローラ。 - 【請求項２】請求項１記載の液晶コントローラにおい
て、 該低周波中間階調処理部と該高周波中間階調処理部は、
水平方向と垂直方向にそれぞれ数画素分のマトリクスを
形成し、この中で表示オンと表示オフから成るパターン
（以下、ＦＲＣパターンと呼ぶ）を生成し、このＦＲＣ
パターンをフレーム毎に切り替える制御方法を用い、 該高周波中間階調処理部で使用するＦＲＣパターンは、
２画素×２画素を単位マトリクスとしたチェッカーパタ
ーンであり、その半分は表示オン又は表示オフデータを
表示する部分、前記低周波中間調処理部で出力される信
号そのまま表示する部分であり、これらの部分は１フレ
ーム毎にその場所を交互に切り替え、 該高周波中間処理部で処理される表示信号は、該ｎビッ
ト中間階調データの最上位ビットであることを特徴とす
る液晶コントローラ。 - 【請求項３】請求項１記載の液晶コントローラにおい
て、 出力されるフレーム周波数は出力されるフレーム周波数
の整数倍であり、該フレーム周波数変換のタイミング調
整は、どの走査電極も選択走査しない期間である帰線期
間で行うことを特徴とする液晶コントローラ。 - 【請求項４】請求項１の液晶コントローラは、 該フレームメモリを内蔵し、１チップのＬＳＩで構成さ
れていることを特徴とする液晶コントローラ。 - 【請求項５】直交する走査電極とデータ電極の交点で画
素を構成し、該画素は該査電極とデータ電極に印加され
る電圧の差の２乗平均に応じて透過率が変化する、単純
マトリクス型の液晶パネルと、該データ電極に、表示情
報に応じた電圧を印加するデータドライバと、該走査電
極に非選択走査電圧と走査選択電圧を出力する走査ドラ
イバと、該データドライバと走査ドライバの駆動に必要
な電源電圧を発生する電源回路と、該データドライバと
走査ドライバの動作に必要な制御信号、及び表示データ
を供給する液晶コントローラからなる液晶表示装置であ
って、 該液晶コントローラの入力信号は、該画素にｎビット
（ｎは正の整数）分の異なるレベルの中間階調を表示す
るための表示データと、該入力表示データに同期したク
ロック信号、１走査電極当りの入力表示期間の切り替え
を示すライン信号、先頭の走査電極の入力表示タイミン
グを示すフレーム信号、有効入力表示データの期間を示
す信号である同期信号群と、該単純マトリクス型液晶デ
ィスプレイを表示するために必要な同期信号群を生成す
る基準となるクロック信号であり、 該液晶コントローラの出力信号は、複数画素分がパラレ
ルに出力される２値の表示データと、該出力表示データ
に同期したクロック信号、１走査電極当り出力表示期間
の切り替えを示すライン信号、先頭の走査電極の出力表
示タイミングを示すフレーム信号、有効出力表示データ
の期間を示す信号である同期信号群であり、 該液晶コントローラは、入力されるフレーム周波数より
も高いフレーム周波数で該単マトリクス型液晶ディスプ
レイを駆動するため、フレーム周波数を変換するための
フレームメモリを外部に具備、あるいは内蔵しており、
該フレームメモリを制御するために必要な信号群を生成
し、 該液晶コントローラは、入力される該ｎビット中間階調
データを１ビットに変換して出力するために、例えば数
フレームを１周期として、この周期の中で表示オンと表
示オフの割合を設定するるフレーム・レイト・コントロ
ール（ＦＲＣ）方式を用いた中間階調処理を実行し、 該液晶コントローラは、該ＦＲＣ方式を行う中間階調処
理部を、該フレームメモリの前段（低周波中間階調処理
部）と後段（高周波中間階調処理部）に分けて設けてお
り、 入力される該ｎビット中間階調データ中の数ビットは、
該フレームメモリに書き込まれる前に該低周波中間階調
処理され、残りの数ビットは該フレームメモリから読み
出された後に該高周波中間階調処理され、双方の中間階
調処理部で得られた表示信号を合成して、１ビットの該
出力表示データに変換することを特徴とする液晶コント
ローラ。 - 【請求項６】直交する走査電極とデータ電極の交点で画
素を構成し、該画素は該査電極とデータ電極に印加され
る電圧の差の２乗平均に応じて透過率が変化する、単純
マトリクス型の液晶ディスプレイを表示するための液晶
コントローラであって、 該液晶表示装置の入力信号は、該画素に中間階調を連続
的な電圧値で表現するアナログ表示データと、該入力表
示データに同期したクロック信号、１走査電極当りの入
力表示期間の切り替えを示すライン信号、先頭の走査電
極の入力表示タイミングを示すフレーム信号、有効入力
表示データの期間を示す信号である同期信号群と、該単
純マトリクス型液晶ディスプレイを表示するために必要
な同期信号群を生成する基準となるクロック信号であ
り、 該液晶コントローラの出力信号は、複数画素分がパラレ
ルに出力される２値の表示データと、該出力表示データ
に同期したクロック信号、１走査電極当り出力表示期間
の切り替えを示すライン信号、先頭の走査電極の出力表
示タイミングを示すフレーム信号、有効出力表示データ
の期間を示す信号である同期信号群であり、 該液晶コントローラは、該アナログ表示データをｎ（ｎ
は正の整数）ビットのディジタルデータに変換するため
のＡ／Ｄ変換器と、変換されたｎビットの表示データを
前記出力する表示データ及び同期信号群に変換する、階
調処理コントローラから構成され、 該液晶コントローラは、入力されるフレーム周波数より
も高いフレーム周波数で該単マトリクス型液晶ディスプ
レイを駆動するため、フレーム周波数を変換するための
フレームメモリを外部に具備、あるいは内蔵しており、
該フレームメモリを制御するために必要な信号群を、該
階調処理コントローラで生成し、 該階調処理コントローラは、入力される該ｎビット中間
階調データを１ビットに変換して出力するために、例え
ば数フレームを１周期として、この周期の中で表示オン
と表示オフの割合を設定するるフレーム・レイト・コン
トロール（ＦＲＣ）方式を用いた中間階調処理を実行
し、 該階調処理コントローラは、該ＦＲＣ方式を行う中間階
調処理部を、該フレームメモリの前段（低周波中間階調
処理部）と後段（高周波中間階調処理部）に分けて設け
ており、 入力される該ｎビット中間階調データ中の数ビットは、
該フレームメモリに書き込まれる前に該低周波中間階調
処理され、残りの数ビットは該フレームメモリから読み
出された後に該高周波中間階調処理され、双方の中間階
調処理部で得られた表示信号を合成して、１ビットの該
出力表示データに変換することを特徴とする液晶コント
ローラ。 - 【請求項７】請求項１から６の液晶液晶コントローラ及
び液晶表示装置において、 前記低周波中間階調処理部と高周波中間階調処理部は、
水平方向と垂直方向にそれぞれ数画素分のマトリクスを
形成し、この中で表示オンと表示オフから成るＦＲＣパ
ターンを生成し、このＦＲＣパターンをフレーム毎に切
り替える制御方法を用い、 該低周波中間階調処理部と高周波中間階調処理部におけ
るＦＲＣパターンの合成パターンは、ＦＲＣパターンマ
トリクス中における表示オンと表示オフの割合が、どの
走査ライン上でも一定であることを特徴をする液晶液晶
コントローラ及び液晶表示装置。 - 【請求項８】請求項７の液晶液晶コントローラ及び液晶
表示装置において、 前記高周波中間階調処理部で発生するパターンが、２画
素×２画素を単位マトリクスとしたチェッカーパターン
である場合、 前記高周波中間階調処理部で発生するパターンの、マト
リクスの走査ライン方向の大きさ（画素数）は奇数であ
り、かつ、ＦＲＣパターンマトリクス中における表示オ
ンと表示オフの割合が、どの走査ライン上でも一定であ
ることを特徴をする液晶液晶コントローラ及び液晶表示
装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30442096A JP3361705B2 (ja) | 1996-11-15 | 1996-11-15 | 液晶コントローラおよび液晶表示装置 |
| KR1019970059461A KR100293593B1 (ko) | 1996-11-15 | 1997-11-12 | 액정컨트롤러 및 액정표시장치 |
| EP97119894A EP0843300B1 (en) | 1996-11-15 | 1997-11-13 | Display gradation controller for a passive liquid crystal display |
| DE69739084T DE69739084D1 (de) | 1996-11-15 | 1997-11-13 | Graustufenansteuervorrichtung für eine passive Flüssigkristall-Anzeige |
| TW086117010A TW349204B (en) | 1996-11-15 | 1997-11-14 | Liquid crystal controller and liquid crystal display device |
| US08/009,701 US6084561A (en) | 1996-11-15 | 1997-11-14 | Liquid crystal controller and liquid crystal display unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30442096A JP3361705B2 (ja) | 1996-11-15 | 1996-11-15 | 液晶コントローラおよび液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10143111A true JPH10143111A (ja) | 1998-05-29 |
| JP3361705B2 JP3361705B2 (ja) | 2003-01-07 |
Family
ID=17932790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30442096A Expired - Fee Related JP3361705B2 (ja) | 1996-11-15 | 1996-11-15 | 液晶コントローラおよび液晶表示装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6084561A (ja) |
| EP (1) | EP0843300B1 (ja) |
| JP (1) | JP3361705B2 (ja) |
| KR (1) | KR100293593B1 (ja) |
| DE (1) | DE69739084D1 (ja) |
| TW (1) | TW349204B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100446378B1 (ko) * | 2000-12-30 | 2004-09-01 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시소자 및 그 구동방법 |
| US6943763B2 (en) | 2000-09-13 | 2005-09-13 | Advanced Display Inc. | Liquid crystal display device and drive circuit device for |
| JP2006084747A (ja) * | 2004-09-16 | 2006-03-30 | Nec Engineering Ltd | 階調データ生成回路及び階調データ生成方法 |
| KR100856124B1 (ko) * | 2007-02-06 | 2008-09-03 | 삼성전자주식회사 | 타이밍 컨트롤러 및 이를 구비하는 액정 표시장치 |
| US8531490B2 (en) | 2006-07-13 | 2013-09-10 | Casio Computer Co., Ltd. | Display drive apparatus and display apparatus |
| CN110580882A (zh) * | 2018-06-07 | 2019-12-17 | 宏碁股份有限公司 | 光学无线通信系统 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6353435B2 (en) * | 1997-04-15 | 2002-03-05 | Hitachi, Ltd | Liquid crystal display control apparatus and liquid crystal display apparatus |
| US7403213B1 (en) * | 1997-06-04 | 2008-07-22 | Texas Instruments Incorporated | Boundary dispersion for artifact mitigation |
| JP2000148102A (ja) * | 1998-11-10 | 2000-05-26 | Nec Shizuoka Ltd | 階調表示装置および階調表示方法 |
| US6278006B1 (en) | 1999-01-19 | 2001-08-21 | Cargill, Incorporated | Transesterified oils |
| US6563482B1 (en) * | 1999-07-21 | 2003-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| TWI280547B (en) * | 2000-02-03 | 2007-05-01 | Samsung Electronics Co Ltd | Liquid crystal display and driving method thereof |
| TW518552B (en) * | 2000-08-18 | 2003-01-21 | Semiconductor Energy Lab | Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device |
| US7088370B1 (en) * | 2000-09-28 | 2006-08-08 | Rockwell Automation Technologies, Inc. | Raster engine with programmable matrix controlled grayscale dithering |
| CN1252672C (zh) * | 2000-11-21 | 2006-04-19 | 松下电器产业株式会社 | 显示单元和显示方法 |
| JP2002221954A (ja) * | 2001-01-29 | 2002-08-09 | Hitachi Ltd | 液晶表示装置 |
| JP2003084736A (ja) * | 2001-06-25 | 2003-03-19 | Nec Corp | 液晶表示装置 |
| JP3797144B2 (ja) | 2001-06-25 | 2006-07-12 | 株式会社村田製作所 | 弾性表面波装置 |
| KR100777703B1 (ko) * | 2001-09-21 | 2007-11-21 | 삼성전자주식회사 | 액정 표시 장치의 구동 장치 및 구동 방법 |
| JP3767737B2 (ja) * | 2001-10-25 | 2006-04-19 | シャープ株式会社 | 表示素子およびその階調駆動方法 |
| KR100853210B1 (ko) * | 2002-03-21 | 2008-08-20 | 삼성전자주식회사 | 색 특성 보상 기능과 응답 속도 보상 기능을 갖는 액정표시 장치 |
| TWI359394B (en) * | 2002-11-14 | 2012-03-01 | Semiconductor Energy Lab | Display device and driving method of the same |
| KR100486282B1 (ko) * | 2002-11-16 | 2005-04-29 | 삼성전자주식회사 | 에스티엔(ＳＴＮ :Ｓｕｐｅｒ ＴｖｉｓｔｅｄＮｅｍａｔｉｃ) 액정 표시 장치 구동 회로 및 구동 방법. |
| JP4390483B2 (ja) * | 2003-06-19 | 2009-12-24 | シャープ株式会社 | 液晶中間調表示方法及びその方法を用いた液晶表示装置 |
| KR100552969B1 (ko) * | 2003-09-29 | 2006-02-15 | 삼성에스디아이 주식회사 | 필드순차구동방식의 액정표시장치 |
| JP4217196B2 (ja) | 2003-11-06 | 2009-01-28 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ディスプレイ駆動装置、画像表示システム、および表示方法 |
| US7209151B2 (en) * | 2003-12-16 | 2007-04-24 | Aimtron Technology Corp. | Display controller for producing multi-gradation images |
| JP2005275315A (ja) * | 2004-03-26 | 2005-10-06 | Semiconductor Energy Lab Co Ltd | 表示装置、その駆動方法及びそれを用いた電子機器 |
| KR20060014213A (ko) * | 2004-08-10 | 2006-02-15 | 엘지.필립스 엘시디 주식회사 | 유기 전기 발광 소자의 구동 회로 및 이를 이용한 구동 방법 |
| TWI362638B (en) * | 2007-01-10 | 2012-04-21 | Chunghwa Picture Tubes Ltd | Back light module and driving method thereof |
| KR101222987B1 (ko) * | 2007-05-11 | 2013-01-17 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동방법 |
| CN101572060B (zh) * | 2008-04-28 | 2011-09-28 | 群康科技(深圳)有限公司 | 液晶显示面板驱动电路及其驱动方法 |
| KR102008912B1 (ko) | 2013-04-22 | 2019-08-09 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
| CN110288931B (zh) | 2019-06-12 | 2021-10-01 | 北海惠科光电技术有限公司 | 栅线不良的检测方法、显示面板及可读存储介质 |
| CN114038398B (zh) * | 2021-08-18 | 2022-09-13 | 重庆康佳光电技术研究院有限公司 | 一种灰度补偿电路、显示装置以及灰度补偿方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4031905C2 (de) * | 1989-10-09 | 1993-12-09 | Hitachi Ltd | Mehrpegel-Anzeigesystem und Verfahren zur Darstellung von Grautönen mit einem solchen System |
| JPH05303348A (ja) * | 1992-04-24 | 1993-11-16 | Nec Eng Ltd | Ｌｃｄビデオ信号インタフェース装置 |
| US5576737A (en) * | 1993-12-22 | 1996-11-19 | Seiko Epson Corporation | Liquid crystal drive device, liquid crystal display device, and liquid crystal drive method |
| JPH08179731A (ja) * | 1994-12-26 | 1996-07-12 | Hitachi Ltd | データドライバ、走査ドライバ、液晶表示装置及びその駆動方式 |
| KR100337866B1 (ko) * | 1995-09-06 | 2002-11-04 | 삼성에스디아이 주식회사 | 매트릭스형 액정 표시 소자의 다계조 표시 구동 방법 |
-
1996
- 1996-11-15 JP JP30442096A patent/JP3361705B2/ja not_active Expired - Fee Related
-
1997
- 1997-11-12 KR KR1019970059461A patent/KR100293593B1/ko not_active IP Right Cessation
- 1997-11-13 DE DE69739084T patent/DE69739084D1/de not_active Expired - Lifetime
- 1997-11-13 EP EP97119894A patent/EP0843300B1/en not_active Expired - Lifetime
- 1997-11-14 US US08/009,701 patent/US6084561A/en not_active Expired - Fee Related
- 1997-11-14 TW TW086117010A patent/TW349204B/zh not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6943763B2 (en) | 2000-09-13 | 2005-09-13 | Advanced Display Inc. | Liquid crystal display device and drive circuit device for |
| KR100446378B1 (ko) * | 2000-12-30 | 2004-09-01 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시소자 및 그 구동방법 |
| JP2006084747A (ja) * | 2004-09-16 | 2006-03-30 | Nec Engineering Ltd | 階調データ生成回路及び階調データ生成方法 |
| JP4662745B2 (ja) * | 2004-09-16 | 2011-03-30 | Ｎｅｃエンジニアリング株式会社 | 階調データ生成回路及び階調データ生成方法 |
| US8531490B2 (en) | 2006-07-13 | 2013-09-10 | Casio Computer Co., Ltd. | Display drive apparatus and display apparatus |
| KR100856124B1 (ko) * | 2007-02-06 | 2008-09-03 | 삼성전자주식회사 | 타이밍 컨트롤러 및 이를 구비하는 액정 표시장치 |
| CN110580882A (zh) * | 2018-06-07 | 2019-12-17 | 宏碁股份有限公司 | 光学无线通信系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69739084D1 (de) | 2008-12-18 |
| KR19980042327A (ko) | 1998-08-17 |
| EP0843300A3 (en) | 1998-06-10 |
| TW349204B (en) | 1999-01-01 |
| EP0843300B1 (en) | 2008-11-05 |
| US6084561A (en) | 2000-07-04 |
| JP3361705B2 (ja) | 2003-01-07 |
| KR100293593B1 (ko) | 2001-10-24 |
| EP0843300A2 (en) | 1998-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3361705B2 (ja) | 液晶コントローラおよび液晶表示装置 | |
| CN100505021C (zh) | 显示设备及其驱动装置和驱动方法 | |
| US5465102A (en) | Image display apparatus | |
| US6700560B2 (en) | Liquid crystal display device | |
| JP4501525B2 (ja) | 表示装置及びその駆動制御方法 | |
| JP3418074B2 (ja) | 液晶表示装置の駆動装置および駆動方法 | |
| JPH07175454A (ja) | 表示制御装置および表示制御方法 | |
| JP3749433B2 (ja) | 液晶表示装置および液晶駆動方法 | |
| JP4545386B2 (ja) | データ保持型表示装置およびその駆動方法 | |
| KR20060128450A (ko) | 표시 장치 및 표시 장치의 구동 장치 | |
| US6028588A (en) | Multicolor display control method for liquid crystal display | |
| KR930005369B1 (ko) | 많은색의 컬러 표시방법 및 장치 | |
| JP3619973B2 (ja) | カラーパネルディスプレイ装置及び画像情報の処理方法 | |
| JP2004117752A (ja) | 表示装置 | |
| JP2000221925A (ja) | 液晶駆動回路 | |
| JPH04144382A (ja) | ディジタルγ補正回路付液晶表示装置 | |
| JP3548666B2 (ja) | 液晶コントローラおよび液晶表示装置 | |
| JP2641766B2 (ja) | 液晶ディスプレイ装置 | |
| JPH11231822A (ja) | 画像表示装置およびその駆動方法 | |
| JP3172450B2 (ja) | 画像情報処理装置 | |
| JP3240148B2 (ja) | 液晶表示装置 | |
| JP3102488B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH11202837A (ja) | 液晶表示装置およびその駆動回路 | |
| JPH06161391A (ja) | 液晶駆動回路 | |
| JPH08136897A (ja) | 液晶表示装置および液晶表示用の電圧制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071018 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101018 Year of fee payment: 8 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111018 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121018 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |