KR19990044196A - 오프-스크린 영역을 포함하는 프레임 버퍼의 리프레시를 제어하기 위한 회로 및 방법 - Google Patents

오프-스크린 영역을 포함하는 프레임 버퍼의 리프레시를 제어하기 위한 회로 및 방법 Download PDF

Info

Publication number
KR19990044196A
KR19990044196A KR1019980701432A KR19980701432A KR19990044196A KR 19990044196 A KR19990044196 A KR 19990044196A KR 1019980701432 A KR1019980701432 A KR 1019980701432A KR 19980701432 A KR19980701432 A KR 19980701432A KR 19990044196 A KR19990044196 A KR 19990044196A
Authority
KR
South Korea
Prior art keywords
area
data
display
frame buffer
refresh
Prior art date
Application number
KR1019980701432A
Other languages
English (en)
Inventor
수드하이어 샤마
Original Assignee
로버트 에프. 도노휴
시러스 로직, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로버트 에프. 도노휴, 시러스 로직, 인코포레이티드 filed Critical 로버트 에프. 도노휴
Publication of KR19990044196A publication Critical patent/KR19990044196A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/048—Interaction techniques based on graphical user interfaces [GUI]
    • G06F3/0481—Interaction techniques based on graphical user interfaces [GUI] based on specific properties of the displayed interaction object or a metaphor-based environment, e.g. interaction with desktop elements like windows or icons, or assisted by a cursor's changing behaviour or appearance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/048—Interaction techniques based on graphical user interfaces [GUI]
    • G06F3/0481—Interaction techniques based on graphical user interfaces [GUI] based on specific properties of the displayed interaction object or a metaphor-based environment, e.g. interaction with desktop elements like windows or icons, or assisted by a cursor's changing behaviour or appearance
    • G06F3/04817—Interaction techniques based on graphical user interfaces [GUI] based on specific properties of the displayed interaction object or a metaphor-based environment, e.g. interaction with desktop elements like windows or icons, or assisted by a cursor's changing behaviour or appearance using icons
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/08—Cursor circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

프레임 버퍼에 저장된 데이터를 리프레시하기 위한 방법이 제공된다. 프레임 버퍼의 제 1 영역에 저장된 데이터는, 디스플레이 생성을 위한 이러한 데이터의 검색 도중 자동적으로 리프레시된다. 프레임 버퍼의 제 2 영역에 저장된 데이터는 다음의 서브단계에 따라 리프레시된다. 프레임 버퍼의 제 2 영역 내의 선택된 데이터가 다음의 디스플레이 라인의 생성 도중에 필요한 지의 결정이 이루어진다. 프레임 버퍼의 제 2 영역으로부터의 이러한 데이터가 다음 디스플레이 라인의 생성을 위해 필요할 때, 선택된 데이터는 제 2 영역으로부터 판독된다. 제 2 영역으로부터의 데이터가 다음 디스플레이 라인의 생성을 위해 필요하지 않고, 제 2 영역의 리프레시 시간이 도달되었을 때, 제 2 영역의 최소한 한 부분의 리프레시가 시작된다.

Description

오프-스크린 영역을 포함하는 프레임 버퍼의 리프레시를 제어하기 위한 회로 및 방법
비디오/그래픽 디스플레이 성능을 갖는 통상적인 처리 시스템은, 중앙 처리 유니트(CPU), CPU 버스에 의해 CPU와 접속된 디스플레이 제어기, CPU 버스에 접속된 시스템 메모리, 로컬 버스에 의해 디스플레이 제어기에 접속된 프레임 버퍼, 주변 회로(예, 클럭 구동기 및 신호 변환기), 디스플레이 구동기 회로 및 디스플레이 유니트를 포함한다.
CPU는 일반적으로 전체적인 시스템 제어를 제공하고, 시스템 메모리로부터 검색된 사용자 지령 및 프로그램 지령에 응답하여, 디스플레이 유니트 상에 디스플레이될 그래픽 영상의 내용을 제어한다. 예컨대 비디오 그래픽 어레이(VGA) 제어기와 같은 디스플레이 제어기는 일반적으로, CPU와 디스플레이 구동기 회로를 인터페이스시키고, 데이터 갱신 및 디스플레이 리프레시 동작 도중 프레임 버퍼에 대한 그래픽 및/또는 비디오 데이터의 교환을 제어하고, 프레임 버퍼 메모리 동작을 제어하고, 또한 컬러 확장과 같은 주제의 그래픽 또는 비디오 데이터에 대한 부가적인 처리를 수행한다. 디스플레이 구동기 회로는, 그래픽/비디오 디스플레이 영상을 생성하기 위하여, 디스플레이 제어기로부터 수신된 디지털 데이터를 디스플레이 유니트에 의해 요구되는 아날로그 레벨로 변환시킨다.
프레임 버퍼는 통상적으로 온-스크린(on-screen) 메모리 영역, 오프-스크린(off-screen) 영역, 및 커서 및 다수의 아이콘을 한정하는 데이터를 유지하기 위한 영역을 포함한다. 온-스크린 영역은 전체 디스플레이 프레임 내의 각 픽셀의 컬러/밝기(gray-shade)를 한정하는 디스플레이 데이터의 워드를 저장한다. 디스플레이 리프레시 도중, 디스플레이 스크린 상의 대응하는 픽셀이 래스터 주사 도중에 리프레시됨에 따라, 이러한 "픽셀 데이터"는 디스플레이 제어기에 의해 온-스크린 메모리 영역으로부터 한 워드씩 검색된다. 오프-스크린 메모리는 디스플레이 제어기 동작을 위해 필요한 다른 형태의 데이터를 저장한다. 예컨대, 오프-스크린 메모리는 BIOS 동작을 위한 스크래치 패드(scratch pad)로 작용할 수 있다. 커서 영역은 통상적으로 커서 형태와 크기를 한정하는 픽셀 데이터를 저장한다. 커서는 통상적으로 사용자에 의해 결정된 바에 따라, 온-스크린 메모리 데이터로부터 생성된 영상의 한 부분에 오버레이(overlay)된다. 커서는 간혹 전혀 디스플레이가 안 될 수도 있다. 주기적으로 풀업(pull up)되고, 온-스크린 메모리로부터의 픽셀 데이터에 의해 한정된 영상의 "상부"에 디스플레이되는 아이콘에 대해서도 동일하다.
대부분의 프레임 버퍼는 다이내믹 랜덤 억세스 메모리 장치(DRAMs)로 구성된다. 해당 기술 분야에서 공지된 바와 같이, DRAM 장치 내의 메모리 셀 내의 데이터는 주기적으로 리프레시되어야만 한다, 그렇지 않으면 이러한 데이터는 악화되거나 완전히 손실된다. 종래의 DRAMs에 있어서, 셀 리프레시는 판독 동작 또는 리프레시 동작(리프레시 동작은 필수적으로 장치로부터의 데이터 출력이 없는 판독 동작이다) 중에 발생한다. 판독 또는 리프레시는, 주어진 행(row)의 워드 라인이 동작되고, 비트 라인 상의 최종 전압 변화가 감지되는 상태에서, 한 행씩을 기초로 하여 이루어진다. 종래의 검출 증폭기는, 논리 '1'을 저장하는 셀의 악화된 양의 전압에 접속함으로써 초래되는 비트 라인 상의 적은 전압 변화라 할지라도 충분히 측정할 만큼 민감하다. 따라서 검출 증폭기는, 대응하는 비트 라인 상에서 변화하는 검출된 전압에 따라, 완전한 논리 '1' 또는 완전한 논리 '0'을 래치(latch)한다. 이러한 증폭기는 대응하는 셀의 풀(pulls), 비트 라인 및 저장 커패시터를 그들의 원래 값으로 래치하여, 데이터를 리프레시한다.
현재의 디스플레이 시스템에 있어서, 프레임 버퍼 DRAM 리프레시를 제어하는 디스플레이 제어기 내의 리프레시 논리 회로는 통상적으로 다음과 같이 동작한다. 현재의 디스플레이 라인에 대한 데이터가 온-스크린 메모리로부터 검색되는 동안, 리프레시 논리 회로는 아무 동작도 하지 않는다. 현재 라인의 마지막에 도달할 때, 다음 라인이 아이콘 또는 커서 데이터를 포함하는 지를 결정하기 위하여 리프레시 논리 회로는 다음 라인을 검색한다. 커서 또는 아이콘 데이터가 발견되면, 리프레시 논리 회로는 아이콘/커서 데이터의 판독을 시작한다. 그후 리프레시 논리 회로는 휴지 상태로 되돌아가고, 다음 디스플레이 라인에 대한 픽셀 데이터는 온-스크린 메모리로부터 래스터 주사된다. 따라서 아이콘/커서 데이터는 디스플레이 제어기의 후미에서의 이러한 데이터에 적절히 오버레이된다. 커서 또는 아이콘 데이터가 다음 나올 라인 상에 디스플레이되지 않아야 한다면, DRAM에 대한 리프레시 주기가 시작된다. DRAM에서 한 그룹의 행(온-스크린 영역을 포함하는, 임의의 메모리 영역으로부터 통상적으로 3 내지 5행)은 이러한 리프레시 주기 도중에 리프레시된다. 요구되는 각각의 새로운 리프레시 주기에 대해, 리프레시 논리 회로는 전체 DRAM(모든 영역)을 통해 한 그룹씩 순차적으로 주기를 이룬다.
현재 유용한 리프레시 구조의 단점은, 온-스크린 메모리 내의 디스플레이 데이터가, 디스플레이 스크린 리프레시를 위한 판독 도중에 한 번 및 DRAM 리프레시 시퀀스가 온-스크린 메모리를 통해 주기가 이루어질 때 한 번, 두 번 리프레시되는 점이다. 각 리프레시 주기가, CPU에 의한 그래픽 데이터 갱신 또는 블록 데이터 전달을 위한 억세스와 같은, DRAM에 대한 다른 억세스를 방해하기 때문에, 온-스크린 메모리 내의 데이터에 대한 이중 리프레시는 메모리 대역폭을 실질적으로 점유한다.
따라서, 디스플레이 제어 서브시스템에서 프레임 버퍼의 보다 효율적인 리프레시를 가능케 하는 회로, 시스템 및 방법에 대한 필요성이 대두되고 있다. 특히, 이러한 회로, 시스템 및 방법은, 프레임 버퍼의 다른 데이터 영역 각각의 디스플레이 데이터를 리프레시하는데 요구되는 시간을 최소화시켜야 한다.
본 발명은 일반적으로 디스플레이 서브시스템 및 디스플레이 제어기에 관한 것이고, 특히 프레임 버퍼 리프레시(refresh)를 제어하기 위한 회로 및 방법에 관한 것이다.
도 1은 본 발명의 원리를 구현하는 디스플레이 제어 서브시스템의 높은 레벨의 기능 블록도.
도 2는, 도 1의 디스플레이 제어기에 대한 한 예로 적용될 수 있는, 본 발명의 원리에 따른 리프레시 제어 상태 장치의 동작을 설명하는 흐름도.
본 발명의 원리는 디스플레이 제어 서브시스템에서 메모리 주기의 최적화를 제공한다. 특히, DRAM 프레임 버퍼를 리프레시하는데 요구되는 주기 수를 최소화함으로써, 데이터 갱신 및 블록 전달과 같은 다른 중요한 동작을 수행하기 위한 부가적인 억세스가 그 프레임 버퍼에 대해 이루어질 수 있다. 일반적으로, 본 발명에 따라, 프레임 버퍼의 온-스크린 메모리 영역은, 디스플레이 스크린 리프레시를 위한 그곳으로부터의 데이터를 검색함으로써 리프레시될 뿐이다. 실제 리프레시 주기는 보다 더 적은 아이콘, 커서 및 오프-스크린 데이터 저장 영역을 위해서 필요할 뿐이고, 따라서 리프레시를 위한 시간에 도달할 때만 필요하다.
본 발명의 제 1 실시예에 따라, 프레임 버퍼 내에 저장된 데이터를 리프레시하기 위한 방법이 제공된다. 프레임 버퍼의 제 1 영역 내에 저장된 데이터는, 디스플레이 생성을 위한 이러한 데이터의 검색 도중에 자동적으로 리프레시된다. 프레임 버퍼의 제 2 영역 내에 저장된 데이터는 다음과 같이 리프레시된다. 프레임 버퍼의 제 2 영역 내의 데이터가 바로 다음 디스플레이 라인의 생성 도중에 필요한 지의 여부에 대한 결정이 이루어진다. 그후 제 2 영역으로부터 선택된 데이터는, 제 2 영역으로부터의 데이터가 바로 다음의 디스플레이 라인의 생성을 위해 필요할 때, 판독된다. 제 2 영역으로부터의 데이터가 디스플레이 라인의 생성을 위해 필요하지 않고, 제 2 영역의 리프레시 시간에 도달할 때, 제 2 영역의 최소한 한 부분의 리프레시는 시작된다.
본 발명 원리의 제 2 실시예에 따라, 프레임 버퍼 리프레시를 위한 다른 방법이 제공된다. 프레임 버퍼의 온-스크린 영역은, 다수의 디스플레이 라인의 생성을 위한 그곳으로부터의 픽셀 데이터를 검색함으로써 리프레시된다. 프레임 버퍼의 제 2 영역은, 온-스크린 영역으로부터의 제 1 디스플레이 라인에 대응하는 픽셀 데이터의 검색과, 온-스크린 메모리로부터의 제 2 디스플레이 라인에 대응하는 픽셀 데이터의 검색 사이의 한 주기 도중에 선택적으로 리프레시되고, 상기 제 2 영역을 리프레시하는 단계는 다음의 서브-단계를 포함한다. 제 2 디스플레이 라인의 생성 도중에 제 2 영역으로부터의 데이터가 요구되는 지의 결정이 이루어진다. 그후 선택된 데이터는, 제 2 영역으로부터의 데이터가 제 2 디스플레이 라인의 디스플레이를 위해 필요할 때, 제 2 영역으로부터 판독된다. 제 2 영역으로부터의 데이터가 제 2 디스플레이 라인의 디스플레이를 위해 필요하지 않고, 제 2 영역의 리프레시가 필요할 때, 제 2 영역의 최소한 한 부분은 리프레시된다. 최종적으로, 제 2 데이터로부터의 데이터가 제 2 라인의 디스플레이를 위해 필요하지 않고, 제 2 영역이 리프레시를 필요로 하지 않을 때, 온-스크린 및 제 2 메모리 영역 중 선택된 하나의 영역에 대한 억세스가 허용된다.
본 발명의 다른 실시예에 따라, 디스플레이 생성을 위한 관련 프레임 버퍼의 온-스크린 영역으로부터 데이터의 검색 도중에 리프레시 제어 회로를 휴지 상태로 하기 위한 회로를 포함하는 리프레시 제어 회로가 제공된다. 또한, 프레임 버퍼의 제 2 영역 내에 저장된 데이터를 리프레시하기 위한 회로가 제공된다. 리프레시하기 위한 상기 회로는, 프레임 버퍼의 제 2 영역 내의 데이터가 선택된 디스플레이 라인의 생성 도중에 필요한 지의 여부를 결정하기 위하여, 동작할 수 있다. 제 2 영역으로부터의 데이터가 이러한 선택된 디스플레이 라인의 생성을 위해 필요할 때, 리프레시하기 위한 상기 회로는 제 2 영역으로부터의 선택된 데이터의 판독을 시작하도록 추가로 동작할 수 있다. 더욱이, 제 2의 영역으로부터의 데이터가 선택된 디스플레이 라인의 생성을 위해 필요하지 않고, 제 2 영역의 리프레시 시간에 도달하였을 때, 리프레시하기 위한 상기 회로는 제 2 영역의 최소한 한 부분을 리프레시를 시작하도록 동작할 수 있다.
본 발명의 부가적인 실시예에 따라, 온-스크린 메모리 영역과 제 2의 메모리 영역을 구비한 프레임 버퍼를 포함하는 디스플레이 제어 시스템이 제공된다. 다수의 디스플레이 라인 생성의 온-스크린 메모리 영역으로부터 픽셀 데이터를 검색하기 위한 디스플레이 제어기가 제공된다. 상기 시스템은, 온-스크린 영역으로부터 제 1 디스플레이 라인에 대응하는 픽셀 데이터의 검색 영역과, 온-스크린 메모리로부터 제 2 디스플레이 라인에 대응하는 픽셀 데이터의 검색 영역 사이의 한 기간 동안 프레임 버퍼의 제 2 영역을 리프레시하기 위한 리프레시 상태 장치를 포함한다. 제 2 영역으로부터의 데이터가 제 2 디스플레이 라인의 디스플레이의 생성을 위해 필요한지의 여부를 결정하기 위하여, 상기 상태 장치는 동작할 수 있다. 제 2 영역으로부터의 데이터가 제 2 디스플레이 라인의 디스플레이를 위해 필요할 때, 상기 리프레시 상태 장치는, 제 2 영역으로부터 선택된 데이터의 디스플레이 제어기에 의한 리프레시를 개시시킨다. 제 2 영역으로부터의 데이터가 제 2 디스플레이 라인의 디스플레이를 위해 필요하지 않고, 제 2 영역의 리프레시가 필요할 때, 상기 리프레시 상태 장치는 제 2 영역의 최소한 한 부분의 리프레시를 개시시킨다. 최종적으로, 제 2 영역으로부터의 데이터가 제 2 라인의 디스플레이를 위해 필요하지 않고, 제 2 영역이 리프레시를 필요로 하지 않을 때, 상기 리프레시 상태 장치는, 온-스크린 및 제 2 메모리 영역 중 선택된 영역에 대한 억세스를 승인하도록, 동작할 수 있다.
본 발명의 원리는, 디스플레이 제어 서브시스템에서 프레임 버퍼의 보다 더 효율적인 리프레시를 가능케 하는 회로, 시스템 및 방법의 실행을 제공한다. 특히, 본 발명의 원리는 프레임 버퍼의 각각의 다른 영역에서 디스플레이 데이터를 리프레시하는데 필요한 시간을 최적화시킨다. 리프레시 주기의 수를 최소화하여 리프레시 시간을 최적화함으로써, 디스플레이 데이터 갱신과 같은 프레임 버퍼에 대한 다른 억세스를 위해 대신 사용될 수 있는 주기의 수는 극대화된다. 결과적으로, 보다 더 높은 성능을 갖는 데이터 처리 시스템이 구성될 수 있다.
다음의 본 발명의 상세한 설명이 보다 더 잘 이해될 수 있도록, 상기는 본 발명의 특성 및 기술적인 장점을 보다 더 넓게 약술하였다. 본 발명의 청구범위의 요지를 구성하는 본 발명의 부가적인 특성 및 장점은 이후로 설명된다. 당업자라면, 설명된 개념 및 특정 실시예가 본 발명의 동일한 목적을 수행하기 위한 다른 구조를 변경하거나 또는 설계하는 기초로서 쉽게 사용될 수 있음을 알 수 있을 것이다. 또한, 당업자라면 첨부된 청구범위의 사상과 범주에서 벗어남이 없이 이와 같은 등가의 구조를 실현할 수 있을 것이다.
본 발명 및 이의 장점의 보다 더 완벽한 이해를 위하여, 다음의 도면과 관련된 다음의 설명에 대한 참조가 이루어진다.
도 1은 그래픽 및/또는 비디오 데이터의 디스플레이를 제어하는 처리 시스템(100) 부분의 높은 레벨의 기능 블록도이다. 시스템(100)은 중앙 처리 유니트(101), CPU 버스(102), 디스플레이 제어기(103), 프레임 버퍼(104), 디지털-아날로그 변환기(DAC)(105) 및 디스플레이 장치(106)를 포함한다. 본 발명의 원리에 따라, 디스플레이 제어기(103), 프레임 버퍼(104) 및 DAC(105)는 단일의 집적 회로 칩(107)에 함께 제작된다.
CPU("마스터")(101)는 시스템(100)의 전체적인 동작을 제어하고, 사용자 지령 하에서 디스플레이 유니트(106) 상에 디스플레이될 그래픽 데이터의 내용을 결정하고, 다수의 데이터 처리 기능을 수행한다. CPU(101)은 예컨대 상업적인 개인용 컴퓨터에 사용되는 범용 마이크로 프로세서이다. CPU(101)는 예컨대 로컬 버스, ISA 버스 또는 PCI 버스와 같은 CPU 버스(102)를 통해 시스템(100)의 나머지와 통신한다. DAC(105)는 제어기(103)로부터 디지털 데이터를 수신하고, 이에 따라 디스플레이(106)를 구동하는데 필요한 아날로그 데이터를 출력한다. 시스템(100)의 특정 실행에 따라, 몇 가지의 선택 사항을 지정하기 위하여, DAC(105)는 또한 컬러 팔레트, YUV-RGB 포맷 변환 회로, 및/또는 x- 및 y-줌밍(zooming) 회로를 포함할 수 있다.
디스플레이(106)는 예컨대 CRT 유니트 또는 액정 디스플레이 장치, 전자 발광 디스플레이 장치(ELD), 플라즈마 디스플레이 장치(PLD), 또는 디스플레이 스크린에 다수의 픽셀로 영상을 디스플레이하는 다른 형태의 디스플레이 장치가 될 수 있다. 더욱이, 디스플레이(106)는 (직접 디지털 데이터를 받아들이는) 디지털 마이크로미러(micromirror) 장치 또는 실리콘 카바이드(silicon cabide) 유사 장치와 같은 최신 장치가 될 수 있다. 다른 실시예에 있어서, 디스플레이(106)는 레이저 프린터 또는 유사한 문서 관찰/프린터 장치와 같은 다른 형태의 출력 장치가 될 수 있음을 주목해야 한다.
도시된 실시예에 있어서, 제어기(103)는, 무엇보다도 프레임 버퍼(104)에 대한 그래픽 및/또는 비디오 데이터의 교환을 제어하고, 메모리 리프레시를 제어하고, 컬러 확장과 같은 데이터 처리 기능을 수행하는 VGA 제어기와 같은 디스플레이 제어기이다. 디스플레이 제어기는 디스플레이의 특정 응용을 위한 "마스터"이고, 따라서 CPU(101)를 자유롭게 하여, CPU(101)로 하여금 계산의 일(task)을 할 수 있도록 한다. 더욱이, 디스플레이 제어기의 구조는, 범용 마이크로 프로세서의 기능보다 훨씬 우수한 방법으로, 그래픽 및 비디오 기능의 수행을 최적화한다. 몇 가지의 선택 사항을 지정하기 위하여, 제어기(103)는 컬러 팔레트, 커서 생성 하드웨어, 및/또는 비디오-그래픽 변환 회로를 포함할 수 있다.
본 발명의 원리에 따라, 디스플레이 제어기(103)에 개선된 리프레시 논리 상태 장치가 제공된다. 다른 실시예에 있어서 이러한 상태 장치는 다른 곳에 위치할 수 있다 할지라도, 이러한 상태 장치는 종래의 디스플레이 제어기 내에 근거를 둔 메모리 시퀀서(sequencer)의 부분으로서 양호하게 제공된다. 양호한 실시예의 이러한 상태 장치의 디스플레이 리프레시 동작은 도 2의 흐름도에서 설명된다.
디스플레이 제어기에 의한 각 디스플레이 프레임의 각 디스플레이 라인의 스크린 리프레시를 위한 픽셀 데이터의 검색 도중, 리프레시 상태 장치는 단계(201)에서 휴지 상태로 들어간다. 데이터의 이러한 주기적인 검색은 통상적으로 초당 72 프레임의 빈도로 발생한다. 따라서, 프레임 버퍼(104)의 온-스크린 영역에서 주어진 DRAM 셀을 위한 리프레시 주기(즉, 디스플레이 리프레시만의 도중에 판독에 의한 주어진 셀의 자동 리프레시 사이의 주기)는 13.8 밀리세컨드(ms)이다. 종래의 DRAM 장치의 셀에 대해, 13.8 밀리세컨드는, 데이터가 손실되지 않거나 또는 특정 리프레시 동작을 간섭함이 없이 실질적으로 악화되지 않도록 보장하기에 충분히 짧은 기간이다. 60 Hz의 허용 가능한 가장 낮은 스크린 리프레시 속도에 대해, 리프레시 주기는 16 밀리세컨드로 증가하고, 이것 또한 아직까지 충분하게 적은 것이다.
현재 디스플레이 라인의 마지막에 도달할 때, 제어 신호(EOL : end of line)는 활성으로 된다. EOL 신호는 제어기(103) 내의 종래의 CRT 제어 회로 내에서 생성된다. 그후, 단계(202)에서 커서 또는 아이콘 정보가 다음 디스플레이 라인에서 출현하는 지의 결정이 이루어진다. 커서 또는 아이콘이 스크린에 출현하는 지를 나타내고, 이러한 커서/아이콘이 출현하는 곳을 한정하는 정보를 포함하는 종래의 디스플레이 제어기(103)의 내부에 통상적으로 근거를 둔 내부적으로 생성된 신호의 상태를 감시함으로써, 이러한 결정이 이루어진다.
커서/아이콘 데이터가 다음의 디스플레이 라인에 출현하면, 필요한 픽셀 데이터는 단계(203)에서 프레임 버퍼(104)의 대응하는 아이콘 또는 커서 영역으로부터 판독된다. 그후, 커서/아이콘 데이터는 판독 셀 내에서 단계(201)의 다음 발생 시 검색될 온-스크린 픽셀 데이터의 오버레이(overlay)를 위하여 대기 상태가 된다. 단계(203)의 종료 시, 상태 장치는 단계(201)의 휴지 상태로 되돌아가고, 검색된 온-스크린 메모리 내의 다음 디스플레이 라인으로부터의 픽셀 데이터 중 최소한 일부는, 단계(203)에서 검색된 커서 또는 아이콘 데이터에 의해 제어기(103)의 후미에서 오버레이된다.
단계(202)에서 커서 또는 아이콘 정보가 다음의 라인 상에서 디스플레이되지 않을 것으로 결정되면, 처리는 단계(204)에서 지속된다. 단계(204)에서, 아이콘, 커서 및 프레임 버퍼(104)의 오프-스크린 영역을 리프레시할 시간에 도달하였는 지의 여부가 결정된다. 이 단계는 예컨대 제어기(103) 내의 종래의 리프레시 타이머를 감시함으로써 이루어질 수 있다. 리프레시 타이머는 예컨대 각각의 새로운 디스플레이 프레임의 시작을 나타내는 각 수직 동기(VSYNC) 신호로 재설정될 수 있다. 리프레시 시간에 도달하였다면, 아이콘, 커서 및 오프-스크린 영역만을 포함하는 제한된 프레임 버퍼 영역을 위한 리프레시 주기가 시작된다. 아이콘, 커서 및 오프-스크린 메모리 영역의 크기(통상적으로 전부 16 kB) 및/또는 하나의 디스플레이 주사선의 마지막과 다음 주사선의 시작 사이의 시간에 따라, 아이콘, 커서 및 오프-스크린 메모리 영역의 전체가 모두 한 번에 리프레시된다. 선택적으로, 3 내지 5 개의 DRAM 행이 주어진 디스플레이 라인의 마지막에 리프레시되고, 3 내지 5 개의 다음의 행이 후속하는 라인의 마지막에 리프레시되고, 제한된 영역의 리프레시가 종료될 때까지 이와 같이 리프레시된다. 모든 응용 또는 모든 예가 오프-스크린 메모리의 사용을 필요로 하지 않음을 주목해야 한다. 오프-스크린 메모리가 사용되지 않는다면, 오프-스크린 메모리에 할당된 임의 영역의 리프레시는 보류될 수 있다. 레지스터 제어 비트는 임의의 오프-스크린 메모리 영역의 리프레시가 발생하는 지의 여부를 제어하도록 설정될 수 있다.
단계(204)에 있어서, 아이콘, 커서 및 오프-스크린 영역을 위한 리프레시 시간에 도달하지 않았다면, 상태 장치는 단계(206)로 이동한다. 단계(206)에 있어서, 프레임 버퍼(104)에 대한 다른 억세스는, EOL 신호가 비활성이 되고, 처리가 단계(201)로 되돌아갈 때까지, 허용된다. 예컨대 이 단계 도중, CPU(101)는 데이터 갱신을 실현하기 위한 이러한 기간 도중에 온-스크린, 오프-스크린 또는 커서/아이콘 메모리 영역에 대한 억세스를 수행할 수 있다. 더욱이, 비트-블록 전달(BLIT)과 같은 메모리 생성은, CPU(101) 및/또는 디스플레이 제어기(103) 내의 BLIT 엔진(engine)의 제어 하에서 이 주기 도중에 수행될 수 있다.
리프레시 주기 (동작)의 보존은, 단계(206)가 수행될 수 있는 도중 디스플레이 프레임마다의 상당한 수의 주기를 양호하게 제공한다. 이것은 본 발명에 따른 프레임 버퍼 리프레시의 효율적인 제어의 직접적인 결과이다. 상술한 바와 같이, 온-스크린 메모리(통상적으로 1 MB 정도인 대부분의 DRAM 메모리 공간)의 리프레시는 디스플레이 주사선 리프레시 도중의 판독에 의해 달성된다. 실제 리프레시 주기는, 보다 더 적은 아이콘 및 커서 영역과, 사용되었다면 오프-스크린 메모리 영역을 위하여, 이들 영역의 판독이 충분한 빈도로 수행되지 않을 때(즉, 리프레시 시간에 도달하였을 때)에만 필요할 뿐이다. 더욱이, 리프레시 동작이 수행되어야만 한다 할지라도, 이들 리프레시 동작은, 프레임 버퍼(104)의 DRAM 장치의 리프레시 요구 사항에 따라, 각 디스플레이 프레임마다 약간의 라인의 종료에서만 필요할 수 있다. 각 디스플레이 프레임은 통상적으로 수 백 라인이기 때문에, 한 라인의 주사의 마지막과 다음 라인의 주사의 시작 사이에 수 백 개의 EOL(end-of-line) 주기가 존재한다. 이들 각각의 주기 도중에, 종래 기술에서 전체 프레임 버퍼 DRAM 리프레시를 위해 사용되는 주기는 이제 다른 동작을 위해 사용될 수 있다.
본 발명과 그 장점이 상세하게 설명되었지만, 여기에서는 첨부된 청구범위에 의해 한정된 본 발명의 사상과 범주로부터 벗어남이 없이 많은 변화, 교체 및 개조가 이루어질 수 있다.

Claims (19)

  1. 프레임 버퍼에 저장된 데이터를 리프레시하기 위한 방법에 있어서,
    디스플레이 생성을 위한 상기 데이터의 검색 동안에, 상기 프레임 버퍼의 제 1 영역에 저장된 데이터를 자동적으로 리프레시하는 단계와,
    상기 프레임 버퍼의 제 2 영역에 저장된 데이터를 리프레시하는 단계를 포함하며,
    상기 제 2 영역에 저장된 데이터를 리프레시하는 단계는,
    바로 그 다음 디스플레이 라인의 생성 동안에, 상기 프레임 버퍼의 상기 제 2 영역의 데이터가 필요한 지를 결정하는 서브단계(substep)와,
    상기 제 2 영역으로부터의 데이터가 상기 바로 그 다음 디스플레이 라인의 생성을 위하여 필요할 때, 상기 제 2 영역으로부터의 선택된 데이터를 판독하는 서브단계와,
    상기 제 2 영역으로부터의 데이터가 상기 바로 그 다음 디스플레이 라인의 생성을 위하여 필요하지 않고, 상기 제 2 영역의 리프레시 시간에 도달되었을 때, 상기 제 2 영역 중 최소한 한 부분의 리프레시를 시작하는 서브단계를 포함하는 것을 특징으로 하는 프레임 버퍼에 저장된 데이터를 리프레시하기 위한 방법.
  2. 제 1항에 있어서, 상기 제 2 영역으로부터의 상기 데이터가 필요하지 않고, 상기 제 2 영역의 리프레시 시간에 도달되지 않았을 때, 상기 프레임 버퍼에 대한 억세스를 허용하는 단계를 더 포함하는 것을 특징으로 하는 프레임 버퍼에 저장된 데이터를 리프레시하기 위한 방법.
  3. 제 1항에 있어서, 상기 제 1 영역은 상기 프레임 버퍼의 온-스크린 영역을 포함하는 것을 특징으로 하는 프레임 버퍼에 저장된 데이터를 리프레시하기 위한 방법.
  4. 제 1항에 있어서, 상기 제 2 영역이 아이콘 데이터를 저장하는 것을 특징으로 하는 프레임 버퍼에 저장된 데이터를 리프레시하기 위한 방법.
  5. 제 1항에 있어서, 상기 제 2 영역은 커서 데이터를 저장하는 것을 특징으로 하는 프레임 버퍼에 저장된 데이터를 리프레시하기 위한 방법.
  6. 제 2항에 있어서, 상기 프레임 버퍼에 대한 억세스를 허용하는 상기 단계는, 디스플레이 데이터 갱신을 위한 상기 제 1 및 제 2 프레임 버퍼 영역 중 선택된 하나의 영역에 대한 억세스를 허용하는 단계를 포함하는 것을 특징으로 하는 프레임 버퍼에 저장된 데이터를 리프레시하기 위한 방법.
  7. 제 2항에 있어서, 상기 프레임 버퍼에 대한 억세스를 허용하는 상기 단계는, 블록 전달을 실행하기 위한 상기 제 1 및 제 2 프레임 버퍼 영역 중 선택된 하나의 영역에 대한 억세스를 허용하는 단계를 포함하는 것을 특징으로 하는 프레임 버퍼에 저장된 데이터를 리프레시하기 위한 방법.
  8. 프레임 버퍼 리프레시 방법에 있어서,
    다수의 디스플레이 라인의 생성을 위하여 상기 프레임 버퍼의 온-스크린 영역으로부터의 픽셀 데이터를 검색함으로써 상기 프레임 버퍼의 온-스크린 영역을 리프레시하는 단계와,
    상기 온-스크린 영역으로부터 제 1 디스플레이 라인에 대응하는 픽셀 데이터의 검색과, 상기 온-스크린 메모리로부터 제 2 디스플레이 라인에 대응하는 픽셀 데이터의 검색 사이의 기간 동안에, 상기 프레임 버퍼의 제 2 영역을 선택적으로 리프레시하는 단계를 포함하며,
    상기 프레임 버퍼의 제 2 영역을 선택적으로 리프레시하는 단계는,
    상기 제 2 영역으로부터의 데이터가 상기 제 2 디스플레이 라인의 디스플레이 생성 동안에 필요한 지를 결정하는 서브단계와,
    상기 제 2 영역으로부터 상기 데이터가 상기 제 2 디스플레이 라인의 디스플레이를 위해 필요할 때, 제 2 영역으로부터 선택된 데이터를 판독하는 서브단계와,
    상기 제 2 영역으로부터의 데이터가 상기 제 2 디스플레이 라인의 디스플레이를 위해 필요하지 않고, 상기 제 2 영역의 리프레시가 필요할 때, 상기 제 2 영역의 최소한 한 부분을 리프레시하는 서브단계와,
    상기 제 2 영역으로부터의 데이터가 상기 제 2 라인의 디스플레이를 위해 필요하지 않고, 상기 제 2영역이 리프레시를 요구하지 않을 때, 상기 온-스크린 및 제 2 메모리 영역 중 선택된 하나의 영역에 대한 억세스를 허용하는 서브단계를 포함하는 것을 특징으로 하는 프레임 버퍼 리프레시 방법.
  9. 제 8항에 있어서, 상기 결정 단계는 상기 제 2 메모리 영역으로부터의 데이터의 디스플레이를 제어하는 레지스터로부터 판독하는 단계를 포함하는 것을 특징으로 하는 프레임 버퍼 리프레시 방법.
  10. 제 8항에 있어서, 상기 제 2 메모리 영역은 아이콘 저장 영역을 포함하는 것을 특징으로 하는 프레임 버퍼 리프레시 방법.
  11. 제 8항에 있어서, 상기 제 2메모리 영역은 커서 저장 영역을 포함하는 것을 특징으로 하는 프레임 버퍼 리프레시 방법.
  12. 리프레시 제어 회로에 있어서,
    디스플레이 생성을 위한 해당 프레임 버퍼의 온-스크린 영역으로부터의 데이터의 검색 동안에, 상기 리프레시 제어 회로를 휴지 상태로 하기 위한 회로와,
    상기 프레임 버퍼의 제 2 영역에 저장된 데이터를 선택적으로 리프레시하기 위한 회로를 포함하며,
    상기 선택적으로 리프레시하기 위한 회로는,
    선택된 디스플레이 라인의 생성 동안에, 상기 프레임 버퍼의 상기 제 2 영역의 데이터가 필요한 지를 결정하고,
    상기 제 2 영역으로부터의 데이터가 상기 디스플레이 라인의 생성을 위하여 필요할 때, 상기 제 2 영역으로부터 선택된 데이터의 판독을 시작하고,
    상기 제 2 영역으로부터의 데이터가 상기 디스플레이 라인의 생성을 위하여 필요하지 않고, 상기 제 2 영역의 리프레시 시간이 도달되었을 때, 상기 제 2 영역의 최소한 한 부분의 리프레시를 시작하기 위하여 동작할 수 있는 것을 특징으로 하는 리프레시 제어 회로.
  13. 제 12항에 있어서, 상기 리프레시 제어 회로는 디스플레이 제어기의 한 부분을 형성하는 상태 장치를 포함하는 것을 특징으로 하는 리프레시 제어 회로.
  14. 제 12항에 있어서, 상기 제 2 영역은 커서 메모리를 포함하는 것을 특징으로 하는 리프레시 제어 회로.
  15. 제 12항에 있어서, 상기 제 2 영역은 아이콘 메모리를 포함하는 것을 특징으로 하는 리프레시 제어 회로.
  16. 제 12항에 있어서, 상기 제 2 영역은 오프-스크린 메모리를 포함하는 것을 특징으로 하는 리프레시 제어 회로.
  17. 디스플레이 제어 시스템에 있어서,
    온-스크린 메모리 영역과 제 2 메모리 영역을 포함하는 프레임 버퍼와,
    다수의 디스플레이 라인의 생성을 위하여 상기 온-스크린 메모리 영역으로부터 픽셀 데이터를 검색하기 위한 디스플레이 제어기와,
    상기 온-스크린 영역으로부터 상기 제 1 디스플레이 라인에 대응하는 픽셀 데이터의 검색과, 상기 온-스크린 메모리로부터 상기 제 2 디스플레이 라인에 대응하는 픽셀 데이터의 검색 사이의 기간 동안에, 상기 프레임 버퍼의 제 2 영역을 리프레시하기 위한 리프레시 상태 장치를 포함하며,
    상기 리프레시 상태 장치는,
    상기 제 2 영역으로부터의 데이터가 상기 제 2 디스플레이 라인의 디스플레이 생성을 위하여 필요한 지를 결정하고,
    상기 제 2 영역으로부터의 데이터가 상기 제 2 디스플레이 라인의 디스플레이를 위하여 필요할 때, 상기 디스플레이 제어기에 의한 제 2 영역으로부터 선택된 데이터의 판독을 시작하고,
    상기 제 2 영역으로부터의 데이터가 상기 제 2 디스플레이 라인의 디스플레이를 위하여 필요하지 않고, 상기 제 2 영역의 리프레시가 필요할 때, 상기 제 2 영역의 최소한 한 부분의 리프레시를 시작하고,
    상기 제 2 영역으로부터의 데이터가 상기 제 2 라인의 디스플레이를 위하여 필요하지 않고, 상기 제 2 영역이 리프레시를 필요로 하지 않을 때, 상기 온-스크린 및 제 2 메모리 영역 중 선택된 하나의 영역에 대한 억세스를 승인하기 위하여 동작할 수 있는 것을 특징으로 하는 디스플레이 제어 시스템.
  18. 제 17항에 있어서, 상기 디스플레이 제어 시스템은 CPU를 더 포함하는데, 상기 CPU는, 억세스가 상기 리프레시 상태 장치에 의해 승인될 때, 상기 메모리 영역 중 상기 선택된 하나의 영역에 저장된 데이터를 갱신하는 것을 특징으로 하는 디스플레이 제어 시스템.
  19. 제 17항에 있어서, 상기 디스플레이 제어기는, 억세스가 상기 리프레시 상태 장치에 의해 승인될 때, 블록 전달을 수행하기 위해 추가로 동작할 수 있는 것을 특징으로 하는 디스플레이 제어 시스템.
KR1019980701432A 1995-08-28 1996-08-28 오프-스크린 영역을 포함하는 프레임 버퍼의 리프레시를 제어하기 위한 회로 및 방법 KR19990044196A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US51999295A 1995-08-28 1995-08-28
US8/519,992 1995-08-28

Publications (1)

Publication Number Publication Date
KR19990044196A true KR19990044196A (ko) 1999-06-25

Family

ID=24070741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980701432A KR19990044196A (ko) 1995-08-28 1996-08-28 오프-스크린 영역을 포함하는 프레임 버퍼의 리프레시를 제어하기 위한 회로 및 방법

Country Status (4)

Country Link
EP (1) EP0847571A1 (ko)
JP (1) JPH11514450A (ko)
KR (1) KR19990044196A (ko)
WO (1) WO1997008676A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4482979A (en) * 1982-02-04 1984-11-13 May George A Video computing system with automatically refreshed memory
JPS60113395A (ja) * 1983-11-25 1985-06-19 Hitachi Ltd メモリ制御回路
DE3588173T2 (de) * 1984-07-23 1998-06-10 Texas Instruments Inc Videosystem
GB2203316B (en) * 1987-04-02 1991-04-03 Ibm Display system with symbol font memory
US5058041A (en) * 1988-06-13 1991-10-15 Rose Robert C Semaphore controlled video chip loading in a computer video graphics system

Also Published As

Publication number Publication date
JPH11514450A (ja) 1999-12-07
EP0847571A1 (en) 1998-06-17
WO1997008676A1 (en) 1997-03-06

Similar Documents

Publication Publication Date Title
EP0422298B1 (en) Display system
JP3321651B2 (ja) コンピュータの出力表示のためのフレームバッファメモリを提供する装置および方法
KR100699067B1 (ko) 표시메모리회로를 구비한 표시컨트롤러
JPH0527716A (ja) 表示装置
US5710570A (en) Information processing unit having display functions
EP0279225B1 (en) Reconfigurable counters for addressing in graphics display systems
US5945974A (en) Display controller with integrated half frame buffer and systems and methods using the same
JP2001195230A (ja) 描画処理システム、及び描画演算を行う半導体集積回路
EP1639576B1 (en) Memory controller and data driver for flat panel display
JPH064041A (ja) 表示制御装置及び方法
JPH09212417A (ja) 処理システム、データ処理システム、ディスプレイシステム、及びコントローラをメモリとインタフェースさせる方法
US6734863B1 (en) Display controller for display apparatus
JPH08278778A (ja) 画像表示制御方法及び画像表示制御装置
JPH11510620A (ja) 統合されたシステム／フレームバッファメモリ及びシステム、ならびにそれらの使用方法
WO1996041328A1 (en) Computer system with dual-panel lcd display
KR19990044196A (ko) 오프-스크린 영역을 포함하는 프레임 버퍼의 리프레시를 제어하기 위한 회로 및 방법
JP2003108091A (ja) ドライバ回路及びディスプレイ
JPH08115594A (ja) デュアルポートｄｒａｍのデータ読出転送とリフレッシュの方法
JPH07234773A (ja) 表示制御装置
JP3227200B2 (ja) 表示制御装置及び方法
JP2003108092A (ja) ドライバ回路及びディスプレイ
JPH11109937A (ja) 表示制御装置
JP3468667B2 (ja) 表示制御装置および表示装置
JPH0981084A (ja) 表示装置および画面の表示制御方法
JPH0654429B2 (ja) 動画表示制御装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid