JP2011014042A - 情報処理装置、情報処理装置の電力制御方法、およびコンピュータが実行可能なプログラム - Google Patents

情報処理装置、情報処理装置の電力制御方法、およびコンピュータが実行可能なプログラム Download PDF

Info

Publication number
JP2011014042A
JP2011014042A JP2009159138A JP2009159138A JP2011014042A JP 2011014042 A JP2011014042 A JP 2011014042A JP 2009159138 A JP2009159138 A JP 2009159138A JP 2009159138 A JP2009159138 A JP 2009159138A JP 2011014042 A JP2011014042 A JP 2011014042A
Authority
JP
Japan
Prior art keywords
power
processing apparatus
information processing
power supply
network device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009159138A
Other languages
English (en)
Other versions
JP5095682B2 (ja
Inventor
Yasumichi Tsukamoto
泰通 塚本
Kohei Shibata
浩平 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Singapore Pte Ltd
Original Assignee
Lenovo Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lenovo Singapore Pte Ltd filed Critical Lenovo Singapore Pte Ltd
Priority to JP2009159138A priority Critical patent/JP5095682B2/ja
Priority to US12/825,577 priority patent/US9417686B2/en
Priority to CN201010224989.6A priority patent/CN101943941B/zh
Publication of JP2011014042A publication Critical patent/JP2011014042A/ja
Application granted granted Critical
Publication of JP5095682B2 publication Critical patent/JP5095682B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3278Power saving in modem or I/O interface
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/50Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Abstract

【課題】ウェイクアップ機能を備えた情報処理装置において、ネットワークデバイスの消費電力を低減してより待機電力を低減することが可能な情報処理装置、情報処理装置の電力制御方法、およびコンピュータが実行可能なプログラムを提供することを目的とする。
【解決手段】エンベデッドコントローラ41は、Sxに移行する際に、WLANカード48がアソシエーションしているか否かを判断し、アソシエーションしていない場合には、電源からWLANカード48への電力供給をOFFさせる一方、アソシエーションしている場合には、電源からWLAN48への電力供給を継続させる。
【選択図】 図2

Description

本発明は、情報処理装置、情報処理装置の電力制御方法、およびコンピュータが実行可能なプログラムに関し、詳細には、ネットワークデバイスを搭載し、かつ、ウェイクアップ機能を備えた情報処理装置、情報処理装置の電力制御方法、およびコンピュータが実行可能なプログラムに関する。
コンピュータ装置等におけるシステムのパワーオフ時の電力、特に、例えばACアダプタ等の電力供給装置から電力が供給される場合の待機電力は、近年の環境問題の観点から低減の要求が高まっている。2000年から導入された(財)日本環境協会のエコマーク(商標)の基準では、パワーオフ時の電力として、ACアダプタを含み且つウェイクアップ機能のない機種として1W以下とされ、ウェイクアップ機能のある機種は3W以下とされている。
ここで、ウェイクアップ機能とは、手元から離れた場所にあるコンピュータの電源を遠隔操作によりオンにして起動する機能であり(例えば、非特許文献1参照)、オペレータが手で電源を入れる代わりに、遠隔地の操作に基づくネットワークからの指示によって電源を入れることが可能である。WAKE-ON-LAN(ウェイク・オン・ラン)がその代表的なものであり、かかる機能によって、電源の入っていないコンピュータの管理を中央にて一括して行うことが可能となる。
ここで、コンピュータでは、パワーオフ時であっても通信からのウェイクアップ機能の実現に際して電力を消費するアクティブなロジックが存在する。その結果、ウェイクアップ機能を実現する機種では、ウェイクアップ機能のない場合に比べてパワーオフ時における電力が増大する。このウェイクアップ時の電力消費要因としては、WAKE-ON-LANにあっては、ネットワークから特定のパケットを認識してPCを立ち上げるために、対象となるイーサネット(Ethernet、登録商標)アダプタのウェイクアップ用電源VAUXをONにしておくことが挙げられる。
ウェイクアップ機能を備えたコンピュータ装置において、待機電力を低減する技術として、例えば、以下の方法が提案されている。
特許文献1では、ウェイクアップ機能がユーザにより使用設定されていること、実際にウェイクアップ機能を実現可能なデバイスが存在すること、ウェイクアップ機能を実現可能なデバイスだけに補助電源からの電力を供給すること、の3種類の制御によって、パワーオフ時の待機電力を削減する技術が提案されている。
また、特許文献2では、電源回路は、ネットワークコントローラの電源を含む複数の電源を、通常はACアダプタによってAC電源から生成されるDC電源から生成し、AC電源が遮断されている状態ではバッテリから生成し、他方、EC/KBCは、システム動作状態がスリープまたはシャットダウン状態にあるときにAC電源が遮断されている場合、電源回路を制御してネットワークコントローラの電源をオフさせる技術が提案されている。
特開2007−172314 特開2003−195989
http://www.intel.com/network/connectivity/resources/doc_library/tech_brief/wowlan_tech_brief.pdf、IntelR CentrinoR Mobile Technology Wake on Wireless LAN Feature Technical Brief
本発明は、上記に鑑みてなされたものであって、ウェイクアップ機能を備えた情報処理装置において、ネットワークデバイスの消費電力を低減してより待機電力を低減することが可能な情報処理装置、情報処理装置の電力制御方法、およびコンピュータが実行可能なプログラムを提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、ネットワークデバイスを搭載し、かつ、ウェイクアップ機能を備えた情報処理装置において、各部に電力を供給する電源と、前記電源を制御する電源制御手段と、を備え、前記電源制御手段は、情報処理装置が省電力状態に移行する際に、前記ネットワークデバイスがアソシエーションしているか否かを判断し、アソシエーションしていない場合には、前記電源から前記ネットワークデバイスへの電力供給をOFFさせる一方、アソシエーションしている場合には、前記電源から前記ネットワークデバイスへの電力供給を継続させることを特徴とする。
また、本発明の好ましい態様によれば、前記電源制御手段は、情報処理装置が省電力状態にある場合に、前記ネットワークデバイスがアソシエーションしているか否かを判断し、アソシエーションしていない場合には、前記電源から前記ネットワークデバイスへの電力供給をOFFさせることが望ましい。
また、本発明の好ましい態様によれば、前記電源は、AC電源とDC電源とを備えており、前記電源制御手段は、情報処理装置がDC電源で駆動されている場合には、省電力状態に移行する際または省電力状態にある場合に、前記電源から前記ネットワークデバイスへの電力供給をOFFさせることが望ましい。
また、本発明の好ましい態様によれば、前記電源制御手段は、省電力状態に移行する際または省電力状態にある場合に、アソシエーションで取得したIPアドレスが予め登録されているIPアドレスと一致しない場合には、前記電源から前記ネットワークデバイスへの電力供給をOFFさせることが望ましい。
また、本発明の好ましい態様によれば、前記電源制御手段は、省電力状態に移行する際または省電力状態にある場合に、接続しているSSIDが予め登録されているSSIDと一致しない場合には、前記電源から前記ネットワークデバイスへの電力供給をOFFさせることが望ましい。
また、本発明の好ましい態様によれば、前記ネットワークデバイスは、無線LANデバイスであることが望ましい。
また、上述した課題を解決し、目的を達成するために、本発明は、ネットワークデバイスを搭載し、かつ、ウェイクアップ機能を備えた情報処理装置の電力制御方法において、情報処理装置が省電力状態に移行する際に、前記ネットワークデバイスがアソシエーションしているか否かを判断する工程と、アソシエーションしていない場合には、前記電源から前記ネットワークデバイスへの電力供給をOFFさせる工程と、アソシエーションしている場合には、前記電源から前記ネットワークデバイスへの電力供給を継続させる工程と、を含むことが望ましい。
また、上述した課題を解決し、目的を達成するために、本発明は、ネットワークデバイスを搭載し、かつ、ウェイクアップ機能を備えた情報処理装置に搭載されるプログラムにおいて、コンピュータに、情報処理装置が省電力状態に移行する際に、前記ネットワークデバイスがアソシエーションしているか否かを判断する工程と、アソシエーションしていない場合には、前記電源から前記ネットワークデバイスへの電力供給をOFFさせる工程と、アソシエーションしている場合には、前記電源から前記ネットワークデバイスへの電力供給を継続させる工程と、を実行させることが望ましい。
本発明によれば、ネットワークデバイスを搭載し、かつ、ウェイクアップ機能を備えた情報処理装置において、各部に電力を供給する電源と、前記電源を制御する電源制御手段と、を備え、前記電源制御手段は、情報処理装置が省電力状態に移行する際に、前記ネットワークデバイスがアソシエーションしているか否かを判断し、アソシエーションしていない場合には、前記電源から前記ネットワークデバイスへの電力供給をOFFさせる一方、アソシエーションしている場合には、前記電源から前記ネットワークデバイスへの電力供給を継続させることとしたので、ウェイクアップ機能を備えた情報処理装置において、ネットワークデバイスの消費電力を低減してより待機電力を低減することが可能な情報処理装置を提供することが可能になるという効果を奏する。
図1は、本実施の形態が適用される情報処理装置であるコンピュータシステムのハードウェア構成を示した図である。 図2は、WLANカードの電源制御に関するハードウェア構成の概略を示す模式図である。 図3は、エンベデッドコントローラによるアソシエーション→非アソシエーションの検出方法の一例を説明するための図である(その1)。 図4は、エンベデッドコントローラによるアソシエーション→非アソシエーションの検出方法の一例を説明するための図である(その2)。 図2のハードウェア構成において、S0からSxに移行する場合の処理を説明するためのフローチャートである。 図6は、上記図2のハードウェア構成において、Sxの場合の処理を説明するためのフローチャートである。 図7は、WLANカードの電源制御に関するハードウェア構成の変形例を示す図である。
以下に、この発明にかかる情報処理装置、情報処理装置の電力制御方法、およびコンピュータが実行可能なプログラムの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、下記実施の形態における構成要素には、当業者が容易に想定できるものまたは実質的に同一のものが含まれる。
以下、添付図面に示す実施の形態に基づいて本発明を詳細に説明する。図1は、本実施の形態が適用される情報処理装置であるコンピュータシステムのハードウェア構成を示した図である。このコンピュータシステム10(以下、単に「システム」と呼ぶ場合がある)を備えるコンピュータ装置は、例えば、OADG(Open Architecture Developer's Group)仕様に準拠して、所定のOSを搭載したノートブック型パーソナルコンピュータ(ノートPC)として構成されている。コンピュータシステム10は、インテルのWowLAN(Wake on Wireless LAN:非特許文献1)および消電力規格のAMTに準拠しており、この内容は明細書において援用される。
図1に示すコンピュータシステム10において、CPU11は、コンピュータシステム10全体の頭脳として機能し、Windows(登録商標)7等のOSの制御下でユーティリティプログラムの他、各種プログラムを実行している。CPU11は、システムバスであるFSB(Front Side Bus)12、高速のI/O装置用バスとしてのPCI(Peripheral Component Interconnect)バス20、I/O装置用バスとしてのLPC(Low Pin Count)バス40という3段階のバスを介して、各構成要素と相互接続されている。このCPU11は、キャッシュメモリにプログラム・コードやデータを蓄えることで、処理の高速化を図っている。近年では、CPU11の内部に1次キャッシュとして128Kバイト程度のSRAMを集積させているが、容量の不足を補うために、専用バスであるBSB(Back Side Bus)13を介して、512K〜2Mバイト程度の2次キャッシュ14を置いている。尚、BSB13を省略し、FSB12に2次キャッシュ14を接続して端子数の多いパッケージを避けることで、コストを低く抑えることも可能である。
FSB12とPCIバス20は、メモリ/PCIチップと呼ばれるCPUブリッジ(ホスト−PCIブリッジ)15によって連絡されている。このCPUブリッジ15は、メインメモリ16へのアクセス動作を制御するためのメモリコントローラ機能や、FSB12とPCIバス20との間のデータ転送速度の差を吸収するためのデータバッファ等を含んだ構成となっている。メインメモリ16は、CPU11の実行プログラムの読み込み領域として、あるいは実行プログラムの処理データを書き込む作業領域として利用される書き込み可能メモリであり、例えば、複数個のDRAMチップで構成され、例えば64MBを標準装備し、320MBまで増設することが可能である。この実行プログラムには、Windows(登録商標)7等のOSや周辺機器類をハードウェア操作するための各種ドライバ、ネットワークアプリケーション、特定業務に向けられた他のアプリケーションプログラム、後述するフラッシュROM44に格納されたBIOS(Basic Input/Output System:基本入出力システム)等のファームウェアが含まれる。
ビデオサブシステム17は、ビデオに関連する機能を実現するためのサブシステムであり、ビデオコントローラを含んでいる。このビデオコントローラは、CPU11からの描画命令を処理し、処理した描画情報をビデオメモリに書き込むと共に、ビデオメモリからこの描画情報を読み出して、液晶ディスプレイ(LCD)18に描画データとして出力している。
PCIバス20は、比較的高速なデータ転送が可能なバスであり、データバス幅を32ビットまたは64ビット、最大動作周波数を33MHz、66MHz、最大データ転送速度を132MB/秒、528MB/秒とする仕様によって規格化されている。このPCIバス20には、I/Oブリッジ21、カードバスコントローラ22、オーディオサブシステム25、ドッキングステーションインターフェース(Dock I/F)26、ミニPCI(miniPCI)コネクタ27が夫々接続されている。
カードバスコントローラ22は、PCIバス20のバスシグナルをカードバススロット23のインターフェースコネクタ(カードバス)に直結させるための専用コントローラであり、このカードバススロット23には、PCカード24を装填することが可能である。ドッキングステーションインターフェース26は、コンピュータシステム10の機能拡張装置であるドッキングステーション(図示せず)を接続するためのハードウェアである。ドッキングステーションにノートPCがセットされると、ドッキングステーションの内部バスに接続された各種のハードウェア要素が、ドッキングステーションインターフェース26を介してPCIバス20に接続される。また、miniPCIコネクタ27には、ミニPCI(miniPCI)カード28が接続される。
チップセット21は、PCIバス20とLPCバス40とのブリッジ機能を備えている。また、DMAコントローラ機能、プログラマブル割り込みコントローラ(PIC)機能、プログラマブル・インターバル・タイマ(PIT)機能、IDE(Integrated Device Electronics)インターフェース機能、USB(Universal Serial Bus)機能、SMB(System Management Bus)インターフェース機能を備えると共に、リアルタイムクロック(RTC)を内蔵している。
DMAコントローラ機能は、FDD等の周辺機器とメインメモリ16との間のデータ転送をCPU11の介在なしに実行するための機能である。PIC機能は、周辺機器からの割り込み要求(IRQ)に応答して、所定のプログラム(割り込みハンドラ)を実行させる機能である。PIT機能は、タイマ信号を所定周期で発生させる機能である。また、IDEインターフェース機能によって実現されるインターフェースは、IDEハードディスクドライブ(HDD)31が接続される他、CD−ROMドライブ32がATAPI(AT Attachment Packet Interface)接続される。このCD−ROMドライブ32の代わりに、DVD(Digital Versatile Disc)ドライブのような、他のタイプのIDE装置が接続されても構わない。HDD31には、Windows(登録商標)7等のOS、各種ドライバ、ネットワークアプリケーション等のアプリケーションプログラムが格納される。HDD31やCD−ROMドライブ32等の外部記憶装置は、例えば、ノートPC本体内の「メディアベイ」または「デバイスベイ」と呼ばれる収納場所に格納される。これらの標準装備された外部記憶装置は、FDDや電池パックのような他の機器類と交換可能かつ排他的に取り付けられる場合もある。
また、チップセット21にはUSBポートが設けられており、このUSBポートは、例えばノートPC本体の壁面等に設けられたUSBコネクタ30と接続されている。更に、チップセット21には、SMバスを介してEEPROM33が接続されている。このEEPROM33は、ユーザによって登録されたパスワードやスーパーバイザーパスワード、製品シリアル番号等の情報を保持するためのメモリであり、不揮発性で記憶内容を電気的に書き換え可能とされている。また、チップセット21からモデム機能をサポートするAC97(Audio CODEC'97)、コアチップに内蔵されたイーサネット(登録商標)に対するインターフェースであるLCI(LAN Connect Interface)、USB等を介して、コネクタ47が複数、接続されている。この複数のコネクタ47の各々には、コミュニケーションカードが接続可能に構成されており、同図に示す例では、WLAN(Wireless LAN)カード48が接続されている。
更にまた、チップセット21は、電源回路50に接続されている。この電源回路50は、例えばAC100Vの商用電源に接続されてAC/DC変換を行うACアダプタ51、充放電を繰り返して使用されるニッケル水素電池やニッケルカドミウム電池等からなるバッテリ(2次電池)としてのインテリジェント電池52(DC電源)、ACアダプタ51からのAC電源とインテリジェント電池52からの電池電源とを切り換えるバッテリ切換回路54、コンピュータシステム10で使用される+15V、+5V、+3.3V等の直流定電圧を生成するDC/DCコンバータ(DC/DC)55等の回路を備えている。このインテリジェント電池52は、内部にCPUを備え、例えばSBS(Smart Battery System)に準拠してエンベデッドコントローラ41(後述)と通信を行うインテリジェント電池である。本実施の形態では、インテリジェント電池52は、例えばバッテリパックとして、ノートPCのシステムに取り付け/取り外しが可能となるように構成されている。
一方、チップセット21を構成するコアチップの内部には、コンピュータシステム10の電源状態を管理するための内部レジスタと、この内部レジスタの操作を含むコンピュータシステム10の電源状態の管理を行うロジック(ステートマシン)が設けられている。このロジックは、電源回路50との間で各種の信号を送受し、この信号の送受により、電源回路50からコンピュータシステム10への実際の給電状態を認識する。電源回路50は、このロジックからの指示に応じて、コンピュータシステム10への電力供給を制御している。
LPCバス40は、ISAバスを持たないシステムにレガシーデバイスを接続するためのインターフェース規格であり、33MHzの動作クロックで、コマンド、アドレス、データを同じ4本の信号線(LAD信号)を使ってやりとりしている(例えばデータなら8bitを4bit×2クロックで転送)。このLPCバス40には、エンベデッドコントローラ41、ゲートアレイロジック42、フラッシュROM44、SuperI/Oコントローラ45が接続されている。更に、キーボード/マウスコントローラのような比較的低速で動作する周辺機器類を接続するためにも用いられる。このSuperI/Oコントローラ45にはI/Oポート46が接続されており、FDDの駆動やパラレルポートを介したパラレルデータの入出力(PIO)、シリアルポートを介したシリアルデータの入出力(SIO)を制御している。
エンベデッドコントローラ41は、図示しないキーボードのコントロールを行うと共に、電源回路50に接続されて、内蔵されたパワー・マネージメント・コントローラ(PMC:Power Management Controller)によってゲートアレイロジック42と共に電源管理機能の一部を担っている。エンベデッドコントローラ41は、システム状態に応じて定義された電力供給区分に基づいて、電源回路50を制御することができる。システム状態(ACPIステート)は、6つのステートS0〜S5が規定されている。S0はフル稼働状態、S1は低消費電力状態、S2は低消費電力状態、S3はスタンバイ状態、S4は休止状態、S5はソフトウェアによる電源オフを示している。
S0は、CPU=ON(Windows=ON、BIOS=ON、ネットワークアプリケーション=ON)、メモリ=ON、チップセット=ON、WLANカード=ON、エンベデッドコントローラ=ONとなっている。S3は、CPU=OFF(Windows=OFF、BIOS=OFF、ネットワークアプリケーション=OFF)、メモリ=ON、チップセット=ON、WLANカード=ON、エンベデッドコントローラ=ONとなっている。S4/S5は、CPU=OFF(Windows=OFF、BIOS=OFF、ネットワークアプリケーション=OFF)、メモリ=OFF、チップセット=ON、WLANカード=ON、エンベデッドコントローラ=ONとなっている。
ここで、S3以下の状態(S3〜S5)を装置本体の省電力状態と称し、Sxと表記する。エンベデッドコントローラ41、ゲートアレイロジック42、およびチップセット21は、Sxの省電力状態でも稼働可能に構成され、Sxで電源回路50を制御可能となっており、本発明の電源制御手段を構成する。
図2は、WLANカードの電源制御に関するハードウェア構成の概略を示す模式図である。WLANカード48は、インテルのWake on Wireless LAN(非特許文献1)に準拠して構成されており、AP(アクセスポイント)を介して、他のSTA(端末)と無線通信を行う。ネットワークアプリケーション62は、WLANカード48の動作を制御するためのアプリケーションソフトウェアである。エンベデッドコントローラ41は、ウェイクアップがアクティブの場合には、ゲートアレイロジック42を介して電源回路50を制御して、コンピュータシステム10の必要な部分に電力を供給させる。電源回路50のM電源およびSW電源は、S0〜S5でON状態であり、電源回路50のWLAN電源は、以下のようにしてON/OFFされる。
ネットワークアプリケーション62は、S0からSx移行時に、WLANカード48のアソシエーションをチエックし、その結果をBIOS61へ通知する。BIOS61は、S0からSx移行時に、エンベデッドコントローラ41に対して、WLANカード48がアソシエーションしている場合には、WLAN_CTRL=Highにするように指示し、WLANカード48がアソシエーションしていない場合には、WLAN_CTRL=Lowにするように指示する。
エンベデッドコントローラ41は、S0からSx移行時には、BIOS61の指示に従って、WLANカード48の電力供給を制御する。具体的には、S0からSx移行時には、エンベデッドコントローラ41は、WLANカード48がアソシエーションしている場合には、ゲートアレイロジック42に対して、WLAN_CTRL=Highを出力して、WLANカード48の電源供給をON状態とさせ、WLANカード48がアソシエーションしていない場合には、WLAN_CTRL=Lowを出力して、WLANカード48の電源供給をOFF状態とさせる。
他方、Sx中は、エンベデッドコントローラ41は、NETDETECTをチップセット21経由でポーリングし、チップセット21から通知されるWLANカード48のアソシエーションの状態に応じて、WLANカード48の電力供給を制御する。エンベデッドコントローラ41は、WLANカード48がアソシエーションしている場合には、ゲートアレイロジック42に対して、WLAN_CTRL=Highを出力して、WLANカード48の電源供給をON状態とさせ、WLANカード48がアソシエーションしていない場合には、WLAN_CTRL=Lowを出力して、WLANカード48の電源供給をOFF状態とさせる。
チップセット21は、Sx中にWLANカード48のアソシエーションを確認して、エンベデッドコントローラ41に通知する。
ゲートアレイロジック42は、エンベデッドコントローラ41から入力されるWLAN_CTRLに従って、WLANカード48の電力供給をON/OFFさせる。具体的には、WLANカード48への電力供給をON/OFFさせるFET65をスイッチングする。ゲートアレイロジック42は、エンベデッドコントローラ41からWLAN_CTRL=Highが入力された場合には、WLAN_ON=Highとし、FET65をON状態として、WLANカード48の電源供給をON状態にする。他方、ゲートアレイロジック42は、エンベデッドコントローラ41からWLAN_CTRL=Lowが入力された場合には、WLAN_ON=Lowとし、FET65をOFF状態として、WLANカード48への電源供給をOFFとする。
図3および図4は、エンベデッドコントローラによるアソシエーション→非アソシエーションの検出方法の一例を説明するための図である。図3において、WLANカード48は、LED65を備えており、LED65の点灯状態を示すWLAN_LED#(アソシエーションしている場合に「Low」、アソシエーションしていない場合に「High」)がゲートアレイロジック42を介して、エンベデッドコントローラ41に出力される。NETDETECTにより、アソシエーションしていない状態になった場合に、WLANカード48はLED65をOFFさせ、エンベデッドコントローラ41は、WLAN_LED#=Highに固定されていることを検知した場合に、アソシエーションしていない状態を検出する。
図4において、エンベデッドコントローラ41は、WLAN_LED#をモニターし、所定周期よりも遅い周期で、LED65のOFFを検知した場合に、アソシエーションしていない状態を検出する。
図5は、上記図2のハードウェア構成において、S0からSxに移行する場合の処理を説明するためのフローチャートである。図5において、まず、ネットワークアプリケーション62は、WLANカード48が挿入されているか否かを判断する(ステップT1)。ネットワークアプリケーション62は、WLANカード48が挿入されている場合には(ステップT1の「Yes」)、SxにKickされたか否かを判断する(ステップT2)。ネットワークアプリケーション62は、S3にKickされた場合には(ステップT2の「Yes」)、WLANカード48がAP(アクセスポイント)とLinkしているか否かを判断する(ステップT3)。ネットワークアプリケーション62は、WLANカード48がAPとLinkしていない場合には(ステップT3の「No」)、その旨をBIOS61に通知して、ステップT6に移行する一方、Linkしている場合には(ステップT3の「Yes」)、アソシエーションしているか否かを判断する(ステップT4)。アソシエーションしていない場合には(ステップT4の「No」)、その旨をBIOS61に通知し、ステップT6に移行する一方、アソシエーションしている場合には(ステップT4の「Yes」)、その旨をBIOS61に通知し、ステップT5に移行する。
ステップT5では、BIOS61は、エンベデッドコントローラ41に、WLAN_CTRL=Highとする指示を出力し、他方、ステップT6では、BIOS61は、エンベデッドコントローラ48に、WLAN_CTRL=Lowとする指示を出力する。
この後、BIOS61は、Sxにエントリする(ステップT7)。そして、エンベデッドコントローラ41は、WLAN_CTRL=Highであるか否かを判断し(ステップT8)、WLAN_CTRL=Highの場合には(ステップT8の「Yes」)、WLANカード48の電源をONし(ステップT9)、WLAN_CTRL=Highでない場合には(ステップT8の「No」)、すなわち、WLAN_CTRL=Lowの場合には、WLANカード48の電源をOFFする(ステップT10)。
なお、上記ステップT4〜6において、アソシエーションしている場合に、取得したIPアドレスが予め登録されているIPアドレスと同じ場合は、WLAN_CTRL=High、予め登録されているIPアドレスと異なる場合は、WLAN_CTRL=Lowとしてもよい。また、接続しているSSID(アクセスポイントの識別子)が予め登録されているSSIDと同じ場合は、WLAN_CTRL=High、予め登録されているSSIDと異なる場合は、WLAN_CTRL=Lowとしてもよい。
図6は、上記図2のハードウェア構成において、Sxの場合の処理を説明するためのフローチャートである。同図において、エンベデッドコントローラ41は、NETDETECTをチップセット21経由でポーリングする(ステップT21)。チップセット21はWLANカード48と通信する(ステップT22)。エンベデッドコントローラ41は、WLANカード48がアソシエーションしているか否かを判断し(ステップT23)、アソシエーションしている場合には(ステップT23の「Yes」)、ステップT21に戻る一方、アソシエーションしていない場合には(ステップT23の「Yes」)、WLAN_CTRL=Lowに設定し(ステップT24)、WLANカード48の電源をOFFする(ステップT25)。
なお、上記ステップT23,24において、アソシエーションしている場合に、取得したIPアドレスが予め登録されているIPアドレスと異なる場合は、WLAN_CTRL=Lowとしてもよい。
図7は、WLANカードの電源制御に関するハードウェア構成の変形例を示す図である。図7は、Sx、DC電源(バッテリ駆動)の場合は、WLANカード48の電力供給をOFFとする構成である。図7において、図2と同等機能を有する部位には同一符号を付して、共通する部分の説明を省略する。ゲートアレイロジック42は、ANDゲート71,ORゲート72,セレクタ73を備えている。チップセット21は、SLP_S3#(S0の場合に「High」、Sxの場合に「Low」)をANDゲート71に出力し、また、SLP_M#(S0の場合に「High」、Sxの場合に「Low」、Sx@AMTの場合に「High」)をANDゲート71およびORゲート72に出力し、また、SUS_PWR_ACK(NonAMTの場合に「High」、AMTの場合に「Low」、MEWOLの場合に「Low」)をORゲート72に出力する。
ANDゲート71は、不図示のロジックから入力されるEXTPWR#(ACの場合に「High」、DCの場合に「Low」)と、SLP_S3#の反転入力と、SLP_M#の反転入力とのAND演算結果をSx_DC(Sx、DCの場合に「High」、それ以外の場合に「Low」)としてセレクタ73に出力する。ORゲート72は、SLP_M#と、SUS_PWR_ACKの反転入力と、WLAN_CTRLのOR演算結果をセクタ63の「0」端子に出力する。
セレクタ73は、「0」端子にORゲート72の出力が入力され、「1」端子に0が入力される。セレクタ73は、WLAN_ONとして、Sx_DC=「High」の場合は、「1」端子の入力を、Sx_DC=「Low」の場合は、「0」端子の入力を出力する。すなわち、Sx、DC電源の場合は、WLANカード48の電力供給がOFFとなる。
以上説明したように、本実施の形態によれば、エンベデッドコントローラ41は、Sxに移行する際に、WLANカード48がアソシエーションしているか否かを判断し、アソシエーションしていない場合には、電源からWLANカード48への電力供給をOFFさせる一方、アソシエーションしている場合には、電源からWLAN48への電力供給を継続させることとしたので、WLANカード48の消費電力を低減してより待機電力を低減することが可能となる。
また、Sxにある場合に、WLANカード48がアソシエーションしているか否かを判断し、アソシエーションしていない場合には、電源からWLANカード48への電力供給をOFFさせることとしたので、Sx中にWLANカード48がアソシエーションしていない状態になった場合に、WLANカード48の電源をOFFして、より待機電力を低減することが可能となる。
また、電源は、AC電源とDC電源(バッテリ)とを備えており、DC駆動されている場合には、Sxに移行する際またはSxにある場合に、WLANカード48への電力供給をOFFさせることができ、バッテリ寿命の低下を低減することが可能となる。
また、発明の好ましい態様によれば、Sxに移行する際またはSxにある場合に、アソシエーションで取得したIPアドレスが予め登録されているIPアドレスと一致しない場合には、WLANカード48への電力供給をOFFさせることができ、予め登録したAP以外とアソシエーションしている場合には、WLANカード48への電力供給をOFFして、待機電力を低減することが可能となる。
なお、上記実施の形態では、情報処理装置として、ノート型パソコンを例示して説明したが、本発明はこれに限られるものではなく、ディスクトップ型パソコン等の他の情報処理装置に適用可能である。
以上のように、本発明にかかる情報処理装置、情報処理装置の電力制御方法、およびコンピュータが実行可能なプログラムは、ウェイクアップ機能を備えた場合にその待機電力を低減する場合に適している。
10 コンピュータシステム
11 CPU
21 チップセット
41 エンベデッドコントローラ
42 ゲートアレイロジック
47 コネクタ
48 WLANカード
50 電源回路
51 ACアダプタ
52 インテリジェント電池
54 バッテリ切換回路
55 DC/DCコンバータ
61 BIOS
62 ネットワークアプリケーション
63 FET
65 LED

Claims (8)

  1. ネットワークデバイスを搭載し、かつ、ウェイクアップ機能を備えた情報処理装置において、
    各部に電力を供給する電源と、
    前記電源を制御する電源制御手段と、
    を備え、
    前記電源制御手段は、情報処理装置が省電力状態に移行する際に、前記ネットワークデバイスがアソシエーションしているか否かを判断し、アソシエーションしていない場合には、前記電源から前記ネットワークデバイスへの電力供給をOFFさせる一方、アソシエーションしている場合には、前記電源から前記ネットワークデバイスへの電力供給を継続させることを特徴とする情報処理装置。
  2. 前記電源制御手段は、情報処理装置が省電力状態にある場合に、前記ネットワークデバイスがアソシエーションしているか否かを判断し、アソシエーションしていない場合には、前記電源から前記ネットワークデバイスへの電力供給をOFFさせることを特徴とする請求項1に記載の情報処理装置。
  3. 前記電源は、AC電源とDC電源とを備えており、
    前記電源制御手段は、情報処理装置がDC電源で駆動されている場合には、省電力状態に移行する際または省電力状態にある場合に、前記電源から前記ネットワークデバイスへの電力供給をOFFさせることを特徴とする請求項1または請求項2に記載の情報処理装置。
  4. 前記電源制御手段は、省電力状態に移行する際または省電力状態にある場合に、アソシエーションで取得したIPアドレスが予め登録されているIPアドレスと一致しない場合には、前記電源から前記ネットワークデバイスへの電力供給をOFFさせることを特徴とする請求項1〜請求項3のいずれか1つに記載の情報処理装置。
  5. 前記電源制御手段は、省電力状態に移行する際または省電力状態にある場合に、接続しているSSIDが予め登録されているSSIDと一致しない場合には、前記電源から前記ネットワークデバイスへの電力供給をOFFさせることを特徴とする請求項1〜請求項3のいずれか1つに記載の情報処理装置。
  6. 前記ネットワークデバイスは、無線LANデバイスであることを特徴とする請求項1〜請求項5のいずれか1つに記載の情報処理装置。
  7. ネットワークデバイスを搭載し、かつ、ウェイクアップ機能を備えた情報処理装置の電力制御方法において、
    情報処理装置が省電力状態に移行する際に、前記ネットワークデバイスがアソシエーションしているか否かを判断する工程と、
    アソシエーションしていない場合には、前記電源から前記ネットワークデバイスへの電力供給をOFFさせる工程と、
    アソシエーションしている場合には、前記電源から前記ネットワークデバイスへの電力供給を継続させる工程と、
    を含むことを特徴とする情報処理装置の電力制御方法。
  8. ネットワークデバイスを搭載し、かつ、ウェイクアップ機能を備えた情報処理装置に搭載されるプログラムにおいて、
    コンピュータに、
    情報処理装置が省電力状態に移行する際に、前記ネットワークデバイスがアソシエーションしているか否かを判断する工程と、
    アソシエーションしていない場合には、前記電源から前記ネットワークデバイスへの電力供給をOFFさせる工程と、
    アソシエーションしている場合には、前記電源から前記ネットワークデバイスへの電力供給を継続させる工程と、
    を実行させることを特徴とするコンピュータが実行可能なプログラム。
JP2009159138A 2009-07-03 2009-07-03 情報処理装置、情報処理装置の電力制御方法、およびコンピュータが実行可能なプログラム Active JP5095682B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009159138A JP5095682B2 (ja) 2009-07-03 2009-07-03 情報処理装置、情報処理装置の電力制御方法、およびコンピュータが実行可能なプログラム
US12/825,577 US9417686B2 (en) 2009-07-03 2010-06-29 Method for controlling power on a computer system having a network device and a wakeup function
CN201010224989.6A CN101943941B (zh) 2009-07-03 2010-07-05 信息处理装置及其功率控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009159138A JP5095682B2 (ja) 2009-07-03 2009-07-03 情報処理装置、情報処理装置の電力制御方法、およびコンピュータが実行可能なプログラム

Publications (2)

Publication Number Publication Date
JP2011014042A true JP2011014042A (ja) 2011-01-20
JP5095682B2 JP5095682B2 (ja) 2012-12-12

Family

ID=43413256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009159138A Active JP5095682B2 (ja) 2009-07-03 2009-07-03 情報処理装置、情報処理装置の電力制御方法、およびコンピュータが実行可能なプログラム

Country Status (3)

Country Link
US (1) US9417686B2 (ja)
JP (1) JP5095682B2 (ja)
CN (1) CN101943941B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014509767A (ja) * 2011-03-30 2014-04-21 シンボル テクノロジーズ, インコーポレイテッド オペレーティング・システムを実行するプロセッサ・コアの動的割当

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102193617A (zh) * 2010-03-17 2011-09-21 鸿富锦精密工业(深圳)有限公司 电源控制电路
CN103200618B (zh) * 2012-01-05 2020-03-10 中兴通讯股份有限公司 无线局域网wlan热点功能控制处理方法及装置
US9304572B2 (en) 2012-09-28 2016-04-05 Google Inc. System and method for managing a power mode of a designated electronic device
GB2509124A (en) * 2012-12-21 2014-06-25 Nomad Spectrum Ltd Wireless access point and cellular network relay with secondary co-processor controlling power supplies and SIM cards
TWI482012B (zh) * 2013-07-01 2015-04-21 Wistron Corp 電腦及其喚醒方法
TWI510910B (zh) * 2013-11-11 2015-12-01 Wistron Corp 電腦系統及其遠端控制方法
US9928367B2 (en) * 2015-12-03 2018-03-27 Hewlett-Packard Development Company, L.P. Runtime verification
US20170160767A1 (en) * 2015-12-04 2017-06-08 TreVante Jones Laptop docking system and method
US11432224B2 (en) * 2019-05-15 2022-08-30 Qualcomm Incorporated Power supply category and power status reporting in a wireless multi-hop network
TWI768373B (zh) 2020-06-12 2022-06-21 宏碁股份有限公司 記憶體儲存裝置的電源控制方法與記憶體儲存系統

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003108271A (ja) * 2001-09-18 2003-04-11 Internatl Business Mach Corp <Ibm> コンピュータ装置、無線通信モジュール、無線通信モジュールの制御方法、プログラムおよび記憶媒体
JP2003157415A (ja) * 2001-11-21 2003-05-30 Sharp Corp Pcカード装置およびpcカードシステム
JP2003195989A (ja) * 2001-12-26 2003-07-11 Internatl Business Mach Corp <Ibm> コンピュータ装置、電源供給制御方法、およびプログラム
JP2004038295A (ja) * 2002-06-28 2004-02-05 Toshiba Corp 情報処理装置及び電源制御方法
JP2007172314A (ja) * 2005-12-22 2007-07-05 Toshiba Corp バッテリ駆動可能な情報処理装置及び同装置におけるネットワークコントローラ電源制御方法
JP2008097069A (ja) * 2006-10-06 2008-04-24 Lenovo Singapore Pte Ltd 無線通信の可能な携帯式コンピュータおよびアクセス・ポイントの検出方法
JP2009044309A (ja) * 2007-08-07 2009-02-26 Panasonic Corp 無線通信端末およびその無線通信方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040083388A1 (en) * 2002-10-25 2004-04-29 Nguyen The Vinh Method and apparatus for monitoring data packets in a packet-switched network
US7340615B2 (en) * 2003-01-31 2008-03-04 Microsoft Corporation Method and apparatus for managing power in network interface modules
US8115862B2 (en) * 2005-07-11 2012-02-14 Nikon Corporation Electronic camera that wirelessly transfers data, which includes a power save mode
JP4754964B2 (ja) * 2005-12-28 2011-08-24 富士通株式会社 無線網制御装置及び無線網制御システム
US8086886B2 (en) * 2007-08-31 2011-12-27 Silicon Image, Inc. Group power management of network devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003108271A (ja) * 2001-09-18 2003-04-11 Internatl Business Mach Corp <Ibm> コンピュータ装置、無線通信モジュール、無線通信モジュールの制御方法、プログラムおよび記憶媒体
JP2003157415A (ja) * 2001-11-21 2003-05-30 Sharp Corp Pcカード装置およびpcカードシステム
JP2003195989A (ja) * 2001-12-26 2003-07-11 Internatl Business Mach Corp <Ibm> コンピュータ装置、電源供給制御方法、およびプログラム
JP2004038295A (ja) * 2002-06-28 2004-02-05 Toshiba Corp 情報処理装置及び電源制御方法
JP2007172314A (ja) * 2005-12-22 2007-07-05 Toshiba Corp バッテリ駆動可能な情報処理装置及び同装置におけるネットワークコントローラ電源制御方法
JP2008097069A (ja) * 2006-10-06 2008-04-24 Lenovo Singapore Pte Ltd 無線通信の可能な携帯式コンピュータおよびアクセス・ポイントの検出方法
JP2009044309A (ja) * 2007-08-07 2009-02-26 Panasonic Corp 無線通信端末およびその無線通信方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014509767A (ja) * 2011-03-30 2014-04-21 シンボル テクノロジーズ, インコーポレイテッド オペレーティング・システムを実行するプロセッサ・コアの動的割当

Also Published As

Publication number Publication date
US9417686B2 (en) 2016-08-16
CN101943941A (zh) 2011-01-12
JP5095682B2 (ja) 2012-12-12
US20110004778A1 (en) 2011-01-06
CN101943941B (zh) 2014-07-30

Similar Documents

Publication Publication Date Title
JP5095682B2 (ja) 情報処理装置、情報処理装置の電力制御方法、およびコンピュータが実行可能なプログラム
US7117377B2 (en) Computer apparatus, power supply control method and program for reducing the standby power requirement in a computer supporting a wake-up function
JP3837312B2 (ja) コンピュータ装置、無線通信モジュール、無線通信モジュールの制御方法、プログラム
US9740645B2 (en) Reducing latency in a peripheral component interconnect express link
JP3690665B2 (ja) 電気機器、コンピュータ装置、および電力供給方法
JP3213208B2 (ja) 情報処理装置及びその制御方法
TWI400604B (zh) 基於延遲引導的平台電源管理
JP3974510B2 (ja) コンピュータ装置、電力管理方法、およびプログラム
EP2214077B1 (en) Method and device for charging of mobile devices
US8977880B2 (en) Method for managing power supply of multi-core processor system involves powering off main and slave cores when master bus is in idle state
TWI818592B (zh) 用於通用快閃記憶體儲存(ufs)的降電模式
KR100368079B1 (ko) 컴퓨터 및 컴퓨터의 전원 제어 방법
JP4331999B2 (ja) 電気機器、コンピュータ装置、電力供給方法、およびプログラム
US20050046400A1 (en) Controlling operation of a voltage supply according to the activity of a multi-core integrated circuit component or of multiple IC components
JP2001197682A (ja) 電源切換装置及びコンピュータ
JP2001169549A (ja) コンピュータ用アクティブフィルタ、フィルタモジュール、電源モジュール及びコンピュータ
JPH09128107A (ja) 情報処理システム
JP2004355476A (ja) コンピュータ制御装置、コンピュータ装置、カード媒体制御方法、およびプログラム
JP2002168926A (ja) インテリジェント電池の容量計算方法、インテリジェント電池及び携帯型電子機器
JP2003044177A (ja) コンピュータ装置、電源制御装置、電源管理方法
CN112771470A (zh) 用于对多个知识产权主体和共享电源轨进行共同功率控制的系统、装置及方法
JP2010055265A (ja) システムlsi、システムlsiの制御方法、プログラム、及び記憶媒体
JP3769541B2 (ja) コンピュータ装置、miniPCIカード、自動電源オン回路、および自動立ち上げ方法
US20230280809A1 (en) Method and apparatus to control power supply rails during platform low power events for enhanced usb-c user experience
US20160216756A1 (en) Power management in computing devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120919

R150 Certificate of patent or registration of utility model

Ref document number: 5095682

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250