JP2001197682A - 電源切換装置及びコンピュータ - Google Patents

Abstract

(57)【要約】 【課題】 低コスト化及び小型化が可能で、かつ外部か
ら供給される電力が遮断された場合でも確実に電力を供
給することができる電源切換装置を得ると共に、外部か
らの電力供給の遮断に起因するシャットダウンを回避す
ることができるコンピュータを得る。 【解決手段】 電力供給ラインＬ上にＡＣアダプタ６２
を介した外部からの電力供給の遮断を検出して＃ＡＣ−
ＡＤＡＰ信号として出力するＡＣアダプタ検出回路１１
０と上記電力供給が遮断された際に一時的にＤＣ−ＤＣ
コンバータ６６に電力を供給する一時電力供給回路１１
２とを備えると共に、ＡＣアダプタ６２が離脱された際
に、＃ＡＣ−ＡＤＡＰ信号の変化に連動してメイン電池
６４Ａ及びセカンド電池６４Ｂが双方ともＤＣ−ＤＣコ
ンバータ６６に接続されるようにＦＥＴ１〜ＦＥＴ４の
状態を切り換える電池切換回路１１４を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電源切換装置及びコ
ンピュータに係り、特に、外部から供給される電力によ
って充電される複数のバッテリに関する電力経路の切り
換えを行う電源切換装置と、該電源切換装置を備えたコ
ンピュータに関する。

【０００２】

【従来の技術】ノートブック型パーソナル・コンピュー
タ（以下、「ノート型ＰＣ」という）では、携帯性を向
上するために、商用電力をコンピュータ本体に供給する
ための直流電力に変換するＡＣアダプタ（ＡＣ／ＤＣコ
ンバータ）をノート型ＰＣの本体とは別個に用意し、必
要に応じてノート型ＰＣに装着して用いる形態が一般的
である。

【０００３】また、このようなノート型ＰＣは、その優
れた携帯性により商用電力が得られない場所で用いられ
る場合も多く、この場合等に対応して、上記ＡＣアダプ
タにより得られた直流電力が充電されるメイン電池、セ
カンド電池等の複数のバッテリを内部に備え、ＡＣアダ
プタが装着されていない場合には上記複数のバッテリの
何れかを用いて直流電力を供給するように構成されてい
るものがある。

【０００４】この種のノート型ＰＣにおいて上記複数の
バッテリを充電する際には、一般に、バッテリの電圧が
一定値に達するまでトリクル充電を行った後に満充電と
なるまで急速充電を行っている。トリクル充電はバッテ
リにダメージを与えないように小充電を行うものであ
り、トリクル充電をしている間はバッテリの容量は略０
（零）となっている。従って、トリクル充電を実施して
いるバッテリは、システムの作動に必要な電力を供給す
ることができない。

【０００５】図８はバッテリを２個搭載したノート型Ｐ
Ｃ用電源切換装置の一例を示すものである。同図に示す
ように、この電源切換装置には、ＡＣアダプタ６２か
ら、入力された直流電圧をノート型ＰＣの各部において
用いられる所定値の電圧に変換するＤＣ−ＤＣコンバー
タ６６に至る電力供給ラインＬとメイン電池６４Ａとの
間に設けられた第１の直列回路１００、上記電力供給ラ
インＬとセカンド電池６４Ｂとの間に設けられた第２の
直列回路１０２が備えられている。

【０００６】第１の直列回路１００は、電界効果トラン
ジスタ（以下、「ＦＥＴ」という）１及びＦＥＴ２を備
えている。また、第２の直列回路１０２も第１の直列回
路１００と同様にＦＥＴ３及びＦＥＴ４を備えている。

【０００７】ここで、ＦＥＴ１及びＦＥＴ３には、各
々、カソードがドレインＤに接続され、かつアノードが
ソースＳに接続された内部ダイオードＤ１及びＤ３が形
成されており、ＦＥＴ２及びＦＥＴ４には、各々、カソ
ードがソースＳに接続され、かつアノードがドレインＤ
に接続された内部ダイオードＤ２及びＤ４が形成されて
いる。

【０００８】一方、電力供給ラインＬとＦＥＴ１のソー
スＳとの間、及び電力供給ラインＬとＦＥＴ３のソース
Ｓとの間には各々トリクル充電回路１４０Ａ及びトリク
ル充電回路１４０Ｂが設けられており、電力供給ライン
ＬとＦＥＴ２のドレインＤとの間には急速充電回路１４
２が設けられている。なお、ＦＥＴ２とＦＥＴ４のドレ
インＤは相互に接続されており、この接続点と電力供給
ラインＬとの間には急速充電中における急速充電回路１
４２の短絡を防止するためにＦＥＴ５が設けられてい
る。すなわちＦＥＴ５は、急速充電回路１４２によりメ
イン電池６４Ａ又はセカンド電池６４Ｂが急速充電され
ているときはオフされ、メイン電池６４Ａ又はセカンド
電池６４Ｂがトリクル充電回路１４０Ａ又はトリクル充
電回路１４０Ｂによりトリクル充電されているときか、
又はメイン電池６４Ａ及びセカンド電池６４Ｂの何れか
一方からＤＣ−ＤＣコンバータ６６に対して直流電力を
供給するときにはオンされる。

【０００９】以上のように構成された電源切換装置にお
いて、システムが作動中で、ＡＣアダプタ６２、満充電
状態とされたメイン電池６４Ａ及び空状態とされたセカ
ンド電池６４Ｂが装着されている場合、トリクル充電回
路１４０Ｂはセカンド電池６４Ｂに対してトリクル充電
を行う。このとき、ＦＥＴ１及びＦＥＴ３は共にオフさ
れ、ＦＥＴ２及びＦＥＴ４は共にオンされており、更に
ＦＥＴ５はオンされている。

【００１０】従って、この状態においてシステムからＡ
Ｃアダプタ６２が離脱されて外部からの電力供給が遮断
された場合には、ＤＣ−ＤＣコンバータ６６にはメイン
電池６４ＡからＦＥＴ１の内部ダイオードＤ１、ＦＥＴ
２、ＦＥＴ５を順に介して直流電力が供給されることに
なる。

【００１１】

【発明が解決しようとする課題】しかしながら、図８に
示すように電源切換装置をトリクル充電回路と急速充電
回路の双方を備えて構成した場合は、電源切換装置のコ
ストが高くなる、小型化し難い、といった問題点があっ
た。

【００１２】この問題点を解消するためには、トリクル
充電回路と急速充電回路を１つの充電回路（以下、「統
合充電回路」という）として構成して用いることが考え
られるが、この場合は次のような機能上の問題点があっ
た。

【００１３】図９は、統合充電回路を備えた電源切換装
置の一例を示すものである。同図に示すように、この電
源切換装置は、図８に示したものに比較して、トリクル
充電回路が削除されている点、急速充電回路が統合充電
回路１４４に置き換わっている点のみが相違している。
なお、同図に示す電源切換装置では、パワー・マネージ
メント・コントローラ（Power Management Controlle
r、以下、「ＰＭＣ」という）１０４により、各々ＦＥ
Ｔ駆動回路を介してＦＥＴ１〜ＦＥＴ５の各々のスイッ
チング状態が制御されるように構成されている。

【００１４】なお、図１０には充電すべきバッテリが定
格電圧４．２Ｖのリチウムイオン電池を３本直列接続し
て構成されている場合の、上記統合充電回路１４４の充
電特性の一例が示されている。同図に示すように、この
場合は充電電圧が９．０Ｖ（リチウムイオン電池１本当
り３．０Ｖ）に達するまで充電電流値０．３Ａでトリク
ル充電が行われた後、充電電圧が満充電電圧（１２．６
Ｖ）に達するまで充電電流値２．８Ａで急速充電が行わ
れる。

【００１５】以上のように構成された電源切換装置にお
いて、システムが作動中で、ＡＣアダプタ６２、満充電
状態とされたメイン電池６４Ａ及び空状態とされたセカ
ンド電池６４Ｂが装着されている場合、ＡＣアダプタ６
２はＤＣ−ＤＣコンバータ６６に電力を供給し、統合充
電回路１４４はＡＣアダプタ６２から供給された電力に
よりセカンド電池６４Ｂに対してトリクル充電を行う。
このとき、セカンド電池６４Ｂを充電するためにＦＥＴ
３及びＦＥＴ４は共にオンされているが、ＦＥＴ１及び
ＦＥＴ２はメイン電池６４Ａとセカンド電池６４Ｂとの
短絡を防止するために共にオフされている。また、統合
充電回路１４４の短絡を防止するためにＦＥＴ５はオフ
されている。

【００１６】この状態においてシステムからＡＣアダプ
タ６２が離脱されて外部からの電力供給が遮断された場
合、ＦＥＴ１及びＦＥＴ２は共にオフされているため、
メイン電池６４Ａはシステムから切り離されており、メ
イン電池６４ＡからＤＣ−ＤＣコンバータ６６に対する
直流電力の供給は行えない。従って、この場合、作動中
のシステムがシャットダウンしてしまう。

【００１７】本発明は上記問題点を解消するために成さ
れたものであり、低コスト化及び小型化が可能で、かつ
外部から供給される電力が遮断された場合でも確実に電
力を供給することができる電源切換装置を得ると共に、
外部からの電力供給の遮断に起因するシャットダウンを
回避することができるコンピュータを得ることが目的で
ある。

【００１８】

【課題を解決するための手段】本発明に係る電源切換装
置は、外部電源の電力をコンピュータ負荷に供給する外
部電力回路を備える。ここで、外部電源にはＡＣアダプ
タによってコンピュータに供給される直流電源、ＡＣア
ダプタ内蔵のコンピュータに供給される交流電源、及び
コンピュータに直接供給する直流電源を含むことができ
る。外部電力回路は、これらの外部電源を直接、又は電
圧変換、安定化等を行ったのちにコンピュータ負荷及び
充電装置に供給する。また、検出装置は外部電力回路の
電力の喪失を検出するが、これには外部電源の喪失、又
は外部電力回路の異常等により外部電力回路の電圧が所
定の値から外れた場合も含む。

【００１９】さらに本発明の電源切換装置は、複数のバ
ッテリ電力供給回路、充電装置、切換装置、及び一時電
力供給装置を備え、コンピュータ負荷に電力を供給しな
がらバッテリの充電を行う。外部電源の電力を利用して
充電装置によりバッテリを充電する際には、外部電源の
電力がコンピュータ負荷にも供給され、コンピュータは
動作できるようになる。このとき、何らかの原因により
外部電力回路の電力が喪失すると、検出装置によりこの
状態が検出され、切換装置はこれに応答して複数のバッ
テリ電力供給回路の少なくとも１つからコンピュータ負
荷に電力を供給するように動作する。

【００２０】切換装置が動作してコンピュータ負荷への
電力の供給が外部電力回路の電力からバッテリの電力へ
と切り換わる動作は所定の時間内に実行される。一時電
力供給装置は検出装置の動作に応答して、少なくともこ
の所定の時間の間、コンピュータ負荷への電力の供給を
維持する。従って、バッテリの充電中に外部電源が喪失
してコンピュータ負荷への外部電力の供給が停止して
も、少なくとも所定の時間の間は一時電力供給装置によ
り電力供給が継続され、更に所定の時間経過後は、少な
くとも１つのバッテリにより電力供給が継続される。

【００２１】このように、本発明では、複数のバッテリ
の少なくとも１つが充電されている際に外部から供給さ
れる電力が遮断されたとき、一時電力供給装置によって
コンピュータ負荷に電力が供給されている内に、複数の
バッテリの少なくとも１つからコンピュータ負荷に電力
が供給される状態としているので、トリクル充電回路及
び急速充電回路の双方を備える必要がなく、低コスト化
及び小型化が可能であると共に、外部から供給される電
力が遮断された場合でも確実にコンピュータ負荷への電
力供給を継続することができる。

【００２２】ところで、本発明に係る電源切換装置を、
一例として図９を参照して説明した統合充電回路を有す
る電源切換装置に適用する場合は、上記切換装置を、各
々上記複数のバッテリとコンピュータ負荷との間に設け
られ、対応するバッテリが充電されるとき又は対応する
バッテリからコンピュータに電力を供給するときにオン
され、対応するバッテリが充電されないときにオフされ
る複数のスイッチ（図９の第１の直列回路１００及び第
２の直列回路１０２に相当）を含んで構成することがで
きる。上記切換装置により、少なくとも電力供給能力の
あるバッテリに対応するスイッチか、上記複数のスイッ
チを全てオンすることによって実現することができる。
なお、図９の例においてはＦＥＴ１ないしＦＥＴ４の全
てをオンにするよりも、ＦＥＴ２及びＦＥＴ４だけをオ
ンにした方がバッテリ間の電位差が大きいときにバッテ
リ間に循環電流が流れることを防止できて好ましい。

【００２３】この場合は従来から備えられているスイッ
チを用いて外部電力回路から上記バッテリ電力供給回路
への切り換えを行うことができるので、電源切換装置を
低コストかつ小型に構成することができる。

【００２４】また、本発明における外部電力回路の喪失
後にコンピュータ負荷に電力を供給するバッテリ電力供
給回路を、外部から供給される電力と独立した電力を供
給可能な固定バッテリからコンピュータに電力が供給さ
れるものとすることもできる。これによって、上記複数
のバッテリの全てが空状態となっている場合でも、確実
にコンピュータへの電力供給を継続することができる。

【００２５】更に、本発明に係るコンピュータには、本
発明に係る電源切換装置と、電力が供給された状態で所
定の動作を行うコンピュータ負荷と、が備えられてい
る。

【００２６】従って、本発明に係るコンピュータによれ
ば、複数のバッテリの少なくとも１つが充電されている
際に外部から供給される電力が遮断されたとき、一時電
力供給装置によってコンピュータ負荷に電力が供給され
ている内に、複数のバッテリの少なくとも１つからコン
ピュータ負荷に電力が供給される状態としているので、
トリクル充電回路及び急速充電回路の双方を備える必要
がなく、低コスト化及び小型化が可能であると共に、外
部から供給される電力が遮断された場合でも確実に電力
供給を継続することができ、従って外部からの電力供給
の遮断に起因するシャットダウンを回避することができ
る。

【００２７】なお、上記一時電力供給装置としては、コ
ンデンサや本発明に係る複数のバッテリとは異なるバッ
テリ等を適用することができる。

【００２８】

【発明の実施の形態】以下、図面を参照して本発明の実
施形態の一例を詳細に説明する。図１には、本発明に係
る電源切換装置を備えた典型的なパーソナル・コンピュ
ータ（ＰＣ）から成るコンピュータシステム１０のハー
ドウェア構成がサブシステム毎に模式的に示されてい
る。本発明を適用したＰＣの一例は、ＯＡＤＧ（PC Ope
n Architecture Developer's Group）仕様に準拠し、オ
ペレーティングシステム（ＯＳ）として米マイクロソフ
ト社の“Ｗｉｎｄｏｗｓ９８又はＮＴ”又は米ＩＢＭ社
の“ＯＳ／２”を搭載したノートブック型のＰＣ１２
（図２参照）である。以下、コンピュータシステム１０
の各部について説明する。

【００２９】コンピュータシステム１０全体の頭脳であ
るＣＰＵ１４は、ＯＳの制御下で、各種プログラムを実
行する。ＣＰＵ１４は、例えば米インテル社製のＣＰＵ
チップ“Ｐｅｎｔｉｕｍ”、“ＭＭＸテクノロジＰｅｎ
ｔｉｕｍ”、“Ｐｅｎｔｉｕｍ Ｐｒｏ”や、ＡＭＤ社
等の他社製のＣＰＵでも良いし、ＩＢＭ社製の“Ｐｏｗ
ｅｒＰＣ”でも良い。ＣＰＵ１４は、頻繁にアクセスす
るごく限られたコードやデータを一時格納することで、
メインメモリ１６への総アクセス時間を短縮するための
高速動作メモリであるＬ２（レベル２）−キャッシュを
含んで構成されている。Ｌ２−キャッシュは、一般にＳ
ＲＡＭ（スタティックＲＡＭ）チップで構成され、その
記憶容量は例えば５１２ｋＢ又はそれ以上である。

【００３０】ＣＰＵ１４は、自身の外部ピンに直結され
たプロセッサ直結バスとしてのＦＳ（FrontSide）バス
１８、高速のＩ／Ｏ装置用バスとしてのＰＣＩ（Periph
eralComponent Interconnect）バス２０、及び低速のＩ
／Ｏ装置用バスとしてのＩＳＡ（Industry Standard Ar
chitecture）バス２２という３階層のバスを介して、後
述の各ハードウェア構成要素と相互接続されている。

【００３１】ＦＳＢ１８とＰＣＩバス２０は、一般にメ
モリ／ＰＣＩ制御チップと呼ばれるＣＰＵブリッジ（ホ
スト−ＰＣＩブリッジ）２４によって連絡されている。
本実施形態のＣＰＵブリッジ２４は、メインメモリ１６
へのアクセス動作を制御するためのメモリコントローラ
機能や、ＦＳＢ１８とＰＣＩバス２０の間のデータ転送
速度の差を吸収するためのデータバッファ等を含んだ構
成となっており、例えばインテル社製の４４０ＢＸ等を
用いることができる。

【００３２】メインメモリ１６は、ＣＰＵ１４の実行プ
ログラムの読み込み領域として、或いは実行プログラム
の処理データを書き込む作業領域として利用される書き
込み可能メモリである。メインメモリ１６は、一般には
複数個のＤＲＡＭ（ダイナミックＲＡＭ）チップで構成
され、例えば３２ＭＢを標準装備し２５６ＭＢまで増設
可能である。近年では、更に高速化の要求に応えるべ
く、ＤＲＡＭは高速ページＤＲＡＭ、ＥＤＯ ＤＲＡ
Ｍ、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、バーストＥ
ＤＯ ＤＲＡＭ、ＲＤＲＡＭ等へと変遷している。

【００３３】なお、ここでいう実行プログラムには、Ｗ
ｉｎｄｏｗｓ９８等のＯＳ、周辺機器類をハードウェア
操作するための各種デバイスドライバ、特定業務に向け
られたアプリケーションプログラムや、フラッシュＲＯ
Ｍ７２に格納されたＢＩＯＳ（Basic Input/Output Sys
tem：キーボードやフロッピーディスクドライブ等の各
ハードウェアの入出力操作を制御するためのプログラ
ム）等のファームウェアが含まれる。

【００３４】ＰＣＩバス２０は、比較的高速なデータ伝
送が可能なタイプのバス（例えばバス幅３２／６４ビッ
ト、最大動作周波数３３／６６／１００ＭＨｚ、最大デ
ータ転送速度１３２／２６４ＭＢｐｓ）であり、カード
バスコントローラ３０のような比較的高速で駆動するＰ
ＣＩデバイス類がこれに接続される。なお、ＰＣＩアー
キテクチャは、米インテル社の提唱に端を発したもので
あり、いわゆるＰｎＰ（プラグ・アンド・プレイ）機能
を実現している。

【００３５】ビデオサブシステム２６は、ビデオに関連
する機能を実現するためのサブシステムであり、ＣＰＵ
１４からの描画命令を実際に処理し、処理した描画情報
をビデオメモリ（ＶＲＡＭ）に一旦書き込むと共に、Ｖ
ＲＡＭから描画情報を読み出して液晶ディスプレイ（Ｌ
ＣＤ）２８（図２参照）に描画データとして出力するビ
デオコントローラを含む。また、ビデオコントローラ
は、付設されたデジタル−アナログ変換器（ＤＡＣ）に
よってデジタルのビデオ信号をアナログのビデオ信号へ
変換することができる。アナログのビデオ信号は、信号
線を介してＣＲＴポート（図示省略）へ出力される。

【００３６】また、ＰＣＩバス２０にはカードバスコン
トローラ３０、オーディオサブシステム３２、ドッキン
グステーションインタフェース（Ｄｏｃｋ Ｉ／Ｆ）３
４及びミニＰＣＩスロット３６が各々接続されている。
カードバスコントローラ３０は、ＰＣＩバス２０のバス
シグナルをＰＣＩカードバススロット３８のインタフェ
ースコネクタ（カードバス）に直結させるための専用コ
ントローラである。カードバススロット３８には、例え
ばＰＣ１２本体の壁面に配設され、ＰＣＭＣＩＡ（Pers
onal Computer Memory Association）／ＪＥＩＤＡ（Ja
pan ElectronicIndustry Development Association）が
策定した仕様（例えば“PC Card Standard 95”）に準
拠したＰＣカード４０が装填される。

【００３７】Ｄｏｃｋ Ｉ／Ｆ３４は、ＰＣ１２とドッ
キングステーション（図示省略）を接続するためのハー
ドウェアであり、ＰＣ１２がドッキングステーションに
セットされると、ドッキングステーションの内部バスが
Ｄｏｃｋ Ｉ／Ｆ３４に接続され、ドッキングステーシ
ョンの内部バスに接続された各種のハードウェア構成要
素がＤｏｃｋ Ｉ／Ｆ３４を介してＰＣＩバス２０に接
続される。また、ミニＰＣＩスロット３６には、例えば
コンピュータシステム１０をネットワーク（例えばＬＡ
Ｎ）に接続するためのネットワークアダプタ４２が接続
される。

【００３８】ＰＣＩバス２０とＩＳＡバス２２はＩ／Ｏ
ブリッジ４４によって相互に接続されている。Ｉ／Ｏブ
リッジ４４は、ＰＣＩバス２０とＩＳＡバス２２とのブ
リッジ機能、ＤＭＡコントローラ機能、プログラマブル
割り込みコントローラ（ＰＩＣ）機能、及びプログラマ
ブル・インターバル・タイマ（ＰＩＴ）機能、ＩＤＥ
（Integrated Drive Electronics）インタフェース機
能、ＵＳＢ（Universal Serial Bus）機能、ＳＭＢ（Sy
stem Management Bus）インタフェース機能を備えてい
ると共に、リアルタイムクロック（ＲＴＣ）を内蔵して
おり、例えばインテル社製のＰＩＩＸ４というデバイス
（コアチップ）を用いることができる。

【００３９】なお、ＤＭＡコントローラ機能は、周辺機
器（たとえばＦＤＤ）とメインメモリ１６との間のデー
タ転送をＣＰＵ１４の介在なしに実行するための機能で
ある。またＰＩＣ機能は、周辺機器からの割り込み要求
（ＩＲＱ）に応答して所定のプログラム（割り込みハン
ドラ）を実行させる機能である。また、ＰＩＴ機能はタ
イマ信号を所定周期で発生させる機能であり、その発生
周期はプログラマブルである。

【００４０】また、ＩＤＥインタフェース機能によって
実現されるＩＤＥインタフェースには、ＩＤＥハードデ
ィスクドライブ（ＨＤＤ）４６が接続される他、ＩＤＥ
ＣＤ−ＲＯＭドライブ４８がＡＴＡＰＩ（AT Attachm
ent Packet Interface）接続される。また、ＩＤＥ Ｃ
Ｄ−ＲＯＭドライブ４８の代わりに、ＤＶＤ（Digital
Video Disc又はDigital Versatile Disc）ドライブのよ
うな他のタイプのＩＤＥ装置が接続されていても良い。
ＨＤＤ４６やＣＤ−ＲＯＭドライブ４８等の外部記憶装
置は、例えばＰＣ１２本体内の「メディアベイ」又は
「デバイスベイ」と呼ばれる収納場所に格納される。こ
れら標準装備された外部記憶装置は、ＦＤＤやバッテリ
パックのような他の機器類と交換可能かつ排他的に取り
付けられる場合もある。

【００４１】また、Ｉ／Ｏブリッジ４４にはＵＳＢポー
トが設けられており、このＵＳＢポートは、例えばＰＣ
１２本体の壁面等に設けられたＵＳＢコネクタ５０と接
続されている。ＵＳＢは、電源投入のまま新しい周辺機
器（ＵＳＢデバイス）を抜き差しする機能（ホット・プ
ラギング機能）や、新たに接続された周辺機器を自動認
識しシステムコンフィギュレーションを再設定する機能
（プラグアンドプレイ機能）をサポートしている。１つ
のＵＳＢポートに対して、最大６３個のＵＳＢデバイス
をディジーチェーン接続することができる。ＵＳＢデバ
イスの例は、キーボード、マウス、ジョイスティック、
スキャナ、プリンタ、モデム、ディスプレイモニタ、タ
ブレットなど様々である。

【００４２】更に、Ｉ／Ｏブリッジ４４にはＳＭバスを
介してＥＥＰＲＯＭ９４が接続されている。ＥＥＰＲＯ
Ｍ９４はユーザによって登録されたパスワードやスーパ
ーバイザーパスワード、製品シリアル番号等の情報を保
持するためのメモリであり、不揮発性で記憶内容を電気
的に書き替え可能とされている。

【００４３】また、Ｉ／Ｏブリッジ４４は電源回路５４
に接続されている。電源回路５４はＡＣアダプタ６２、
バッテリとしてのメイン電池６４Ａ又はセカンド電池６
４Ｂを充電すると共にＡＣアダプタ６２や各電池からの
電力供給経路を切り換える電源切換回路６８、及びコン
ピュータシステム１０で使用される５Ｖ、３．３Ｖ等の
直流定電圧を生成するＤＣ／ＤＣコンバータ６６等の回
路を備えている。電源切換回路６８が本発明の電源切換
装置に、ＡＣアダプタ６２が本発明の外部電力回路に、
各々相当する。なお、メイン電池６４Ａ及びセカンド電
池６４Ｂは、双方とも定格電圧４．２Ｖのリチウムイオ
ン電池を３本直列接続して構成されている。

【００４４】一方、Ｉ／Ｏブリッジ４４を構成するコア
チップの内部には、コンピュータシステム１０の電源状
態を管理するための内部レジスタと、該内部レジスタの
操作を含むコンピュータシステム１０の電源状態の管理
を行うロジック（ステートマシーン）が設けられてい
る。

【００４５】上記ロジックは電源回路５４との間で各種
の信号を送受し、この信号の送受により、電源回路５４
からコンピュータシステム１０への実際の給電状態を認
識し、電源回路５４は上記ロジックからの指示に応じて
コンピュータシステム１０への電力供給を制御する。

【００４６】ＩＳＡバス２２はＰＣＩバス２０よりもデ
ータ転送速度が低いバスであり（例えばバス幅１６ビッ
ト、最大データ転送速度４ＭＢｐｓ）、Ｓｕｐｅｒ Ｉ
／Ｏコントローラ７０、ＥＥＰＲＯＭ等から成るフラッ
シュＲＯＭ７２、ＣＭＯＳ７４、ゲートアレイロジック
７６に接続されたエンベデッドコントローラ８０に加
え、キーボード／マウスコントローラのような比較的低
速で動作する周辺機器類（何れも図示省略）を接続する
のに用いられる。

【００４７】Ｓｕｐｅｒ Ｉ／Ｏコントローラ７０には
Ｉ／Ｏポート７８が接続されている。Ｓｕｐｅｒ Ｉ／
Ｏコントローラ７０は、フロッピーディスクドライブ
（ＦＤＤ）の駆動、パラレル・ポートを介したパラレル
・データの入出力（ＰＩＯ）、シリアル・ポートを介し
たシリアル・データの入出力（ＳＩＯ）を制御する。

【００４８】フラッシュＲＯＭ７２は、ＢＩＯＳ等のプ
ログラムを保持するためのメモリであり、不揮発性で記
憶内容を電気的に書き替え可能とされている。また、Ｃ
ＭＯＳ７４は揮発性の半導体メモリがバックアップ電源
に接続されて構成されており、不揮発性でかつ高速の記
憶手段として機能する。

【００４９】エンベデッドコントローラ８０は、図示し
ないキーボードのコントロールを行うと共に、内蔵され
たパワー・マネージメント・コントローラ（Power Mana
gement Controller、以下、「ＰＭＣ」という）８２
（図３も参照）によってゲートアレイロジック７６と協
働して電源管理機能の一部を担う。なお、本実施形態に
係るＰＭＣ８２はメイン電池６４Ａ及びセカンド電池６
４Ｂの容量（その時点で出力可能な直流電力値）を検知
する機能を有している。ＰＭＣ８２が本発明の切換制御
装置に相当する。

【００５０】図３には、上記電源切換回路６８の内部構
成の一例が示されている。同図に示すように、この電源
切換回路６８には、外部電源としての交流電源ＡＣが接
続された入力端子６２Ａと、ＤＣ−ＤＣコンバータ６６
が接続された出力端子６２Ｂと、に接続されたＡＣアダ
プタ６２からＤＣ−ＤＣコンバータ６６に至る電力供給
ラインＬとメイン電池６４Ａとの間に設けられた第１の
直列回路１００、上記電力供給ラインＬとセカンド電池
６４Ｂとの間に設けられた第２の直列回路１０２が備え
られている。なお、本実施形態に係るＰＣ１２にはバッ
テリパック収納部（図示省略）が設けられており、該バ
ッテリパック収納部に上記メイン電池６４Ａ及びセカン
ド電池６４Ｂは取り外し可能に装着されている。また、
メイン電池６４Ａ及びセカンド電池６４Ｂはバッテリパ
ック収納部に装着された状態で、各々入力端子６５Ａ及
び６５Ｂを介して第１の直列回路１００及び第２の直列
回路１０２に接続されている。入力端子６５ＡからＤＣ
−ＤＣコンバータ６６に至るメイン電池６４ＡからＤＣ
−ＤＣコンバータ６６へ電力を供給するための回路と、
入力端子６５ＢからＤＣ−ＤＣコンバータ６６に至るセ
カンド電池６４ＢからＤＣ−ＤＣコンバータ６６へ電力
を供給するための回路と、が各々本発明のバッテリ電力
供給回路に相当する。

【００５１】第１の直列回路１００は、内部ダイオード
のカソード同士が相互に接続された電界効果トランジス
タ（以下、「ＦＥＴ」という）１及びＦＥＴ２を備えて
いる。ＦＥＴとしてはパワーＭＯＳＦＥＴが使用でき
る。また、第２の直列回路１０２も第１の直列回路１０
０と同様に内部ダイオードのカソード同士が相互に接続
されたＦＥＴ３及びＦＥＴ４を備えている。

【００５２】ここで、ＦＥＴ１及びＦＥＴ３には、各
々、カソードがドレインＤに接続され、かつアノードが
ソースＳに接続された内部ダイオードＤ１及びＤ３が形
成されており、ＦＥＴ２及びＦＥＴ４には、各々、カソ
ードがソースＳに接続され、かつアノードがドレインＤ
に接続された内部ダイオードＤ２及びＤ４が形成されて
いる。なお、第１の直列回路１００及び第２の直列回路
１０２の双方が本発明のスイッチ及び第１のスイッチに
相当する。

【００５３】一方、電力供給ラインＬとＦＥＴ２のドレ
インＤとの間には急速充電機能とトリクル充電機能とを
有する統合充電回路１４４が設けられている。なお、Ｆ
ＥＴ２とＦＥＴ４のドレインＤは相互に接続されてお
り、この接続点と電力供給ラインＬとの間には統合充電
回路１４４によるメイン電池６４Ａ又はセカンド電池６
４Ｂの充電中における統合充電回路１４４の短絡を防止
するためにＦＥＴ５が設けられている。すなわちＦＥＴ
５は、統合充電回路１４４によりメイン電池６４Ａ又は
セカンド電池６４Ｂが充電されているときはオフされ、
メイン電池６４Ａ及びセカンド電池６４Ｂの何れか一方
からＤＣ−ＤＣコンバータ６６に対して直流電力を供給
するときにはオンされる。なお、ＦＥＴ５にはカソード
がドレインＤに接続され、かつアノードがソースＳに接
続された内部ダイオードＤ５が形成されている。ＦＥＴ
５が本発明の第２のスイッチに、統合充電回路１４４が
本発明の充電装置に、相当する。

【００５４】また、メイン電池６４Ａとセカンド電池６
４Ｂとの短絡を防止するために、統合充電回路１４４に
よってメイン電池６４Ａが充電されるときはＦＥＴ１及
びＦＥＴ２が共にオンされると共にＦＥＴ３及びＦＥＴ
４が共にオフされ、セカンド電池６４Ｂが充電されると
きはＦＥＴ１及びＦＥＴ２が共にオフされると共にＦＥ
Ｔ３及びＦＥＴ４が共にオンされる。

【００５５】ＦＥＴ１〜ＦＥＴ５のゲートＧには、各々
別個のＦＥＴ駆動回路の出力端が接続されている。各Ｆ
ＥＴ駆動回路は、入力された信号がハイレベルであると
きに出力端に接続されたＦＥＴをオンし、入力された信
号がローレベルであるときには出力端に接続されたＦＥ
Ｔをオフする機能を有している。

【００５６】一方、電源切換回路６８には電力供給ライ
ンＬ上にＡＣアダプタ検出回路１１０及び一時電力供給
回路１１２が備えられている。

【００５７】ＡＣアダプタ検出回路１１０は図４に示す
ように、抵抗Ｒ１、Ｒ２によって構成され、かつ電力供
給ラインＬに接続された分圧抵抗と、−入力端子が上記
抵抗Ｒ１と抵抗Ｒ２との接続点に接続され、かつ＋入力
端子に所定の基準電圧が印加されたコンパレータＣＰと
を含んで構成されており、コンパレータＣＰの出力端か
らは抵抗Ｒ１と抵抗Ｒ２との抵抗値の比率に応じて分圧
された電力供給ラインＬ上の電圧が上記基準電圧より小
さな場合はハイレベルの電圧とされ、上記分圧された電
力供給ラインＬ上の電圧が上記基準電圧以上である場合
はローレベルの電圧とされた＃ＡＣ−ＡＤＡＰ信号が出
力される。なお、本実施形態における上記抵抗Ｒ１及び
抵抗Ｒ２の抵抗値の比率は、＃ＡＣ−ＡＤＡＰ信号が、
ＡＣアダプタ６２がＰＣ１２に装着されているときにロ
ーレベルとなり、ＡＣアダプタ６２がＰＣ１２に装着さ
れていないときにハイレベルとなるように予め設定され
ている。

【００５８】すなわち、ＡＣアダプタ検出回路１１０は
ＡＣアダプタ６２を介した外部からの電力供給の遮断を
検出するものであり、本発明の検出装置に相当する。

【００５９】また、一時電力供給回路１１２は図３に示
すように、所定容量（本実施形態では４７μＦ）のコン
デンサＣ１を含んで構成されている。このコンデンサＣ
１によって、ＡＣアダプタ６２がＰＣ１２から離脱され
た際に、すなわちＡＣアダプタ６２を介して外部から供
給される電力が遮断された際に、所定期間（マイクロ・
セカンド・オーダー）だけＤＣ−ＤＣコンバータ６６に
対して直流電力を供給することができる。従って、一時
電力供給回路１１２が本発明の一時電力供給装置として
機能する。

【００６０】更に、電源切換回路６８にはＡＣアダプタ
６２を介した電力供給が遮断された場合にメイン電池６
４Ａ及びセカンド電池６４Ｂの双方をＤＣ−ＤＣコンバ
ータ６６に接続するように電力供給経路を切り換える機
能を有する切換装置としての電池切換回路１１４が備え
られており、該電池切換回路１１４はＤ型フリップフロ
ップ１１６及びセレクタ１１８を含んで構成されてい
る。

【００６１】Ｄ型フリップフロップ１１６のＤ入力端及
びプリセット（ＰＲ）入力端はハイレベルに固定されて
おり、クロック（ＣＫ）入力端はＡＣアダプタ検出回路
１１０に含まれるコンパレータＣＰの出力端に接続され
て＃ＡＣ−ＡＤＡＰ信号が入力され、クリア（ＣＬＲ）
入力端はＰＭＣ８２のクリア出力端に接続されて＃ＣＬ
Ｒ信号が入力されるように構成されている。また、Ｄ型
フリップフロップ１１６のＱ’出力端はセレクタ１１８
のセレクト（＃Ａ／Ｂ）入力端に接続されている。な
お、参考のために本実施形態におけるＤ型フリップフロ
ップ１１６の真理値表を表１に示す。

【００６２】

【表１】

【００６３】一方、セレクタ１１８は各々４ビット構成
とされたＡ入力端（１Ａ、２Ａ、３Ａ、４Ａ）とＢ入力
端（１Ｂ、２Ｂ、３Ｂ、４Ｂ）を備えた、所謂２チャン
ネル・マルチプレクサとして構成されており、ストロー
ブ（＃Ｇ）端子がローレベルとされた状態で、＃Ａ／Ｂ
入力端がローレベルとされたときにＡ入力端に入力され
ている信号がＹ出力端（１Ｙ、２Ｙ、３Ｙ、４Ｙ）に出
力され、＃Ａ／Ｂ入力端がハイレベルとされたときにＢ
入力端に入力されている信号がＹ出力端に出力されるよ
うに構成されている。

【００６４】セレクタ１１８の４ビットのＡ入力端（１
Ａ、２Ａ、３Ａ、４Ａ）は、各々ローレベル、ハイレベ
ル、ローレベル、ハイレベルに固定的に設定されてお
り、Ｂ入力端（１Ｂ、２Ｂ、３Ｂ、４Ｂ）には、ＰＭＣ
８２の出力端１、２、３、４が各々接続されており、更
にＹ出力端（１Ｙ、２Ｙ、３Ｙ、４Ｙ）には、各々ＦＥ
Ｔ１、ＦＥＴ２、ＦＥＴ３、ＦＥＴ４に出力端が接続さ
れたＦＥＴ駆動回路の入力端が各々接続されている。

【００６５】また、ＦＥＴ５に出力端が接続されたＦＥ
Ｔ駆動回路の入力端はＰＭＣ８２の出力端５に接続され
ている。更に、ＰＭＣ８２の入力端にはＡＣアダプタ検
出回路１１０に含まれるコンパレータＣＰの出力端が接
続されており、＃ＡＣ−ＡＤＡＰ信号が入力される。

【００６６】なお、コンピュータシステム１０を構成す
るためには、図１に示した以外にも多くの電気回路が必
要である。但し、これらは当業者には周知であり、ま
た、本発明の要旨を構成するものではないので、本明細
書中では説明を省略する。また、図面の錯綜を回避する
ため、図中の各ハードウェアブロック間の接続も一部し
か図示していないことを付記しておく。

【００６７】次に本実施形態の作用として、電源切換回
路６８の動作について説明する。

【００６８】まず、ＰＭＣ８２は動作開始時に、電池切
換回路１１４に含まれるセレクタ１１８のＹ出力端から
ＦＥＴ１〜ＦＥＴ４に各々対応するＦＥＴ駆動回路に出
力される信号Ａ、Ｂ、Ｃ、Ｄを、ＰＭＣ８２の各出力端
１、２、３、４から出力された信号と一致するように電
池切換回路１１４を制御する。

【００６９】具体的には、Ｄ型フリップフロップ１１６
のＰＲ入力端はハイレベルに固定されているので、＃Ｃ
ＬＲ信号を所定期間だけローレベルにすることによっ
て、表１の真理値表からも明らかなようにＤ型フリップ
フロップ１１６のＱ’出力端をハイレベルとすることが
でき、セレクタ１１８の＃Ａ／Ｂ入力端がハイレベルと
なり、これによってセレクタ１１８のＹ出力端からはＢ
入力端に入力された信号が出力されるようになる。これ
によって、通常動作時（ＡＣアダプタ６２がＰＣ１２に
装着されている状態）には、ＰＭＣ８２によってＦＥＴ
１〜ＦＥＴ４のオン／オフ制御を行うことができる状態
となる。

【００７０】ここで、メイン電池６４Ａのトリクル充電
を行う際には、ＰＭＣ８２は出力信号１、２、３、４、
５を各々ハイレベル、ハイレベル、ローレベル、ローレ
ベル、ローレベルとすることによって、電池切換回路１
１４及び各ＦＥＴ駆動回路を介してＦＥＴ１〜ＦＥＴ４
の各々の状態を、ＦＥＴ１＝オン、ＦＥＴ２＝オン、Ｆ
ＥＴ３＝オフ、ＦＥＴ４＝オフにすると共に、ＦＥＴ駆
動回路のみを介してＦＥＴ５の状態をオフにする。これ
によって、メイン電池６４Ａとセカンド電池６４Ｂとの
短絡を防止し、かつ統合充電回路１４４の短絡を防止す
ると共に、メイン電池６４Ａには統合充電回路１４４に
よってトリクル充電が行われる。また、ＤＣ−ＤＣコン
バータ６６にはＡＣアダプタ６２により電力が供給され
る。

【００７１】また、セカンド電池６４Ｂのトリクル充電
を行う際には、ＰＭＣ８２は出力信号１、２、３、４、
５を各々ローレベル、ローレベル、ハイレベル、ハイレ
ベル、ローレベルとすることによって、電池切換回路１
１４及び各ＦＥＴ駆動回路を介してＦＥＴ１〜ＦＥＴ４
の各々の状態を、ＦＥＴ１＝オフ、ＦＥＴ２＝オフ、Ｆ
ＥＴ３＝オン、ＦＥＴ４＝オンにすると共に、ＦＥＴ駆
動回路のみを介してＦＥＴ５の状態をオフにする。これ
によって、メイン電池６４Ａとセカンド電池６４Ｂとの
短絡を防止し、かつ統合充電回路１４４の短絡を防止す
ると共に、セカンド電池６４Ｂには統合充電回路１４４
によってトリクル充電が行われる。また、ＤＣ−ＤＣコ
ンバータ６６にはＡＣアダプタ６２により電力が供給さ
れる。

【００７２】このトリクル充電が行われている際に、Ａ
Ｃアダプタ６２がＰＣ１２から離脱された場合、図５に
示すように、＃ＡＣ−ＡＤＡＰ信号はそれまでのローレ
ベルからハイレベルに変化する。ここで、Ｄ型フリップ
フロップ１１６のＤ入力端はハイレベルに固定されてお
り、かつＣＬＲ入力端に入力されている＃ＣＬＲ信号は
ハイレベルであるので、表１の真理値表からも明らかな
ように、Ｄ型フリップフロップ１１６のＱ’出力端は＃
ＡＣ−ＡＤＡＰ信号の立ち上がりエッジに同期してロー
レベルに変化する。

【００７３】するとセレクタ１１８の＃Ａ／Ｂ入力端は
ローレベルとなるので、セレクタ１１８のＹ出力端はＡ
入力端の状態と同一とされる、すなわちＹ出力端の状態
が、１Ｙ＝ローレベル、２Ｙ＝ハイレベル、３Ｙ＝ロー
レベル、４Ｙ＝ハイレベルとされる。

【００７４】この動作によって、ＦＥＴ１〜ＦＥＴ４は
各々、ＦＥＴ１＝オフ、ＦＥＴ２＝オン、ＦＥＴ３＝オ
フ、ＦＥＴ４＝オンとなり、メイン電池６４ＡとＤＣ−
ＤＣコンバータ６６との間はＦＥＴ１の内部ダイオード
Ｄ１、ＦＥＴ２、及びＦＥＴ５の内部ダイオードＤ５を
介して接続された状態となり、セカンド電池６４ＢとＤ
Ｃ−ＤＣコンバータ６６との間はＦＥＴ３の内部ダイオ
ードＤ３、ＦＥＴ４、及びＦＥＴ５の内部ダイオードＤ
５を介して接続された状態となる。従って、メイン電池
６４Ａ及びセカンド電池６４Ｂの少なくとも一方にＤＣ
−ＤＣコンバータ６６に直流電力を供給可能な容量があ
る場合には、ＤＣ−ＤＣコンバータ６６に直流電力を供
給することができる。この際のＦＥＴ１〜ＦＥＴ４の切
り換え動作は、ＰＭＣ８２が介在することなく、一時電
力供給回路１１２によりＤＣ−ＤＣコンバータ６６への
直流電力の供給が可能な期間内に電池切換回路１１４に
含まれたハードウェアによって瞬時に行われるので、Ｄ
Ｃ−ＤＣコンバータ６６への直流電力の供給が停止され
ることはない。

【００７５】次に、図６を参照して、メイン電池６４Ａ
及びセカンド電池６４Ｂの何れか一方がトリクル充電さ
れているときにＡＣアダプタ６２がＰＣ１２から離脱さ
れた際のＰＭＣ８２の動作を説明する。なお、図６は、
ＰＭＣ８２がＡＣアダプタ６２を介した電力供給の遮断
を検出した際、すなわちＡＣアダプタ検出回路１１０か
ら入力されている＃ＡＣ−ＡＤＡＰ信号がローレベルか
らハイレベルに変化した際にＰＭＣ８２によって実行さ
れる割込処理の流れを示すフローチャートである。

【００７６】同図のステップ２００では出力端５をハイ
レベルとすることによりＦＥＴ５をオンとし、次のステ
ップ２０２ではメイン電池６４Ａ及びセカンド電池６４
Ｂの容量を検出し、更に次のステップ２０４ではステッ
プ２０２で検出したメイン電池６４Ａの容量がＤＣ−Ｄ
Ｃコンバータ６６に直流電力を供給可能な容量であるか
否かを判定し、供給可能である場合（肯定判定された場
合）はステップ２０６に移行して出力端１、２、３、４
を各々ハイレベル、ハイレベル、ローレベル、ローレベ
ルとした後にステップ２１２へ移行する。なお、電池の
容量を検出する方法としては、電池の電圧をＰＭＣ８２
が直接得る方法（電池電圧をＰＭＣ８２に入力し、ＰＭ
Ｃ８２内部でＡ／Ｄ変換する）や、バッテリパックとＰ
ＭＣ８２とが通信を行って、該バッテリパックから送信
されてくる電池容量や電圧を示す情報を用いる方法等が
ある。

【００７７】一方、上記ステップ２０４において、供給
可能でないと判定された場合（否定判定された場合）は
ステップ２０８に移行してステップ２０２で検出したセ
カンド電池６４Ｂの容量がＤＣ−ＤＣコンバータ６６に
直流電力を供給可能な容量であるか否かを判定し、供給
可能である場合（肯定判定された場合）はステップ２１
０に移行して出力端１、２、３、４を各々ローレベル、
ローレベル、ハイレベル、ハイレベルとした後にステッ
プ２１２へ移行する。

【００７８】ステップ２１２では＃ＣＬＲ信号を所定期
間だけローレベルにする（図５の＃ＣＬＲ信号のローレ
ベルの期間に対応）ことによってＤ型フリップフロップ
１１６をクリアする。これによって、Ｄ型フリップフロ
ップ１１６のＱ’出力端はハイレベルに戻され、セレク
タ１１８ではＢ入力端が選択されるので、上記ステップ
２０６又はステップ２１０によって設定された出力端１
〜４の状態がセレクタ１１８を介してＦＥＴ１〜ＦＥＴ
４の各々に対応するＦＥＴ駆動回路に入力され、ＦＥＴ
１〜ＦＥＴ４は、ＰＭＣ８２の出力端がステップ２０６
で設定された場合はＦＥＴ１＝オン、ＦＥＴ２＝オン、
ＦＥＴ３＝オフ、ＦＥＴ４＝オフとなり、ＰＭＣ８２の
出力端がステップ２１０で設定された場合はＦＥＴ１＝
オフ、ＦＥＴ２＝オフ、ＦＥＴ３＝オン、ＦＥＴ４＝オ
ンとなる。

【００７９】また、上記ステップ２１２の処理によっ
て、これ以降のＦＥＴ１〜ＦＥＴ４のオン／オフの制御
がＰＭＣ８２によって行うことができるようになる。

【００８０】一方、上記ステップ２０８において、供給
可能でないと判定された場合（否定判定された場合）は
ＰＣ１２に直流電力を供給することができない状態であ
るので、出力端１〜４の操作及びＤ型フリップフロップ
１１６のクリアを行うことなく本割込処理を終了する。

【００８１】このように、上記割込処理では、ＡＣアダ
プタ６２がＰＣ１２から離脱された場合に、ＤＣ−ＤＣ
コンバータ６６に対して直流電力を供給可能な電池をＤ
Ｃ−ＤＣコンバータ６６に接続するように制御してい
る。すなわち、上述したように電池切換回路１１４のＡ
Ｃアダプタ６２が離脱された際の動作によって、離脱直
後のＤＣ−ＤＣコンバータ６６への直流電力の供給が行
われるが、このときの電力供給経路はＦＥＴ１、ＦＥＴ
３、ＦＥＴ５の内部ダイオードを含んで形成されている
ため、この状態で電力供給を継続した場合、上記内部ダ
イオードからの高熱の発生や効率の低下等の問題が生じ
る。

【００８２】そこで本実施形態では、ＡＣアダプタ６２
の離脱直後は上記内部ダイオードを介して電力を供給
し、その後はＰＭＣ８２による上記割込処理によって内
部ダイオードを介さずに電力を供給するようにしてい
る。

【００８３】図７には、ＡＣアダプタ６２が離脱された
瞬間の前後における＃ＡＣ−ＡＤＡＰ信号、一時電力供
給回路１１２を構成するコンデンサＣ１の端子間電圧、
及びＦＥＴ２のゲート信号（ＦＥＴ駆動回路からＦＥＴ
２のゲートＧに入力される信号）の各々の測定結果例が
示されている。なお、同図における横方向の１目盛は５
０μＳ、縦方向の１目盛は５Ｖである。

【００８４】同図に示すように、ＡＣアダプタ６２が離
脱された瞬間から＃ＡＣ−ＡＤＡＰ信号によってＡＣア
ダプタ６２が離脱されたことが検出されるまでには、約
１００μＳの時間差があるが、コンデンサＣ１の端子間
電圧は徐々に減少するため、上記時間差以上にＤＣ−Ｄ
Ｃコンバータ６６への直流電力の供給を保持することが
でき、この保持期間内に電池切換回路１１４によってＦ
ＥＴ１〜ＦＥＴ４の状態を、ＦＥＴ１＝オフ、ＦＥＴ２
＝オン、ＦＥＴ３＝オフ、ＦＥＴ４＝オンに切り換える
ことによって直流電力をＰＣ１２に継続して供給するこ
とができることが分かる。

【００８５】以上詳細に説明したように、本実施形態に
係る電源切換回路では、ＡＣアダプタ６２を介して外部
から供給される電力の遮断を検出するＡＣアダプタ検出
回路１１０と、ＡＣアダプタ６２を介して外部から供給
される電力が遮断されたときに所定時間だけ電力を供給
する一時電力供給回路１１２を備えると共に、メイン電
池６４Ａ及びセカンド電池６４Ｂの何れかが充電されて
いる際にＡＣアダプタ６２がＰＣ１２から離脱されたと
き、すなわち、ＡＣアダプタ６２を介した外部からの電
力供給が遮断されたとき、上記所定時間内に全ての電池
をＰＣ１２に接続しているので、ＰＣ１２に電力を継続
して供給することができる。

【００８６】なお、本実施形態では、一時電力供給回路
１１２としてコンデンサＣ１を適用した場合について説
明したが、本発明はこれに限定されるものではなく、例
えば、メイン電池６４Ａ、セカンド電池６４Ｂと同様の
構成とされた他の電池を適用する形態とすることもでき
る。

【００８７】また、本実施形態では、外部からの電力供
給が遮断されたときに、外部から供給された電力によっ
て充電されるメイン電池６４Ａ及びセカンド電池６４Ｂ
をＤＣ−ＤＣコンバータ６６に接続する場合について説
明したが、本発明はこれに限定されるものではなく、例
えば、メイン電池６４Ａ及びセカンド電池６４Ｂとは別
に固定電池を備えておき、該固定電池をＤＣ−ＤＣコン
バータ６６に接続する形態とすることができる。これに
よって、メイン電池６４Ａ及びセカンド電池６４Ｂが双
方とも空状態となっている場合でも、確実にコンピュー
タへの電力供給を継続することができる。この場合の固
定電池が本発明の固定バッテリに相当する。

【００８８】また、本実施形態では、ＡＣアダプタ６２
がＰＣ１２から離脱されることにより外部から供給され
る電力が遮断される場合について説明したが、例えば電
力供給ラインＬ又はＡＣアダプタ６２に電力を入力する
ケーブルが断線した場合等にも外部から供給される電力
が遮断される。本発明はこのような場合においても本実
施形態と同様に作用する。

【００８９】また、本実施形態では、ＡＣアダプタ６２
が離脱された際にＰＭＣ８２によってＦＥＴ５をＦＥＴ
駆動回路を介してオンする場合について説明したが、本
発明はこれに限定されるものではなく、例えば、ＡＣア
ダプタ検出回路１１０の出力端子をＦＥＴ５に接続され
たＦＥＴ駆動回路に直接接続して、該ＦＥＴ駆動回路に
よってＦＥＴ５をオンする形態とすることもでき、電池
切換回路１１４に含まれたセレクタ１１８を５ビット構
成のマルチプレクサで構成すると共に、５ビット目のＡ
入力端をハイレベルに固定し、かつ５ビット目のＹ出力
端をＦＥＴ５に対応するＦＥＴ駆動回路に接続しておく
ことによって、ＡＣアダプタ６２が離脱された際にハー
ドウェア的にＦＥＴ５をオンする形態とすることもでき
る。この場合は、ＰＭＣ８２による制御を介さずにＦＥ
Ｔ５をオンすることができるので、本実施形態に比較し
てＦＥＴ５のオンへの切り換えを高速化することができ
る。

【００９０】また、本実施形態では、本発明の複数のバ
ッテリとしてメイン電池６４Ａ及びセカンド電池６４Ｂ
の２つの電池を適用した場合について説明したが、本発
明はこれに限定されるものではなく、例えば、３つ以上
の電池（バッテリ）を備えた形態とすることもできる。

【００９１】また、本実施形態では、本発明の切換手段
としてＤ型フリップフロップとセレクタとにより構成さ
れた回路を適用した場合について説明したが、本発明は
これに限定されるものではなく、一時電力供給回路１１
２による供給電力の保持期間内にメイン電池６４Ａ及び
セカンド電池６４Ｂの双方をＤＣ−ＤＣコンバータ６６
に接続できる回路であれば如何なる回路構成も採ること
ができる。

【００９２】また、本実施形態では、ＡＣアダプタ６２
が離脱された瞬間に電池切換回路１１４によってＦＥＴ
１〜ＦＥＴ４を各々、ＦＥＴ１＝オフ、ＦＥＴ２＝オ
ン、ＦＥＴ３＝オフ、ＦＥＴ４＝オンとする場合につい
て説明したが、本発明はこれに限定されるものではな
く、ＦＥＴ１〜ＦＥＴ４は双方の電池がＤＣ−ＤＣコン
バータ６６に接続される状態とされればよく、例えば、
ＦＥＴ１〜ＦＥＴ４を全てオンとする形態とすることも
できる。

【００９３】また、本実施形態では、ＡＣアダプタ検出
回路１１０を、＃ＡＣ−ＡＤＡＰ信号がＡＣアダプタ６
２からのＤＣ−ＤＣコンピュータ６６への電力の供給が
遮断されたときにローレベルからハイレベルに変化する
ように構成した場合について説明したが、本発明はこれ
に限定されるものではなく、例えば＃ＡＣ−ＡＤＡＰ信
号がＡＣアダプタ６２からのＤＣ−ＤＣコンピュータ６
６への電力の供給が遮断されたときにハイレベルからロ
ーレベルに変化するようにＡＣアダプタ検出回路１１０
を構成する形態としてもよい。

【００９４】

【発明の効果】以上説明したように本発明に係る電源切
換装置は、複数のバッテリの少なくとも１つが充電され
ている際に外部から供給される電力が遮断されたとき、
一時電力供給装置によってコンピュータ負荷に電力が供
給されている内に、複数のバッテリの少なくとも１つか
らコンピュータ負荷に電力が供給される状態としている
ので、トリクル充電回路及び急速充電回路の双方を別々
に備える必要がなく、低コスト化及び小型化が可能であ
ると共に、外部から供給される電力が遮断された場合で
も確実にコンピュータ負荷への電力供給を継続すること
ができる、という優れた効果を有する。

【００９５】また、本発明に係るコンピュータは、複数
のバッテリの少なくとも１つが充電されている際に外部
から供給される電力が遮断されたとき、一時電力供給装
置によってコンピュータ負荷に電力が供給されている内
に、複数のバッテリの少なくとも１つからコンピュータ
負荷に電力が供給される状態としているので、トリクル
充電回路及び急速充電回路の双方を備える必要がなく、
低コスト化及び小型化が可能であると共に、外部から供
給される電力が遮断された場合でも確実に電力供給を継
続することができ、従って外部からの電力供給の遮断に
起因するシャットダウンを回避することができる、とい
う優れた効果を有する。

【図面の簡単な説明】

【図１】 実施の形態に係るコンピュータシステムの概
略構成を示すブロック図である。

【図２】 ノート型ＰＣの外観を示す斜視図である。

【図３】 実施の形態に係る電源切換回路の構成を示す
概略ブロック図（一部回路図）である。

【図４】 実施の形態に係るＡＣアダプタ検出回路の構
成を示す回路図である。

【図５】 実施の形態に係る電源切換回路の作用の説明
に供するタイムチャートである。

【図６】 実施の形態に係るＰＭＣにおいてＡＣアダプ
タが離脱された際に実行される割込処理の流れを示すフ
ローチャートである。

【図７】 実施の形態に係る電源切換回路の効果の説明
に供する波形図である。

【図８】 従来の電源切換装置の構成例を示す概略ブロ
ック図である。

【図９】 図８の電源切換装置のトリクル充電回路と急
速充電回路とを１つの統合充電回路に置き換えた場合の
構成例を示す概略ブロック図である。

【図１０】 統合充電回路の充電特性の一例を示すグラ
フである。

【符号の説明】

１０ コンピュータシステム １４ ＣＰＵ ４４ Ｉ／Ｏブリッジ ５４ 電源回路 ６２ ＡＣアダプタ（外部電力回路） ６４Ａ メイン電池（バッテリ） ６４Ｂ セカンド電池（バッテリ） ６６ ＤＣ−ＤＣコンバータ（コンピュータ負荷） ６８ 電源切換回路（電源切換装置） ７６ ゲートアレイロジック ８０ エンベデッドコントローラ ８２ パワー・マネージメント・コントローラ（切換
制御装置） １００ 第１の直列回路（スイッチ、第１のスイッ
チ） １０２ 第２の直列回路（スイッチ、第１のスイッ
チ） １１０ ＡＣアダプタ検出回路（検出装置） １１２ 一時電力供給回路（一時電力供給装置） １１４ 電池切換回路（切換装置） １１６ Ｄ型フリップフロップ １１８ セレクタ １４４ 統合充電回路（充電装置）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０２Ｊ 9/00 Ｇ０６Ｆ 1/00 ３３５Ｃ Ｆターム(参考） 5B011 DA02 DA13 DB04 EA04 GG04 HH02 JB02 KK02 5G003 AA01 BA04 CA04 DA05 DA07 DA18 EA05 GA01 GB03 GC03 GC05 5G015 FA10 GB03 GB06 HA02 HA15 JA06 JA08 JA32 JA53 JA55 JA60 KA05 5H030 AA06 AS03 BB01 BB21 FF51

Claims (9)

【特許請求の範囲】
1. 【請求項１】 外部電源及び複数のバッテリによりコン
   ピュータ負荷に電力を供給するための電源切換装置にお
   いて、 前記外部電源の電力を前記コンピュータ負荷に供給する
   外部電力回路と、 前記外部電力回路の電力の喪失を検出する検出装置と、 各々のバッテリの電力を前記コンピュータ負荷に供給す
   る複数のバッテリ電力供給回路と、 前記外部電力回路からの電力により前記複数のバッテリ
   の少なくとも１つを充電する充電装置と、 前記充電装置が前記複数のバッテリの少なくとも１つを
   充電しかつ前記外部電源の電力を前記コンピュータ負荷
   に供給している間に前記検出装置に応答して所定時間以
   内に前記複数のバッテリ電力供給回路の少なくとも１つ
   から前記コンピュータ負荷に電力を供給するように前記
   バッテリ電力供給回路を切り換える切換装置と、 前記検出装置に応答して少なくとも前記所定時間だけ前
   記コンピュータ負荷に電力を供給する一時電力供給装置
   と、 を有する電源切換装置。
2. 【請求項２】 前記切換装置が前記複数のバッテリ電力
   供給回路に各々接続された複数のスイッチを含み、前記
   バッテリ電力供給回路の対応するバッテリを充電すると
   き、又は対応するバッテリから電力を前記コンピュータ
   負荷に供給するときは前記スイッチをオンにし、前記検
   出装置に応答するときは前記所定時間以内に前記複数の
   スイッチのうち少なくとも供給能力のあるバッテリに対
   応するスイッチをオンにして前記コンピュータ負荷に電
   力を供給する請求項１記載の電源切換装置。
3. 【請求項３】 前記切換装置が前記複数のバッテリ電力
   供給回路に各々接続された複数のスイッチを含み、前記
   バッテリ電力供給回路の対応するバッテリを充電すると
   き、又は対応するバッテリから電力を前記コンピュータ
   負荷に供給するときは前記スイッチをオンにし、前記検
   出装置に応答するときは前記所定時間以内に前記複数の
   スイッチのすべてをオンにして前記コンピュータ負荷に
   電力を供給する請求項１記載の電源切換装置。
4. 【請求項４】 前記切換装置が前記複数のスイッチを制
   御する切換制御装置を含む請求項２又は請求項３記載の
   電源切換装置。
5. 【請求項５】 前記複数のバッテリの少なくとも１つが
   前記外部電源から供給される電力とは独立した電力を供
   給する固定バッテリである請求項１乃至請求項３の何れ
   か１項記載の電源切換装置。
6. 【請求項６】 外部電源及び複数のバッテリによりコン
   ピュータ負荷に電力を供給するための電源切換装置にお
   いて、 前記外部電源が接続される入力端子と、 前記コンピュータ負荷が接続される出力端子と、 前記入力端子及び前記出力端子に接続される外部電力回
   路と、 前記外部電力回路に接続され前記外部電源の喪失を検出
   する検出装置と、 バッテリが接続される入力端子と該入力端子に接続され
   た第１のスイッチを各々含む複数のバッテリ電力供給回
   路と、 前記外部電力回路と前記複数の第１のスイッチに接続さ
   れた充電装置と、 前記外部電力回路と前記複数の第１のスイッチに接続さ
   れた第２のスイッチと、 前記外部電力回路に接続され前記検出装置に応答して少
   なくとも所定時間だけ前記コンピュータ負荷に電力を供
   給する一時電力供給装置と、 前記充電装置が前記複数のバッテリの少なくとも１つを
   充電しかつ前記外部電源の電力を前記コンピュータ負荷
   に供給している間に前記検出装置に応答して前記所定時
   間以内に前記複数のバッテリ電力供給回路の少なくとも
   １つから前記コンピュータ負荷に電力を供給するように
   前記複数の第１のスイッチ及び前記第２のスイッチを切
   り換える切換制御装置と、 を有する電源切換装置。
7. 【請求項７】 前記第１のスイッチ及び前記第２のスイ
   ッチが電界効果トランジスタである請求項６記載の電源
   切換装置。
8. 【請求項８】 外部電源及び複数のバッテリによりコン
   ピュータ負荷に電力を供給するための電源切換装置にお
   いて、 前記外部電源の電力を前記コンピュータ負荷に供給する
   外部電力手段と、 前記外部電力手段の電力の喪失を検出する検出手段と、 各々のバッテリの電力を前記コンピュータ負荷に供給す
   る複数のバッテリ電力供給手段と、 前記外部電力手段からの電力により前記複数のバッテリ
   の少なくとも１つを充電する充電手段と、 前記充電手段が前記複数のバッテリの少なくとも１つを
   充電しかつ前記外部電源の電力を前記コンピュータ負荷
   に供給している間に前記検出手段に応答して所定時間以
   内に前記複数のバッテリ電力供給手段の少なくとも１つ
   から前記コンピュータ負荷に電力を供給するように前記
   バッテリ電力供給手段を切り換える切換手段と、 前記検出手段に応答して少なくとも前記所定時間だけ前
   記コンピュータ負荷に電力を供給する一時電力供給手段
   と、 を有する電源切換装置。
9. 【請求項９】 請求項１乃至請求項８の何れか１項記載
   の電源切換装置と、外部電源又はバッテリの電力により
   動作するコンピュータ負荷と、を有するコンピュータ。