JP4068275B2 - 充電制御方法及びコンピュータ - Google Patents
充電制御方法及びコンピュータ Download PDFInfo
- Publication number
- JP4068275B2 JP4068275B2 JP34930699A JP34930699A JP4068275B2 JP 4068275 B2 JP4068275 B2 JP 4068275B2 JP 34930699 A JP34930699 A JP 34930699A JP 34930699 A JP34930699 A JP 34930699A JP 4068275 B2 JP4068275 B2 JP 4068275B2
- Authority
- JP
- Japan
- Prior art keywords
- charging
- battery
- secondary batteries
- serial
- capacity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
- H02J7/0014—Circuits for equalisation of charge between batteries
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B40/00—Technologies aiming at improving the efficiency of home appliances, e.g. induction cooking or efficient technologies for refrigerators, freezers or dish washers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は充電制御方法及びコンピュータに係り、特に、複数の電池の充電を制御する充電制御方法及び該充電制御方法を適用したコンピュータに関する。
【０００２】
【従来の技術】
近年、モービル・コンピューティングの普及と共に、様々な大きさや機能を有する携帯型パーソナル・コンピュータ（以下、ポータブルＰＣと呼ぶ）が開発されてきている。例えば、ノートブック型パーソナル・コンピュータ（ＰＣ）、サブノートブック型ＰＣ、パームトップ型ＰＣ、ＰＤＡ（personal data assistants；個人向け携帯型情報通信機器）などがある。
【０００３】
ポータブルＰＣは、本体内に電池を内蔵している。この内蔵電池により、例えば、列車内などのように商用電源を利用することのできない環境下においても、ユーザーは、ポータブルＰＣを使用することができる。上記内蔵電池には、充電することにより繰り返し使うことのできる２次電池を用いるのが一般的である。
【０００４】
商用電源を利用することのできる環境においては、ユーザーは、ポータブルＰＣにＡＣアダプタ（商用交流（ＡＣ）を入力して直流を出力する装置）を接続する。これにより、コンピューティングするのと同時に、ポータブルＰＣが内蔵している２次電池を充電することが可能になる。
【０００５】
１個の２次電池の容量には限りがあるから、ポータブルＰＣの駆動時間も制限される。ポータブルＰＣの駆動時間を長くするためには、ポータブルＰＣに２次電池を２個内蔵させる。これら２個の２次電池を、メイン電池およびセカンド電池と呼ぶ。ポータブルＰＣは、始め、セカンド電池を電源として動作を開始する。その後、セカンド電池の容量が尽きると、電源をセカンド電池からメイン電池に切り替えて動作を続ける。
【０００６】
一般に、充電器は１個の２次電池を充電する容量しか備えていないから、２個の２次電池の充電を行う場合には、まずメイン電池を充電し、その後、セカンド電池を充電する、という方法がとられていた。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記のメイン電池を充電した後にセカンド電池を充電する方法では、２次電池としてリチウム・イオン電池等の定電流充電の後に定電圧充電を行う電池を適用した場合には必ずしも効率のよい充電を行うことができない、という問題点があった。
【０００８】
図９には、リチウム・イオン電池の充電特性の一例が示されている。同図に示す充電特性では、電池容量が８０パーセント程度に達するまでは効率よく充電が行なわれているが、その後、徐々に効率が悪くなっていくことが分かる。このように、定電流充電の後に定電圧充電を行う電池では、一般に、定電流充電の期間では充電効率（すなわち、充電時間に対する充電量）が高く、定電圧充電の期間では充電効率が低いという特性がある。
【０００９】
従って、上記のようにメイン電池を充電した後にセカンド電池を充電する方法では、全体的な充電期間にメイン電池を充電する際の不効率な期間（上記定電圧充電の期間に相当）が含まれてしまうため、充電を途中でやめた場合の充電効率が非常に悪いのである。
【００１０】
図１０には、メイン電池を充電した後にセカンド電池を充電した場合の充電特性の一例が示されている。なお、同図では、メイン電池を満充電して１００％の容量となり、メイン電池とセカンド電池の双方を満充電して２００％の容量となるものとしている。
【００１１】
同図に示す例では、充電開始後約１時間３０分から２時間３０分までの間において充電効率が著しく悪くなっている。
【００１２】
本発明は上記問題点を解消するために成されたものであり、充電を途中でやめた場合において効率のよい充電を行うことのできる充電制御方法を得ると共に、該充電制御方法を適用したコンピュータを得ることが目的である。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、第１の発明は、複数の２次電池を１個ずつ順番に、当該２次電池の容量がフル充電状態に満たない状態の所定値になるまで充電させることによりシリアル充電を行った後に、複数の２次電池を１個ずつ順番に、各２次電池がフル充電状態になるまで充電させることによりシリアル充電を行う。なお、上記所定値は当該２次電池の充電特性に基づいて、充電の効率が落ち始めるときの容量として予め設定されていることが好ましい。この際の、‘充電の効率が落ち始めるとき’は、充電効率の降下率が所定率より大きくなるとき等として得ることができる。
【００１４】
また、第２の発明は、複数の２次電池を１個ずつ順番に、当該２次電池の容量の所定時間当りの増加量が所定量になるまで充電させることによりシリアル充電を行った後に、複数の２次電池を１個ずつ順番に、各２次電池がフル充電状態になるまで充電させることによりシリアル充電を行う。
【００１５】
更に、第３の発明は、複数の２次電池を１個ずつ順番に、当該２次電池の充電電流値がフル充電状態に満たない状態の所定値になるまで充電させることによりシリアル充電を行った後に、複数の２次電池を１個ずつ順番に、各２次電池がフル充電状態になるまで充電させることによりシリアル充電を行う。
【００１６】
上記各発明は次の原理に基づくものである。図９に示したように、２次電池の充電特性には、該２次電池を充電していく過程において、ある容量を境に充電効率が急激に悪化する、という性質がある。
【００１７】
そこで上記各発明では、複数の２次電池をシリアル充電する過程において、充電中の２次電池がフル充電状態に満たない状態で充電対象を切り替えることにより、全ての２次電池に対して充電効率のよい状態下で充電を行った後に、各２次電池がフル充電状態になるまでシリアル充電を行っている。この結果、充電を途中でやめた場合において効率のよい充電を行うことができる。また、本発明では、シリアル充電のみによって２次電池に対する充電を行っているので、パラレル充電を行う際の複雑な回路構成や制御を要することなく全ての２次電池の充電を行うことができる。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、本発明は、複数の電池の充電を制御する方法に関するものであるが、説明を簡単化するために、本実施の形態では電池が２個の場合を例に説明する。また、以下では、上記２個の電池を、各々メイン電池及びセカンド電池と呼ぶ。
【００１９】
〔第１実施形態〕
図１には、本発明に係る充電制御方法が適用された典型的なパーソナル・コンピュータ（ＰＣ）から成るコンピュータシステム１０のハードウェア構成がサブシステム毎に模式的に示されている。本発明を適用したＰＣの一例は、ＯＡＤＧ（PC Open Architecture Developer's Group）仕様に準拠し、オペレーティングシステム（ＯＳ）として米マイクロソフト社の“Ｗｉｎｄｏｗｓ９８又はＮＴ”又は米ＩＢＭ社の“ＯＳ／２”を搭載したノートブック型のＰＣ１２（図２参照）である。以下、コンピュータシステム１０の各部について説明する。
【００２０】
コンピュータシステム１０全体の頭脳であるＣＰＵ１４は、ＯＳの制御下で、各種プログラムを実行する。ＣＰＵ１４は、例えば米インテル社製のＣＰＵチップ“Ｐｅｎｔｉｕｍ”、“ＭＭＸテクノロジＰｅｎｔｉｕｍ”、“Ｐｅｎｔｉｕｍ Ｐｒｏ”や、ＡＭＤ社等の他社製のＣＰＵでも良いし、ＩＢＭ社製の“ＰｏｗｅｒＰＣ”でも良い。ＣＰＵ１４は、頻繁にアクセスするごく限られたコードやデータを一時格納することで、メインメモリ１６への総アクセス時間を短縮するための高速動作メモリであるＬ２（レベル２）−キャッシュを含んで構成されている。Ｌ２−キャッシュは、一般にＳＲＡＭ（スタティックＲＡＭ）チップで構成され、その記憶容量は例えば５１２ｋＢ又はそれ以上である。
【００２１】
ＣＰＵ１４は、自身の外部ピンに直結されたプロセッサ直結バスとしてのＦＳ（FrontSide）バス１８、高速のＩ／Ｏ装置用バスとしてのＰＣＩ（Peripheral Component Interconnect）バス２０、及び低速のＩ／Ｏ装置用バスとしてのＩＳＡ（Industry Standard Architecture）バス２２という３階層のバスを介して、後述の各ハードウェア構成要素と相互接続されている。
【００２２】
ＦＳＢ１８とＰＣＩバス２０は、一般にメモリ／ＰＣＩ制御チップと呼ばれるＣＰＵブリッジ（ホスト−ＰＣＩブリッジ）２４によって連絡されている。本実施形態のＣＰＵブリッジ２４は、メインメモリ１６へのアクセス動作を制御するためのメモリコントローラ機能や、ＦＳＢ１８とＰＣＩバス２０の間のデータ転送速度の差を吸収するためのデータバッファ等を含んだ構成となっており、例えばインテル社製の４４０ＢＸ等を用いることができる。
【００２３】
メインメモリ１６は、ＣＰＵ１４の実行プログラムの読み込み領域として、或いは実行プログラムの処理データを書き込む作業領域として利用される書き込み可能メモリである。メインメモリ１６は、一般には複数個のＤＲＡＭ（ダイナミックＲＡＭ）チップで構成され、例えば３２ＭＢを標準装備し２５６ＭＢまで増設可能である。近年では、更に高速化の要求に応えるべく、ＤＲＡＭは高速ページＤＲＡＭ、ＥＤＯ ＤＲＡＭ、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、バーストＥＤＯ ＤＲＡＭ、ＲＤＲＡＭ等へと変遷している。
【００２４】
なお、ここでいう実行プログラムには、Ｗｉｎｄｏｗｓ９８等のＯＳ、周辺機器類をハードウェア操作するための各種デバイスドライバ、特定業務に向けられたアプリケーションプログラムや、フラッシュＲＯＭ７２に格納されたＢＩＯＳ（Basic Input/Output System：キーボードやフロッピーディスクドライブ等の各ハードウェアの入出力操作を制御するためのプログラム）等のファームウェアが含まれる。
【００２５】
ＰＣＩバス２０は、比較的高速なデータ伝送が可能なタイプのバス（例えばバス幅３２／６４ビット、最大動作周波数３３／６６／１００ＭＨｚ、最大データ転送速度１３２／２６４ＭＢｐｓ）であり、カードバスコントローラ３０のような比較的高速で駆動するＰＣＩデバイス類がこれに接続される。なお、ＰＣＩアーキテクチャは、米インテル社の提唱に端を発したものであり、いわゆるＰｎＰ（プラグ・アンド・プレイ）機能を実現している。
【００２６】
ビデオサブシステム２６は、ビデオに関連する機能を実現するためのサブシステムであり、ＣＰＵ１４からの描画命令を実際に処理し、処理した描画情報をビデオメモリ（ＶＲＡＭ）に一旦書き込むと共に、ＶＲＡＭから描画情報を読み出して液晶ディスプレイ（ＬＣＤ）２８（図２参照）に描画データとして出力するビデオコントローラを含む。また、ビデオコントローラは、付設されたデジタル−アナログ変換器（ＤＡＣ）によってデジタルのビデオ信号をアナログのビデオ信号へ変換することができる。アナログのビデオ信号は、信号線を介してＣＲＴポート（図示省略）へ出力される。
【００２７】
また、ＰＣＩバス２０にはカードバスコントローラ３０、オーディオサブシステム３２、ドッキングステーションインタフェース（Ｄｏｃｋ Ｉ／Ｆ）３４及びミニＰＣＩスロット３６が各々接続されている。カードバスコントローラ３０は、ＰＣＩバス２０のバスシグナルをＰＣＩカードバススロット３８のインタフェースコネクタ（カードバス）に直結させるための専用コントローラである。カードバススロット３８には、例えばＰＣ１２本体の壁面に配設され、ＰＣＭＣＩＡ（Personal Computer Memory Association）／ＪＥＩＤＡ（Japan Electronic Industry Development Association）が策定した仕様（例えば“PC Card Standard 95”）に準拠したＰＣカード４０が装填される。
【００２８】
Ｄｏｃｋ Ｉ／Ｆ３４は、ＰＣ１２とドッキングステーション（図示省略）を接続するためのハードウェアであり、ＰＣ１２がドッキングステーションにセットされると、ドッキングステーションの内部バスがＤｏｃｋ Ｉ／Ｆ３４に接続され、ドッキングステーションの内部バスに接続された各種のハードウェア構成要素がＤｏｃｋ Ｉ／Ｆ３４を介してＰＣＩバス２０に接続される。また、ミニＰＣＩスロット３６には、例えばコンピュータシステム１０をネットワーク（例えばＬＡＮ）に接続するためのネットワークアダプタ４２が接続される。
【００２９】
ＰＣＩバス２０とＩＳＡバス２２はＩ／Ｏブリッジ４４によって相互に接続されている。Ｉ／Ｏブリッジ４４は、ＰＣＩバス２０とＩＳＡバス２２とのブリッジ機能、ＤＭＡコントローラ機能、プログラマブル割り込みコントローラ（ＰＩＣ）機能、及びプログラマブル・インターバル・タイマ（ＰＩＴ）機能、ＩＤＥ（Integrated Drive Electronics）インタフェース機能、ＵＳＢ（Universal Serial Bus）機能、ＳＭＢ（System Management Bus）インタフェース機能を備えていると共に、リアルタイムクロック（ＲＴＣ）を内蔵しており、例えばインテル社製のＰＩＩＸ４というデバイス（コアチップ）を用いることができる。
【００３０】
なお、ＤＭＡコントローラ機能は、周辺機器（たとえばＦＤＤ）とメインメモリ１６との間のデータ転送をＣＰＵ１４の介在なしに実行するための機能である。またＰＩＣ機能は、周辺機器からの割り込み要求（ＩＲＱ）に応答して所定のプログラム（割り込みハンドラ）を実行させる機能である。また、ＰＩＴ機能はタイマ信号を所定周期で発生させる機能であり、その発生周期はプログラマブルである。
【００３１】
また、ＩＤＥインタフェース機能によって実現されるＩＤＥインタフェースには、ＩＤＥハードディスクドライブ（ＨＤＤ）４６が接続される他、ＩＤＥ ＣＤ−ＲＯＭドライブ４８がＡＴＡＰＩ（AT Attachment Packet Interface）接続される。また、ＩＤＥ ＣＤ−ＲＯＭドライブ４８の代わりに、ＤＶＤ（Digital Video Disc又はDigital Versatile Disc）ドライブのような他のタイプのＩＤＥ装置が接続されていても良い。ＨＤＤ４６やＣＤ−ＲＯＭドライブ４８等の外部記憶装置は、例えばＰＣ１２本体内の「メディアベイ」又は「デバイスベイ」と呼ばれる収納場所に格納される。これら標準装備された外部記憶装置は、ＦＤＤやバッテリパックのような他の機器類と交換可能かつ排他的に取り付けられる場合もある。
【００３２】
また、Ｉ／Ｏブリッジ４４にはＵＳＢポートが設けられており、このＵＳＢポートは、例えばＰＣ１２本体の壁面等に設けられたＵＳＢコネクタ５０と接続されている。ＵＳＢは、電源投入のまま新しい周辺機器（ＵＳＢデバイス）を抜き差しする機能（ホット・プラギング機能）や、新たに接続された周辺機器を自動認識しシステムコンフィギュレーションを再設定する機能（プラグアンドプレイ機能）をサポートしている。１つのＵＳＢポートに対して、最大６３個のＵＳＢデバイスをディジーチェーン接続することができる。ＵＳＢデバイスの例は、キーボード、マウス、ジョイスティック、スキャナ、プリンタ、モデム、ディスプレイモニタ、タブレットなど様々である。
【００３３】
更に、Ｉ／Ｏブリッジ４４にはＳＭバスを介してＥＥＰＲＯＭ９４が接続されている。ＥＥＰＲＯＭ９４はユーザによって登録されたパスワードやスーパーバイザーパスワード、製品シリアル番号等の情報を保持するためのメモリであり、不揮発性で記憶内容を電気的に書き替え可能とされている。
【００３４】
また、Ｉ／Ｏブリッジ４４は電源回路５４に接続されている。電源回路５４はＡＣアダプタ６２、２次電池としてのメイン電池６４Ａ又はセカンド電池６４Ｂを充電するための充電器６８、及びコンピュータシステム１０で使用される５Ｖ、３．３Ｖ等の直流定電圧を生成するＤＣ／ＤＣコンバータ６６等の回路を備えている。なお、メイン電池６４Ａ及びセカンド電池６４Ｂは、双方とも定格電圧４．２Ｖのリチウムイオン電池を３本直列接続して構成されている。
【００３５】
一方、Ｉ／Ｏブリッジ４４を構成するコアチップの内部には、コンピュータシステム１０の電源状態を管理するための内部レジスタと、該内部レジスタの操作を含むコンピュータシステム１０の電源状態の管理を行うロジック（ステートマシーン）が設けられている。
【００３６】
上記ロジックは電源回路５４との間で各種の信号を送受し、この信号の送受により、電源回路５４からコンピュータシステム１０への実際の給電状態を認識し、電源回路５４は上記ロジックからの指示に応じてコンピュータシステム１０への電力供給を制御する。
【００３７】
ＩＳＡバス２２はＰＣＩバス２０よりもデータ転送速度が低いバスであり（例えばバス幅１６ビット、最大データ転送速度４ＭＢｐｓ）、Ｓｕｐｅｒ Ｉ／Ｏコントローラ７０、ＥＥＰＲＯＭ等から成るフラッシュＲＯＭ７２、ＣＭＯＳ７４、ゲートアレイロジック７６に接続されたエンベデッドコントローラ８０に加え、キーボード／マウスコントローラのような比較的低速で動作する周辺機器類（何れも図示省略）を接続するのに用いられる。
【００３８】
Ｓｕｐｅｒ Ｉ／Ｏコントローラ７０にはＩ／Ｏポート７８が接続されている。Ｓｕｐｅｒ Ｉ／Ｏコントローラ７０は、フロッピーディスクドライブ（ＦＤＤ）の駆動、パラレル・ポートを介したパラレル・データの入出力（ＰＩＯ）、シリアル・ポートを介したシリアル・データの入出力（ＳＩＯ）を制御する。
【００３９】
フラッシュＲＯＭ７２は、ＢＩＯＳ等のプログラムを保持するためのメモリであり、不揮発性で記憶内容を電気的に書き替え可能とされている。また、ＣＭＯＳ７４は揮発性の半導体メモリがバックアップ電源に接続されて構成されており、不揮発性でかつ高速の記憶手段として機能する。
【００４０】
エンベデッドコントローラ８０は、図示しないキーボードのコントロールを行うと共に、内蔵されたパワー・マネージメント・コントローラ（Power Management Controller、以下、「ＰＭＣ」という）８２（図３も参照）によってゲートアレイロジック７６と協働して電源管理機能の一部を担う。なお、本実施形態に係るＰＭＣ８２はメイン電池６４Ａ及びセカンド電池６４Ｂの容量（その時点で出力可能な直流電力値）を検知する機能と、メイン電池６４Ａ又はセカンド電池６４Ｂを充電している際の充電電流値を検知する機能とを有している。
【００４１】
次に、メイン電池６４Ａ及びセカンド電池６４Ｂの放電及び充電に関する部分の構成について説明する。まず、メイン電池６４Ａ及びセカンド電池６４Ｂの放電に関する部分の構成について説明する。
【００４２】
図３には、メイン電池６４Ａ及びセカンド電池６４Ｂからの放電に関する部分のみを抜き出した構成が示されている。同図に示すように、コンピュータシステム１０には、電池を接続する２個の端子９０ａ及び９０ｂが設けられている。端子９０ａにはＭＯＳ型電界効果トランジスタＦＥＴ１及びＦＥＴ２が直列接続されている。図３中にはＦＥＴ１及びＦＥＴ２中の寄生ダイオードも図示してある。
【００４３】
端子９０ｂにも、同様に、ＦＥＴ３及びＦＥＴ４が直列接続される。ＦＥＴ２のドレイン及びＦＥＴ４のドレインは相互接続され、さらにＤＣ／ＤＣコンバータ６６へ接続されている。
【００４４】
また、ＦＥＴ１、ＦＥＴ２、ＦＥＴ３、及びＦＥＴ４の各々のゲートはエンベデッドコントローラ８０に備えられたＰＭＣ８２の出力端に接続されており、ＦＥＴ１〜ＦＥＴ４のスイッチング動作（オン／オフ）は、ＰＭＣ８２によって個別に設定することができる。
【００４５】
メイン電池６４Ａの正電極を端子９０ａに接続し、セカンド電池６４Ｂの正電極を端子９０ｂに接続する。一方、メイン電池６４Ａ及びセカンド電池６４Ｂの負電極は共にグランド（ＧＮＤ）に接続する。
【００４６】
次に、メイン電池６４Ａ及びセカンド電池６４Ｂの充電に関する部分の構成について説明する。
【００４７】
図４には、メイン電池６４Ａ及びセカンド電池６４Ｂへの充電に関する部分のみを抜き出した構成が示されている。同図に示すように、コンピュータシステム１０には、充電器６８が備えられており、充電器６８の一端は端子９０ｃに接続されている。充電器６８の他端は抵抗Ｒを介した後に２つの経路に分かれている。一つは、スイッチＳＷ１及びダイオードＤ５を介して端子９０ａに接続されている。他は、スイッチＳＷ２及びダイオードＤ６を介して端子９０ｂに接続されている。
【００４８】
抵抗Ｒの両端はエンベデッドコントローラ８０に設けられたＰＭＣ８２の入力端に接続されており、ＰＭＣ８２は抵抗Ｒの両端の電圧に基づいて充電電流値を常時把握することができるように構成されている。
【００４９】
端子９０ａには抵抗Ｒ１及びＲ２からなる直列抵抗が接続されている。端子９０ｂには抵抗Ｒ３及びＲ４からなる直列抵抗が接続されている。直列抵抗Ｒ１及びＲ２の中点、及び直列抵抗Ｒ３及びＲ４の中点は、共に、ＰＭＣ８２の入力端に接続されている。ＰＭＣ８２の出力端は充電器６８に接続されている。更に端子９０ｄはグランド（ＧＮＤ）に接続されている。
【００５０】
上述したように、端子９０ａにはメイン電池６４Ａが接続され、端子９０ｂにはセカンド電池６４Ｂが接続される。メイン電池６４Ａ及びセカンド電池６４Ｂには、充電することのできる２次電池を使用する。また、メイン電池６４Ａ及びセカンド電池６４Ｂは、コンピュータシステム１０本体に対して着脱可能なバッテリ・パックの形態をとることができる。
【００５１】
一方、ＰＭＣ８２には、上記の構成によってメイン電池６４Ａの電圧を直列抵抗Ｒ１とＲ２とで分割した電圧値が常時入力されているが、ＰＭＣ８２の内部には上記分割した電圧値からメイン電池６４Ａの容量を得ることができるテーブルが予め用意されており、該テーブルを参照することによってメイン電池６４Ａの容量を常時把握することができるように構成されている。
【００５２】
同様に、ＰＭＣ８２には、上記の構成によってセカンド電池６４Ｂの電圧を直列抵抗Ｒ３とＲ４とで分割した電圧値が常時入力されているが、ＰＭＣ８２の内部には上記分割した電圧値からセカンド電池６４Ｂの容量を得ることができるテーブルも予め用意されており、該テーブルを参照することによってセカンド電池６４Ｂの容量を常時把握することができるように構成されている。
【００５３】
コンピュータシステム１０が商用電源を使用することのできる環境にあるときには、ユーザーは、端子９０ｃ及び９０ｄにＡＣアダプタ６２を接続する。このＡＣアダプタ６２が供給する電力を用いて、メイン電池６４Ａ及びセカンド電池６４Ｂを充電する。
【００５４】
以下の説明に「Ｃ」なる用語が登場するので、ここで、この用語の説明をしておく。「Ｃ」は電池の公称容量（定格容量）とも呼ばれるが、単にＣ（シーと発音する）で通用している。１Ｃとは、２次電池の定格容量を１時間で放電させるときに流れる電流値のことである。例えば、定格容量が２４５０ｍＡｈの２次電池を２４５０ｍＡで放電させる場合、１Ｃで放電させる、という。０．１Ｃでの放電は、２４５０ｍＡ×０．１＝２４５ｍＡで放電させることである。Ｃは充電電流に対しても、放電の場合と同様の使い方をする。
【００５５】
一般に、２次電池の定格容量は、０．２Ｃ〜１Ｃの電流値で充電し、０．２Ｃの電流値で放電したときの容量として定義する。
【００５６】
なお、コンピュータシステム１０を構成するためには、図１に示した以外にも多くの電気回路が必要である。但し、これらは当業者には周知であり、また、本発明の要旨を構成するものではないので、本明細書中では説明を省略する。また、図面の錯綜を回避するため、図中の各ハードウェアブロック間の接続も一部しか図示していないことを付記しておく。
【００５７】
次に本実施の形態の作用として、メイン電池６４Ａ及びセカンド電池６４Ｂの放電時及び充電時の動作について説明する。まず、図３を参照して、放電時の動作について説明する。
【００５８】
まず、ＰＭＣ８２はＦＥＴ１及びＦＥＴ２をオフにし、かつＦＥＴ３及びＦＥＴ４をオンにすることによって、セカンド電池６４ＢからＤＣ−ＤＣコンバータ６６に対する放電を行う。
【００５９】
このセカンド電池６４Ｂの放電中は、セカンド電池６４Ｂの容量が残っているか否かをＰＭＣ８２が常にチェックする。ここで、セカンド電池６４Ｂの容量は、図４に示す構成において、セカンド電池６４Ｂの電圧を直列抵抗Ｒ３及びＲ４によって分割した電圧値に基づいて、上記テーブルを参照することによって得ることができる。
【００６０】
上記チェックの結果、セカンド電池６４Ｂの容量が残っていないと判断された場合、ＰＭＣ８２はＦＥＴ１及びＦＥＴ２をオンにし、かつＦＥＴ３及びＦＥＴ４をオフにすることによって、セカンド電池６４Ｂからの放電を停止すると共にメイン電池６４ＡからのＤＣ−ＤＣコンバータ６６に対する放電を行う。
【００６１】
以上で、放電時の動作が終了する。
【００６２】
次に、図４及び図５を参照して、充電時の動作について説明する。なお、本実施の形態に係るＡＣアダプタ６２は、０．７Ｃの電流値で充電することのできる容量を備えている。また、ここでは、メイン電池６４Ａ及びセカンド電池６４Ｂの充電特性が図９に示すものである場合について説明する。
【００６３】
まず、ステップ２００では、スイッチＳＷ１を閉じることによりメイン電池６４Ａの充電を開始する。この際の充電方法は、定電流充電及び定電圧充電である。また、初期定電流充電の電流値は０．７Ｃである。
【００６４】
次のステップ２０２では、メイン電池６４Ａの容量が所定値以上であるか否かを判定し、所定値以上である場合（肯定判定の場合）はステップ２０４へ移行し、所定値以上でない場合（否定判定の場合）にはメイン電池６４Ａの充電を継続する。なお、上記所定値は、図９に示した充電特性に基づいて、充電の効率が落ち始めるときの電池容量として予め設定されているものであり、本実施の形態では上記所定値として８０％が予め設定されている。また、本実施の形態では、上記メイン電池６４Ａの容量を、上述したようにメイン電池６４Ａの電圧値に基づくテーブル変換によって求める。
【００６５】
ステップ２０４では、スイッチＳＷ１を開くことによりメイン電池６４Ａの充電を停止し、次のステップ２０６では、スイッチＳＷ２を閉じることによりセカンド電池６４Ｂの充電を開始する。この際の充電方法は、メイン電池６４Ａの場合と同様に、定電流充電及び定電圧充電である。また、初期定電流充電の電流値は０．７Ｃである。
【００６６】
次のステップ２０８では、セカンド電池６４Ｂの容量が所定値以上であるか否かを判定し、所定値以上である場合（肯定判定の場合）はステップ２１０へ移行し、所定値以上でない場合（否定判定の場合）にはセカンド電池６４Ｂの充電を継続する。なお、この場合の所定値も、図９に示した充電特性に基づいて、充電の効率が落ち始めるときの電池容量として予め設定されているものであり、本実施の形態では上記所定値として８０％が予め設定されている。また、本実施の形態では、上記セカンド電池６４Ｂの容量を、上述したようにセカンド電池６４Ｂの電圧値に基づくテーブル変換によって求める。
【００６７】
ステップ２１０では、スイッチＳＷ２を開くことによりセカンド電池６４Ｂの充電を停止し、次のステップ２１２では、スイッチＳＷ１を閉じることによりメイン電池６４Ａの充電を開始（再開）する。
【００６８】
次のステップ２１４では、メイン電池６４Ａの容量が１００％であるか否かを判定し、１００％である場合（肯定判定の場合）はステップ２１６へ移行し、１００％でない場合（否定判定の場合）にはメイン電池６４Ａの充電を継続する。
【００６９】
ステップ２１６では、スイッチＳＷ１を開くことによりメイン電池６４Ａの充電を停止し、次のステップ２１８では、スイッチＳＷ２を閉じることによりセカンド電池６４Ｂの充電を開始（再開）する。
【００７０】
次のステップ２２０では、セカンド電池６４Ｂの容量が１００％であるか否かを判定し、１００％である場合（肯定判定の場合）はステップ２２２へ移行し、１００％でない場合（否定判定の場合）にはセカンド電池６４Ｂの充電を継続する。
【００７１】
ステップ２２２では、スイッチＳＷ２を開くことによりセカンド電池６４Ｂの充電を停止する。
【００７２】
以上で、充電時の動作が終了する。
【００７３】
図６には、メイン電池の充電が完了した後にセカンド電池の充電を行う従来技術による充電量と、本第１実施形態に係る充電制御方法で充電を行った場合の充電量の推移の一例が示されている。
【００７４】
同図に示すように、充電開始後約１時間３０分から４時間までの間に充電を停止する場合には、本発明による充電制御方法の方が従来技術による充電制御方法に比較して電池の充電量が多くなることが分かる。また、どの時点において充電を停止しても、本発明による充電量が従来技術による充電量より少なくなることはない。
【００７５】
以上詳細に説明したように、本第１実施形態に係る充電制御方法では、複数の２次電池を１個ずつ順番に、当該２次電池の容量がフル充電状態に満たない状態の所定値になるまで充電させることによりシリアル充電を行った後に、複数の２次電池を１個ずつ順番に、各２次電池がフル充電状態になるまで充電させることによりシリアル充電を行っているので、２次電池の放電状態（残容量）にかかわらず、充電を途中でやめた場合において効率のよい充電を行うことができる。
【００７６】
また、本第１実施形態に係る充電制御方法では、シリアル充電のみによって２次電池に対する充電を行っているので、パラレル充電を行う際の複雑な回路構成や制御を要することなく全ての２次電池の充電を行うことができる。
【００７７】
なお、本第１実施形態では、充電中の電池の容量が所定値に達した時点で充電対象とする電池を切り替える場合について説明したが、本発明はこれに限定されるものではなく、例えば、充電中の電池の容量が上記所定値に達するまでに要する時間を予め設定しておき、該時間に充電時間が達した時点で充電対象とする電池を切り替える形態とすることもできる。この場合は、電池の容量を取得するための手段を削減することができるので、低コスト化、小スペース化することができる。
【００７８】
〔第２実施形態〕
上記第１実施形態では、メイン電池６４Ａ及びセカンド電池６４Ｂの容量が充電特性に基づいて予め設定された所定量となった時点で充電する電池を切り替える場合の一形態について説明したが、本第２実施形態では、メイン電池６４Ａ及びセカンド電池６４Ｂの容量の増加率（所定時間当りの容量の増加量）が所定値以下となった時点で充電する電池を切り替える場合について説明する。なお、本第２実施形態に係るコンピュータシステムの構成は上記第１実施形態に係るコンピュータシステム１０と同様であるので、ここでの説明を省略する。また、本第２実施形態に係るメイン電池６４Ａ及びセカンド電池６４Ｂの放電時の動作も上記第１実施形態と同様であるので、ここでの説明を省略する。
【００７９】
以下に本第２実施形態の作用としてメイン電池６４Ａ及びセカンド電池６４Ｂの充電時の動作について、図７を参照しつつ説明する。なお、図７の図５と同様の処理を行うステップには図５と同一のステップ番号を付して、その説明を省略する。
【００８０】
図７のステップ２０２’では、メイン電池６４Ａの容量の増加率が所定値以下であるか否かを判定し、所定値以下である場合（肯定判定の場合）はステップ２０４へ移行し、所定値以下でない場合（否定判定の場合）にはメイン電池６４Ａの充電を継続する。なお、この際の上記所定値は、メイン電池６４Ａの容量の増加率（所定時間当りの容量の増加量）が、この値以下となった場合に、充電効率が低くなったと見なすことができる値として予め設定されているものであり、本実施の形態では、上記所定時間として５分が、上記所定値として５％が、各々予め設定されている。
【００８１】
同様に、図７のステップ２０８’では、セカンド電池６４Ｂの容量の増加率が所定値以下であるか否かを判定し、所定値以下である場合（肯定判定の場合）はステップ２１０へ移行し、所定値以下でない場合（否定判定の場合）にはセカンド電池６４Ｂの充電を継続する。なお、この際の上記所定値は、メイン電池６４Ａの場合と同様に、セカンド電池６４Ｂの容量の増加率が、この値以下となった場合に、充電効率が低くなったと見なすことができる値として予め設定されているものであり、本実施の形態では、メイン電池６４Ａの場合と同様に、上記所定時間として５分が、上記所定値として５％が、各々予め設定されている。
【００８２】
以上詳細に説明したように、本第２実施形態に係る充電制御方法では、複数の２次電池を１個ずつ順番に、当該２次電池の容量の所定時間当りの増加量が所定量になるまで充電させることによりシリアル充電を行った後に、複数の２次電池を１個ずつ順番に、各２次電池がフル充電状態になるまで充電させることによりシリアル充電を行っているので、第１実施形態と同様の効果を奏することができると共に、充電中における気温、湿度等の環境条件や充電対象とする電池の種類等にかかわらず、比較的適切な充電切り替えタイミングを設定することができる。
【００８３】
なお、本第２実施形態では、充電対象を切り替える際の閾値（上記の所定値に相当）を、電池の容量の増加率が、この値以下となった場合に、充電効率が低くなったと見なすことができる値として予め設定しておく場合について説明したが、本発明はこれに限定されるものではなく、例えば、充電している電池における容量の増加率が前回（本第２実施形態では５分前）の増加率より所定割合（例えば、５０％）だけ小さくなったタイミングで充電対象を切り替える形態とすることもできる。
【００８４】
この場合も本実施形態と同様に、充電中における気温、湿度等の環境条件や電池の種類等にかかわらず、比較的適切な切り替えタイミングを設定することができる。
【００８５】
また、上記第１、第２実施形態では、電池の容量を当該電池の電圧値を測定することにより求める場合について説明したが、本発明はこれに限定されるものではなく、例えば、バッテリパックとＰＭＣ８２とが通信を行って、該バッテリパックから送信されてくる電池容量や電圧を示す情報を用いる形態とすることもでき、当該電池の充電電流値と放電電流値とを積算することにより求める形態とすることもできる。
【００８６】
〔第３実施形態〕
上記第１、第２実施形態では、電池の容量、若しくは電池の容量の増加率と、所定値との比較結果に基づいて充電対象を切り替える場合の形態例について説明したが、本第３実施形態では、充電電流値と所定電流値との比較結果に基づいて充電対象を切り替える場合の形態について説明する。なお、本第３実施形態に係るコンピュータシステムの構成は上記第１実施形態に係るコンピュータシステム１０と同様であるので、ここでの説明を省略する。また、本第３実施形態に係るメイン電池６４Ａ及びセカンド電池６４Ｂの放電時の動作も上記第１実施形態と同様であるので、ここでの説明を省略する。
【００８７】
以下に本第３実施形態の作用としてメイン電池６４Ａ及びセカンド電池６４Ｂの充電時の動作について、図８を参照しつつ説明する。なお、図８の図５と同様の処理を行うステップには図５と同一のステップ番号を付して、その説明を省略する。
【００８８】
図８のステップ２０２’’では、メイン電池６４Ａの充電電流値が所定の電流値以下であるか否かを判定し、所定の電流値以下である場合（肯定判定の場合）はステップ２０４へ移行し、所定の電流値以下でない場合（否定判定の場合）にはメイン電池６４Ａの充電を継続する。この際、メイン電池６４Ａの充電電流値は、抵抗Ｒの両端の電圧に基づいて求められる。
【００８９】
同様に、図８のステップ２０８’’では、セカンド電池６４Ｂの充電電流値が所定の電流値以下であるか否かを判定し、所定の電流値以下である場合（肯定判定の場合）はステップ２１０へ移行し、所定の電流値以下でない場合（否定判定の場合）にはセカンド電池６４Ｂの充電を継続する。この際、セカンド電池６４Ｂの充電電流値は、メイン電池６４Ａの場合と同様に、抵抗Ｒの両端の電圧に基づいて求められる。
【００９０】
以上詳細に説明したように、本第３実施形態に係る充電制御方法では、複数の２次電池を１個ずつ順番に、当該２次電池の充電電流値がフル充電状態に満たない状態の所定値になるまで充電させることによりシリアル充電を行った後に、複数の２次電池を１個ずつ順番に、各２次電池がフル充電状態になるまで充電させることによりシリアル充電を行っているので、第１実施形態と同様の効果を奏することができると共に、充電中における気温、湿度等の環境条件や充電対象とする電池の種類等にかかわらず、比較的適切な充電切り替えタイミングを設定することができる。
【００９１】
なお、上記各実施形態では、本発明の複数の電池としてメイン電池６４Ａ及びセカンド電池６４Ｂの２つの電池を適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、３つ以上の電池を備えた形態とすることもできる。
【００９２】
ところで、上述した各実施形態による充電制御方法は、種々のプログラミング言語を用いてプログラム（以下、「充電制御プログラム」と呼ぶ）にすることができる。
【００９３】
この充電制御プログラムは、コンピュータ読み込み可能な記録媒体に記録することができる。記録媒体には、ＲＯＭ（Read Only Memory）、ＥＥＰＲＯＭ（Electricaly Erasable Programmable Read Only Memory）、及びフラッシュＥＥＰＲＯＭ（Flash ＥＥＰＲＯＭ）等の、コンピュータ・システムに実装される記憶装置、フロッピー・ディスク（ＦＤ）、ＣＤ−ＲＯＭ（コンパクト・ディスクを用いた読み取り専用メモリ）、及びＭＯ（光磁気）ディスク等の可搬記録媒体、あるいはネットワークに接続されたサーバ・コンピュータ等に設けられた外部記憶装置等を用いることができる。
【００９４】
記録媒体に記録された充電制御プログラムは、次のようにしてコンピュータ内に取り込む。上記各実施形態による充電制御プログラムを記録した記録媒体が可搬記録媒体の場合、駆動装置に装填して、その可搬記録媒体に記録されている充電制御プログラムを読み込む。読み込んだ充電制御プログラムは、メイン・メモリに格納する。
【００９５】
記録媒体がネットワーク上の外部記憶装置である場合には、ネットワーク接続装置を介してその外部記憶装置に記録されている充電制御プログラムをダウン・ロードする。ダウン・ロードした充電制御プログラムは、メイン・メモリに格納する。
【００９６】
【発明の効果】
以上説明したように本発明によれば、複数の２次電池をシリアル充電する過程において、充電中の２次電池がフル充電状態に満たない状態で充電対象を切り替えることにより、全ての２次電池に対して充電効率のよい状態下で充電を行った後に、各２次電池がフル充電状態になるまでシリアル充電を行っているので、充電を途中でやめた場合において効率のよい充電を行うことができると共に、本発明では、シリアル充電のみによって２次電池に対する充電を行っているので、パラレル充電を行う際の複雑な回路構成や制御を要することなく全ての２次電池の充電を行うことができる、という優れた効果を有する。
【図面の簡単な説明】
【図１】 実施の形態に係るコンピュータシステムの概略構成を示すブロック図である。
【図２】 ノート型ＰＣの外観を示す斜視図である。
【図３】 実施の形態におけるメイン電池及びセカンド電池からの放電に関する部分のみの構成を示すブロック図（一部回路図）である。
【図４】 実施の形態におけるメイン電池及びセカンド電池への充電に関する部分のみの構成を示すブロック図（一部回路図）である。
【図５】 第１実施形態による充電動作を説明するフローチャートである。
【図６】 第１実施形態に係る充電制御方法による効果の説明に供するグラフである。
【図７】 第２実施形態による充電動作を説明するフローチャートである。
【図８】 第３実施形態による充電動作を説明するフローチャートである。
【図９】 従来技術の説明に供する図であり、リチウム・イオン電池の充電特性の一例を示すグラフである。
【図１０】 従来技術の問題点の説明に供するグラフである。
【符号の説明】
１０ コンピュータシステム
１４ ＣＰＵ
４４ Ｉ／Ｏブリッジ
５４ 電源回路
６２ ＡＣアダプタ
６４Ａ メイン電池（２次電池）
６４Ｂ セカンド電池（２次電池）
６８ 充電器
７６ ゲートアレイロジック
８０ エンベデッドコントローラ
８２ パワー・マネージメント・コントローラ
【発明の属する技術分野】
本発明は充電制御方法及びコンピュータに係り、特に、複数の電池の充電を制御する充電制御方法及び該充電制御方法を適用したコンピュータに関する。
【０００２】
【従来の技術】
近年、モービル・コンピューティングの普及と共に、様々な大きさや機能を有する携帯型パーソナル・コンピュータ（以下、ポータブルＰＣと呼ぶ）が開発されてきている。例えば、ノートブック型パーソナル・コンピュータ（ＰＣ）、サブノートブック型ＰＣ、パームトップ型ＰＣ、ＰＤＡ（personal data assistants；個人向け携帯型情報通信機器）などがある。
【０００３】
ポータブルＰＣは、本体内に電池を内蔵している。この内蔵電池により、例えば、列車内などのように商用電源を利用することのできない環境下においても、ユーザーは、ポータブルＰＣを使用することができる。上記内蔵電池には、充電することにより繰り返し使うことのできる２次電池を用いるのが一般的である。
【０００４】
商用電源を利用することのできる環境においては、ユーザーは、ポータブルＰＣにＡＣアダプタ（商用交流（ＡＣ）を入力して直流を出力する装置）を接続する。これにより、コンピューティングするのと同時に、ポータブルＰＣが内蔵している２次電池を充電することが可能になる。
【０００５】
１個の２次電池の容量には限りがあるから、ポータブルＰＣの駆動時間も制限される。ポータブルＰＣの駆動時間を長くするためには、ポータブルＰＣに２次電池を２個内蔵させる。これら２個の２次電池を、メイン電池およびセカンド電池と呼ぶ。ポータブルＰＣは、始め、セカンド電池を電源として動作を開始する。その後、セカンド電池の容量が尽きると、電源をセカンド電池からメイン電池に切り替えて動作を続ける。
【０００６】
一般に、充電器は１個の２次電池を充電する容量しか備えていないから、２個の２次電池の充電を行う場合には、まずメイン電池を充電し、その後、セカンド電池を充電する、という方法がとられていた。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記のメイン電池を充電した後にセカンド電池を充電する方法では、２次電池としてリチウム・イオン電池等の定電流充電の後に定電圧充電を行う電池を適用した場合には必ずしも効率のよい充電を行うことができない、という問題点があった。
【０００８】
図９には、リチウム・イオン電池の充電特性の一例が示されている。同図に示す充電特性では、電池容量が８０パーセント程度に達するまでは効率よく充電が行なわれているが、その後、徐々に効率が悪くなっていくことが分かる。このように、定電流充電の後に定電圧充電を行う電池では、一般に、定電流充電の期間では充電効率（すなわち、充電時間に対する充電量）が高く、定電圧充電の期間では充電効率が低いという特性がある。
【０００９】
従って、上記のようにメイン電池を充電した後にセカンド電池を充電する方法では、全体的な充電期間にメイン電池を充電する際の不効率な期間（上記定電圧充電の期間に相当）が含まれてしまうため、充電を途中でやめた場合の充電効率が非常に悪いのである。
【００１０】
図１０には、メイン電池を充電した後にセカンド電池を充電した場合の充電特性の一例が示されている。なお、同図では、メイン電池を満充電して１００％の容量となり、メイン電池とセカンド電池の双方を満充電して２００％の容量となるものとしている。
【００１１】
同図に示す例では、充電開始後約１時間３０分から２時間３０分までの間において充電効率が著しく悪くなっている。
【００１２】
本発明は上記問題点を解消するために成されたものであり、充電を途中でやめた場合において効率のよい充電を行うことのできる充電制御方法を得ると共に、該充電制御方法を適用したコンピュータを得ることが目的である。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、第１の発明は、複数の２次電池を１個ずつ順番に、当該２次電池の容量がフル充電状態に満たない状態の所定値になるまで充電させることによりシリアル充電を行った後に、複数の２次電池を１個ずつ順番に、各２次電池がフル充電状態になるまで充電させることによりシリアル充電を行う。なお、上記所定値は当該２次電池の充電特性に基づいて、充電の効率が落ち始めるときの容量として予め設定されていることが好ましい。この際の、‘充電の効率が落ち始めるとき’は、充電効率の降下率が所定率より大きくなるとき等として得ることができる。
【００１４】
また、第２の発明は、複数の２次電池を１個ずつ順番に、当該２次電池の容量の所定時間当りの増加量が所定量になるまで充電させることによりシリアル充電を行った後に、複数の２次電池を１個ずつ順番に、各２次電池がフル充電状態になるまで充電させることによりシリアル充電を行う。
【００１５】
更に、第３の発明は、複数の２次電池を１個ずつ順番に、当該２次電池の充電電流値がフル充電状態に満たない状態の所定値になるまで充電させることによりシリアル充電を行った後に、複数の２次電池を１個ずつ順番に、各２次電池がフル充電状態になるまで充電させることによりシリアル充電を行う。
【００１６】
上記各発明は次の原理に基づくものである。図９に示したように、２次電池の充電特性には、該２次電池を充電していく過程において、ある容量を境に充電効率が急激に悪化する、という性質がある。
【００１７】
そこで上記各発明では、複数の２次電池をシリアル充電する過程において、充電中の２次電池がフル充電状態に満たない状態で充電対象を切り替えることにより、全ての２次電池に対して充電効率のよい状態下で充電を行った後に、各２次電池がフル充電状態になるまでシリアル充電を行っている。この結果、充電を途中でやめた場合において効率のよい充電を行うことができる。また、本発明では、シリアル充電のみによって２次電池に対する充電を行っているので、パラレル充電を行う際の複雑な回路構成や制御を要することなく全ての２次電池の充電を行うことができる。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、本発明は、複数の電池の充電を制御する方法に関するものであるが、説明を簡単化するために、本実施の形態では電池が２個の場合を例に説明する。また、以下では、上記２個の電池を、各々メイン電池及びセカンド電池と呼ぶ。
【００１９】
〔第１実施形態〕
図１には、本発明に係る充電制御方法が適用された典型的なパーソナル・コンピュータ（ＰＣ）から成るコンピュータシステム１０のハードウェア構成がサブシステム毎に模式的に示されている。本発明を適用したＰＣの一例は、ＯＡＤＧ（PC Open Architecture Developer's Group）仕様に準拠し、オペレーティングシステム（ＯＳ）として米マイクロソフト社の“Ｗｉｎｄｏｗｓ９８又はＮＴ”又は米ＩＢＭ社の“ＯＳ／２”を搭載したノートブック型のＰＣ１２（図２参照）である。以下、コンピュータシステム１０の各部について説明する。
【００２０】
コンピュータシステム１０全体の頭脳であるＣＰＵ１４は、ＯＳの制御下で、各種プログラムを実行する。ＣＰＵ１４は、例えば米インテル社製のＣＰＵチップ“Ｐｅｎｔｉｕｍ”、“ＭＭＸテクノロジＰｅｎｔｉｕｍ”、“Ｐｅｎｔｉｕｍ Ｐｒｏ”や、ＡＭＤ社等の他社製のＣＰＵでも良いし、ＩＢＭ社製の“ＰｏｗｅｒＰＣ”でも良い。ＣＰＵ１４は、頻繁にアクセスするごく限られたコードやデータを一時格納することで、メインメモリ１６への総アクセス時間を短縮するための高速動作メモリであるＬ２（レベル２）−キャッシュを含んで構成されている。Ｌ２−キャッシュは、一般にＳＲＡＭ（スタティックＲＡＭ）チップで構成され、その記憶容量は例えば５１２ｋＢ又はそれ以上である。
【００２１】
ＣＰＵ１４は、自身の外部ピンに直結されたプロセッサ直結バスとしてのＦＳ（FrontSide）バス１８、高速のＩ／Ｏ装置用バスとしてのＰＣＩ（Peripheral Component Interconnect）バス２０、及び低速のＩ／Ｏ装置用バスとしてのＩＳＡ（Industry Standard Architecture）バス２２という３階層のバスを介して、後述の各ハードウェア構成要素と相互接続されている。
【００２２】
ＦＳＢ１８とＰＣＩバス２０は、一般にメモリ／ＰＣＩ制御チップと呼ばれるＣＰＵブリッジ（ホスト−ＰＣＩブリッジ）２４によって連絡されている。本実施形態のＣＰＵブリッジ２４は、メインメモリ１６へのアクセス動作を制御するためのメモリコントローラ機能や、ＦＳＢ１８とＰＣＩバス２０の間のデータ転送速度の差を吸収するためのデータバッファ等を含んだ構成となっており、例えばインテル社製の４４０ＢＸ等を用いることができる。
【００２３】
メインメモリ１６は、ＣＰＵ１４の実行プログラムの読み込み領域として、或いは実行プログラムの処理データを書き込む作業領域として利用される書き込み可能メモリである。メインメモリ１６は、一般には複数個のＤＲＡＭ（ダイナミックＲＡＭ）チップで構成され、例えば３２ＭＢを標準装備し２５６ＭＢまで増設可能である。近年では、更に高速化の要求に応えるべく、ＤＲＡＭは高速ページＤＲＡＭ、ＥＤＯ ＤＲＡＭ、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、バーストＥＤＯ ＤＲＡＭ、ＲＤＲＡＭ等へと変遷している。
【００２４】
なお、ここでいう実行プログラムには、Ｗｉｎｄｏｗｓ９８等のＯＳ、周辺機器類をハードウェア操作するための各種デバイスドライバ、特定業務に向けられたアプリケーションプログラムや、フラッシュＲＯＭ７２に格納されたＢＩＯＳ（Basic Input/Output System：キーボードやフロッピーディスクドライブ等の各ハードウェアの入出力操作を制御するためのプログラム）等のファームウェアが含まれる。
【００２５】
ＰＣＩバス２０は、比較的高速なデータ伝送が可能なタイプのバス（例えばバス幅３２／６４ビット、最大動作周波数３３／６６／１００ＭＨｚ、最大データ転送速度１３２／２６４ＭＢｐｓ）であり、カードバスコントローラ３０のような比較的高速で駆動するＰＣＩデバイス類がこれに接続される。なお、ＰＣＩアーキテクチャは、米インテル社の提唱に端を発したものであり、いわゆるＰｎＰ（プラグ・アンド・プレイ）機能を実現している。
【００２６】
ビデオサブシステム２６は、ビデオに関連する機能を実現するためのサブシステムであり、ＣＰＵ１４からの描画命令を実際に処理し、処理した描画情報をビデオメモリ（ＶＲＡＭ）に一旦書き込むと共に、ＶＲＡＭから描画情報を読み出して液晶ディスプレイ（ＬＣＤ）２８（図２参照）に描画データとして出力するビデオコントローラを含む。また、ビデオコントローラは、付設されたデジタル−アナログ変換器（ＤＡＣ）によってデジタルのビデオ信号をアナログのビデオ信号へ変換することができる。アナログのビデオ信号は、信号線を介してＣＲＴポート（図示省略）へ出力される。
【００２７】
また、ＰＣＩバス２０にはカードバスコントローラ３０、オーディオサブシステム３２、ドッキングステーションインタフェース（Ｄｏｃｋ Ｉ／Ｆ）３４及びミニＰＣＩスロット３６が各々接続されている。カードバスコントローラ３０は、ＰＣＩバス２０のバスシグナルをＰＣＩカードバススロット３８のインタフェースコネクタ（カードバス）に直結させるための専用コントローラである。カードバススロット３８には、例えばＰＣ１２本体の壁面に配設され、ＰＣＭＣＩＡ（Personal Computer Memory Association）／ＪＥＩＤＡ（Japan Electronic Industry Development Association）が策定した仕様（例えば“PC Card Standard 95”）に準拠したＰＣカード４０が装填される。
【００２８】
Ｄｏｃｋ Ｉ／Ｆ３４は、ＰＣ１２とドッキングステーション（図示省略）を接続するためのハードウェアであり、ＰＣ１２がドッキングステーションにセットされると、ドッキングステーションの内部バスがＤｏｃｋ Ｉ／Ｆ３４に接続され、ドッキングステーションの内部バスに接続された各種のハードウェア構成要素がＤｏｃｋ Ｉ／Ｆ３４を介してＰＣＩバス２０に接続される。また、ミニＰＣＩスロット３６には、例えばコンピュータシステム１０をネットワーク（例えばＬＡＮ）に接続するためのネットワークアダプタ４２が接続される。
【００２９】
ＰＣＩバス２０とＩＳＡバス２２はＩ／Ｏブリッジ４４によって相互に接続されている。Ｉ／Ｏブリッジ４４は、ＰＣＩバス２０とＩＳＡバス２２とのブリッジ機能、ＤＭＡコントローラ機能、プログラマブル割り込みコントローラ（ＰＩＣ）機能、及びプログラマブル・インターバル・タイマ（ＰＩＴ）機能、ＩＤＥ（Integrated Drive Electronics）インタフェース機能、ＵＳＢ（Universal Serial Bus）機能、ＳＭＢ（System Management Bus）インタフェース機能を備えていると共に、リアルタイムクロック（ＲＴＣ）を内蔵しており、例えばインテル社製のＰＩＩＸ４というデバイス（コアチップ）を用いることができる。
【００３０】
なお、ＤＭＡコントローラ機能は、周辺機器（たとえばＦＤＤ）とメインメモリ１６との間のデータ転送をＣＰＵ１４の介在なしに実行するための機能である。またＰＩＣ機能は、周辺機器からの割り込み要求（ＩＲＱ）に応答して所定のプログラム（割り込みハンドラ）を実行させる機能である。また、ＰＩＴ機能はタイマ信号を所定周期で発生させる機能であり、その発生周期はプログラマブルである。
【００３１】
また、ＩＤＥインタフェース機能によって実現されるＩＤＥインタフェースには、ＩＤＥハードディスクドライブ（ＨＤＤ）４６が接続される他、ＩＤＥ ＣＤ−ＲＯＭドライブ４８がＡＴＡＰＩ（AT Attachment Packet Interface）接続される。また、ＩＤＥ ＣＤ−ＲＯＭドライブ４８の代わりに、ＤＶＤ（Digital Video Disc又はDigital Versatile Disc）ドライブのような他のタイプのＩＤＥ装置が接続されていても良い。ＨＤＤ４６やＣＤ−ＲＯＭドライブ４８等の外部記憶装置は、例えばＰＣ１２本体内の「メディアベイ」又は「デバイスベイ」と呼ばれる収納場所に格納される。これら標準装備された外部記憶装置は、ＦＤＤやバッテリパックのような他の機器類と交換可能かつ排他的に取り付けられる場合もある。
【００３２】
また、Ｉ／Ｏブリッジ４４にはＵＳＢポートが設けられており、このＵＳＢポートは、例えばＰＣ１２本体の壁面等に設けられたＵＳＢコネクタ５０と接続されている。ＵＳＢは、電源投入のまま新しい周辺機器（ＵＳＢデバイス）を抜き差しする機能（ホット・プラギング機能）や、新たに接続された周辺機器を自動認識しシステムコンフィギュレーションを再設定する機能（プラグアンドプレイ機能）をサポートしている。１つのＵＳＢポートに対して、最大６３個のＵＳＢデバイスをディジーチェーン接続することができる。ＵＳＢデバイスの例は、キーボード、マウス、ジョイスティック、スキャナ、プリンタ、モデム、ディスプレイモニタ、タブレットなど様々である。
【００３３】
更に、Ｉ／Ｏブリッジ４４にはＳＭバスを介してＥＥＰＲＯＭ９４が接続されている。ＥＥＰＲＯＭ９４はユーザによって登録されたパスワードやスーパーバイザーパスワード、製品シリアル番号等の情報を保持するためのメモリであり、不揮発性で記憶内容を電気的に書き替え可能とされている。
【００３４】
また、Ｉ／Ｏブリッジ４４は電源回路５４に接続されている。電源回路５４はＡＣアダプタ６２、２次電池としてのメイン電池６４Ａ又はセカンド電池６４Ｂを充電するための充電器６８、及びコンピュータシステム１０で使用される５Ｖ、３．３Ｖ等の直流定電圧を生成するＤＣ／ＤＣコンバータ６６等の回路を備えている。なお、メイン電池６４Ａ及びセカンド電池６４Ｂは、双方とも定格電圧４．２Ｖのリチウムイオン電池を３本直列接続して構成されている。
【００３５】
一方、Ｉ／Ｏブリッジ４４を構成するコアチップの内部には、コンピュータシステム１０の電源状態を管理するための内部レジスタと、該内部レジスタの操作を含むコンピュータシステム１０の電源状態の管理を行うロジック（ステートマシーン）が設けられている。
【００３６】
上記ロジックは電源回路５４との間で各種の信号を送受し、この信号の送受により、電源回路５４からコンピュータシステム１０への実際の給電状態を認識し、電源回路５４は上記ロジックからの指示に応じてコンピュータシステム１０への電力供給を制御する。
【００３７】
ＩＳＡバス２２はＰＣＩバス２０よりもデータ転送速度が低いバスであり（例えばバス幅１６ビット、最大データ転送速度４ＭＢｐｓ）、Ｓｕｐｅｒ Ｉ／Ｏコントローラ７０、ＥＥＰＲＯＭ等から成るフラッシュＲＯＭ７２、ＣＭＯＳ７４、ゲートアレイロジック７６に接続されたエンベデッドコントローラ８０に加え、キーボード／マウスコントローラのような比較的低速で動作する周辺機器類（何れも図示省略）を接続するのに用いられる。
【００３８】
Ｓｕｐｅｒ Ｉ／Ｏコントローラ７０にはＩ／Ｏポート７８が接続されている。Ｓｕｐｅｒ Ｉ／Ｏコントローラ７０は、フロッピーディスクドライブ（ＦＤＤ）の駆動、パラレル・ポートを介したパラレル・データの入出力（ＰＩＯ）、シリアル・ポートを介したシリアル・データの入出力（ＳＩＯ）を制御する。
【００３９】
フラッシュＲＯＭ７２は、ＢＩＯＳ等のプログラムを保持するためのメモリであり、不揮発性で記憶内容を電気的に書き替え可能とされている。また、ＣＭＯＳ７４は揮発性の半導体メモリがバックアップ電源に接続されて構成されており、不揮発性でかつ高速の記憶手段として機能する。
【００４０】
エンベデッドコントローラ８０は、図示しないキーボードのコントロールを行うと共に、内蔵されたパワー・マネージメント・コントローラ（Power Management Controller、以下、「ＰＭＣ」という）８２（図３も参照）によってゲートアレイロジック７６と協働して電源管理機能の一部を担う。なお、本実施形態に係るＰＭＣ８２はメイン電池６４Ａ及びセカンド電池６４Ｂの容量（その時点で出力可能な直流電力値）を検知する機能と、メイン電池６４Ａ又はセカンド電池６４Ｂを充電している際の充電電流値を検知する機能とを有している。
【００４１】
次に、メイン電池６４Ａ及びセカンド電池６４Ｂの放電及び充電に関する部分の構成について説明する。まず、メイン電池６４Ａ及びセカンド電池６４Ｂの放電に関する部分の構成について説明する。
【００４２】
図３には、メイン電池６４Ａ及びセカンド電池６４Ｂからの放電に関する部分のみを抜き出した構成が示されている。同図に示すように、コンピュータシステム１０には、電池を接続する２個の端子９０ａ及び９０ｂが設けられている。端子９０ａにはＭＯＳ型電界効果トランジスタＦＥＴ１及びＦＥＴ２が直列接続されている。図３中にはＦＥＴ１及びＦＥＴ２中の寄生ダイオードも図示してある。
【００４３】
端子９０ｂにも、同様に、ＦＥＴ３及びＦＥＴ４が直列接続される。ＦＥＴ２のドレイン及びＦＥＴ４のドレインは相互接続され、さらにＤＣ／ＤＣコンバータ６６へ接続されている。
【００４４】
また、ＦＥＴ１、ＦＥＴ２、ＦＥＴ３、及びＦＥＴ４の各々のゲートはエンベデッドコントローラ８０に備えられたＰＭＣ８２の出力端に接続されており、ＦＥＴ１〜ＦＥＴ４のスイッチング動作（オン／オフ）は、ＰＭＣ８２によって個別に設定することができる。
【００４５】
メイン電池６４Ａの正電極を端子９０ａに接続し、セカンド電池６４Ｂの正電極を端子９０ｂに接続する。一方、メイン電池６４Ａ及びセカンド電池６４Ｂの負電極は共にグランド（ＧＮＤ）に接続する。
【００４６】
次に、メイン電池６４Ａ及びセカンド電池６４Ｂの充電に関する部分の構成について説明する。
【００４７】
図４には、メイン電池６４Ａ及びセカンド電池６４Ｂへの充電に関する部分のみを抜き出した構成が示されている。同図に示すように、コンピュータシステム１０には、充電器６８が備えられており、充電器６８の一端は端子９０ｃに接続されている。充電器６８の他端は抵抗Ｒを介した後に２つの経路に分かれている。一つは、スイッチＳＷ１及びダイオードＤ５を介して端子９０ａに接続されている。他は、スイッチＳＷ２及びダイオードＤ６を介して端子９０ｂに接続されている。
【００４８】
抵抗Ｒの両端はエンベデッドコントローラ８０に設けられたＰＭＣ８２の入力端に接続されており、ＰＭＣ８２は抵抗Ｒの両端の電圧に基づいて充電電流値を常時把握することができるように構成されている。
【００４９】
端子９０ａには抵抗Ｒ１及びＲ２からなる直列抵抗が接続されている。端子９０ｂには抵抗Ｒ３及びＲ４からなる直列抵抗が接続されている。直列抵抗Ｒ１及びＲ２の中点、及び直列抵抗Ｒ３及びＲ４の中点は、共に、ＰＭＣ８２の入力端に接続されている。ＰＭＣ８２の出力端は充電器６８に接続されている。更に端子９０ｄはグランド（ＧＮＤ）に接続されている。
【００５０】
上述したように、端子９０ａにはメイン電池６４Ａが接続され、端子９０ｂにはセカンド電池６４Ｂが接続される。メイン電池６４Ａ及びセカンド電池６４Ｂには、充電することのできる２次電池を使用する。また、メイン電池６４Ａ及びセカンド電池６４Ｂは、コンピュータシステム１０本体に対して着脱可能なバッテリ・パックの形態をとることができる。
【００５１】
一方、ＰＭＣ８２には、上記の構成によってメイン電池６４Ａの電圧を直列抵抗Ｒ１とＲ２とで分割した電圧値が常時入力されているが、ＰＭＣ８２の内部には上記分割した電圧値からメイン電池６４Ａの容量を得ることができるテーブルが予め用意されており、該テーブルを参照することによってメイン電池６４Ａの容量を常時把握することができるように構成されている。
【００５２】
同様に、ＰＭＣ８２には、上記の構成によってセカンド電池６４Ｂの電圧を直列抵抗Ｒ３とＲ４とで分割した電圧値が常時入力されているが、ＰＭＣ８２の内部には上記分割した電圧値からセカンド電池６４Ｂの容量を得ることができるテーブルも予め用意されており、該テーブルを参照することによってセカンド電池６４Ｂの容量を常時把握することができるように構成されている。
【００５３】
コンピュータシステム１０が商用電源を使用することのできる環境にあるときには、ユーザーは、端子９０ｃ及び９０ｄにＡＣアダプタ６２を接続する。このＡＣアダプタ６２が供給する電力を用いて、メイン電池６４Ａ及びセカンド電池６４Ｂを充電する。
【００５４】
以下の説明に「Ｃ」なる用語が登場するので、ここで、この用語の説明をしておく。「Ｃ」は電池の公称容量（定格容量）とも呼ばれるが、単にＣ（シーと発音する）で通用している。１Ｃとは、２次電池の定格容量を１時間で放電させるときに流れる電流値のことである。例えば、定格容量が２４５０ｍＡｈの２次電池を２４５０ｍＡで放電させる場合、１Ｃで放電させる、という。０．１Ｃでの放電は、２４５０ｍＡ×０．１＝２４５ｍＡで放電させることである。Ｃは充電電流に対しても、放電の場合と同様の使い方をする。
【００５５】
一般に、２次電池の定格容量は、０．２Ｃ〜１Ｃの電流値で充電し、０．２Ｃの電流値で放電したときの容量として定義する。
【００５６】
なお、コンピュータシステム１０を構成するためには、図１に示した以外にも多くの電気回路が必要である。但し、これらは当業者には周知であり、また、本発明の要旨を構成するものではないので、本明細書中では説明を省略する。また、図面の錯綜を回避するため、図中の各ハードウェアブロック間の接続も一部しか図示していないことを付記しておく。
【００５７】
次に本実施の形態の作用として、メイン電池６４Ａ及びセカンド電池６４Ｂの放電時及び充電時の動作について説明する。まず、図３を参照して、放電時の動作について説明する。
【００５８】
まず、ＰＭＣ８２はＦＥＴ１及びＦＥＴ２をオフにし、かつＦＥＴ３及びＦＥＴ４をオンにすることによって、セカンド電池６４ＢからＤＣ−ＤＣコンバータ６６に対する放電を行う。
【００５９】
このセカンド電池６４Ｂの放電中は、セカンド電池６４Ｂの容量が残っているか否かをＰＭＣ８２が常にチェックする。ここで、セカンド電池６４Ｂの容量は、図４に示す構成において、セカンド電池６４Ｂの電圧を直列抵抗Ｒ３及びＲ４によって分割した電圧値に基づいて、上記テーブルを参照することによって得ることができる。
【００６０】
上記チェックの結果、セカンド電池６４Ｂの容量が残っていないと判断された場合、ＰＭＣ８２はＦＥＴ１及びＦＥＴ２をオンにし、かつＦＥＴ３及びＦＥＴ４をオフにすることによって、セカンド電池６４Ｂからの放電を停止すると共にメイン電池６４ＡからのＤＣ−ＤＣコンバータ６６に対する放電を行う。
【００６１】
以上で、放電時の動作が終了する。
【００６２】
次に、図４及び図５を参照して、充電時の動作について説明する。なお、本実施の形態に係るＡＣアダプタ６２は、０．７Ｃの電流値で充電することのできる容量を備えている。また、ここでは、メイン電池６４Ａ及びセカンド電池６４Ｂの充電特性が図９に示すものである場合について説明する。
【００６３】
まず、ステップ２００では、スイッチＳＷ１を閉じることによりメイン電池６４Ａの充電を開始する。この際の充電方法は、定電流充電及び定電圧充電である。また、初期定電流充電の電流値は０．７Ｃである。
【００６４】
次のステップ２０２では、メイン電池６４Ａの容量が所定値以上であるか否かを判定し、所定値以上である場合（肯定判定の場合）はステップ２０４へ移行し、所定値以上でない場合（否定判定の場合）にはメイン電池６４Ａの充電を継続する。なお、上記所定値は、図９に示した充電特性に基づいて、充電の効率が落ち始めるときの電池容量として予め設定されているものであり、本実施の形態では上記所定値として８０％が予め設定されている。また、本実施の形態では、上記メイン電池６４Ａの容量を、上述したようにメイン電池６４Ａの電圧値に基づくテーブル変換によって求める。
【００６５】
ステップ２０４では、スイッチＳＷ１を開くことによりメイン電池６４Ａの充電を停止し、次のステップ２０６では、スイッチＳＷ２を閉じることによりセカンド電池６４Ｂの充電を開始する。この際の充電方法は、メイン電池６４Ａの場合と同様に、定電流充電及び定電圧充電である。また、初期定電流充電の電流値は０．７Ｃである。
【００６６】
次のステップ２０８では、セカンド電池６４Ｂの容量が所定値以上であるか否かを判定し、所定値以上である場合（肯定判定の場合）はステップ２１０へ移行し、所定値以上でない場合（否定判定の場合）にはセカンド電池６４Ｂの充電を継続する。なお、この場合の所定値も、図９に示した充電特性に基づいて、充電の効率が落ち始めるときの電池容量として予め設定されているものであり、本実施の形態では上記所定値として８０％が予め設定されている。また、本実施の形態では、上記セカンド電池６４Ｂの容量を、上述したようにセカンド電池６４Ｂの電圧値に基づくテーブル変換によって求める。
【００６７】
ステップ２１０では、スイッチＳＷ２を開くことによりセカンド電池６４Ｂの充電を停止し、次のステップ２１２では、スイッチＳＷ１を閉じることによりメイン電池６４Ａの充電を開始（再開）する。
【００６８】
次のステップ２１４では、メイン電池６４Ａの容量が１００％であるか否かを判定し、１００％である場合（肯定判定の場合）はステップ２１６へ移行し、１００％でない場合（否定判定の場合）にはメイン電池６４Ａの充電を継続する。
【００６９】
ステップ２１６では、スイッチＳＷ１を開くことによりメイン電池６４Ａの充電を停止し、次のステップ２１８では、スイッチＳＷ２を閉じることによりセカンド電池６４Ｂの充電を開始（再開）する。
【００７０】
次のステップ２２０では、セカンド電池６４Ｂの容量が１００％であるか否かを判定し、１００％である場合（肯定判定の場合）はステップ２２２へ移行し、１００％でない場合（否定判定の場合）にはセカンド電池６４Ｂの充電を継続する。
【００７１】
ステップ２２２では、スイッチＳＷ２を開くことによりセカンド電池６４Ｂの充電を停止する。
【００７２】
以上で、充電時の動作が終了する。
【００７３】
図６には、メイン電池の充電が完了した後にセカンド電池の充電を行う従来技術による充電量と、本第１実施形態に係る充電制御方法で充電を行った場合の充電量の推移の一例が示されている。
【００７４】
同図に示すように、充電開始後約１時間３０分から４時間までの間に充電を停止する場合には、本発明による充電制御方法の方が従来技術による充電制御方法に比較して電池の充電量が多くなることが分かる。また、どの時点において充電を停止しても、本発明による充電量が従来技術による充電量より少なくなることはない。
【００７５】
以上詳細に説明したように、本第１実施形態に係る充電制御方法では、複数の２次電池を１個ずつ順番に、当該２次電池の容量がフル充電状態に満たない状態の所定値になるまで充電させることによりシリアル充電を行った後に、複数の２次電池を１個ずつ順番に、各２次電池がフル充電状態になるまで充電させることによりシリアル充電を行っているので、２次電池の放電状態（残容量）にかかわらず、充電を途中でやめた場合において効率のよい充電を行うことができる。
【００７６】
また、本第１実施形態に係る充電制御方法では、シリアル充電のみによって２次電池に対する充電を行っているので、パラレル充電を行う際の複雑な回路構成や制御を要することなく全ての２次電池の充電を行うことができる。
【００７７】
なお、本第１実施形態では、充電中の電池の容量が所定値に達した時点で充電対象とする電池を切り替える場合について説明したが、本発明はこれに限定されるものではなく、例えば、充電中の電池の容量が上記所定値に達するまでに要する時間を予め設定しておき、該時間に充電時間が達した時点で充電対象とする電池を切り替える形態とすることもできる。この場合は、電池の容量を取得するための手段を削減することができるので、低コスト化、小スペース化することができる。
【００７８】
〔第２実施形態〕
上記第１実施形態では、メイン電池６４Ａ及びセカンド電池６４Ｂの容量が充電特性に基づいて予め設定された所定量となった時点で充電する電池を切り替える場合の一形態について説明したが、本第２実施形態では、メイン電池６４Ａ及びセカンド電池６４Ｂの容量の増加率（所定時間当りの容量の増加量）が所定値以下となった時点で充電する電池を切り替える場合について説明する。なお、本第２実施形態に係るコンピュータシステムの構成は上記第１実施形態に係るコンピュータシステム１０と同様であるので、ここでの説明を省略する。また、本第２実施形態に係るメイン電池６４Ａ及びセカンド電池６４Ｂの放電時の動作も上記第１実施形態と同様であるので、ここでの説明を省略する。
【００７９】
以下に本第２実施形態の作用としてメイン電池６４Ａ及びセカンド電池６４Ｂの充電時の動作について、図７を参照しつつ説明する。なお、図７の図５と同様の処理を行うステップには図５と同一のステップ番号を付して、その説明を省略する。
【００８０】
図７のステップ２０２’では、メイン電池６４Ａの容量の増加率が所定値以下であるか否かを判定し、所定値以下である場合（肯定判定の場合）はステップ２０４へ移行し、所定値以下でない場合（否定判定の場合）にはメイン電池６４Ａの充電を継続する。なお、この際の上記所定値は、メイン電池６４Ａの容量の増加率（所定時間当りの容量の増加量）が、この値以下となった場合に、充電効率が低くなったと見なすことができる値として予め設定されているものであり、本実施の形態では、上記所定時間として５分が、上記所定値として５％が、各々予め設定されている。
【００８１】
同様に、図７のステップ２０８’では、セカンド電池６４Ｂの容量の増加率が所定値以下であるか否かを判定し、所定値以下である場合（肯定判定の場合）はステップ２１０へ移行し、所定値以下でない場合（否定判定の場合）にはセカンド電池６４Ｂの充電を継続する。なお、この際の上記所定値は、メイン電池６４Ａの場合と同様に、セカンド電池６４Ｂの容量の増加率が、この値以下となった場合に、充電効率が低くなったと見なすことができる値として予め設定されているものであり、本実施の形態では、メイン電池６４Ａの場合と同様に、上記所定時間として５分が、上記所定値として５％が、各々予め設定されている。
【００８２】
以上詳細に説明したように、本第２実施形態に係る充電制御方法では、複数の２次電池を１個ずつ順番に、当該２次電池の容量の所定時間当りの増加量が所定量になるまで充電させることによりシリアル充電を行った後に、複数の２次電池を１個ずつ順番に、各２次電池がフル充電状態になるまで充電させることによりシリアル充電を行っているので、第１実施形態と同様の効果を奏することができると共に、充電中における気温、湿度等の環境条件や充電対象とする電池の種類等にかかわらず、比較的適切な充電切り替えタイミングを設定することができる。
【００８３】
なお、本第２実施形態では、充電対象を切り替える際の閾値（上記の所定値に相当）を、電池の容量の増加率が、この値以下となった場合に、充電効率が低くなったと見なすことができる値として予め設定しておく場合について説明したが、本発明はこれに限定されるものではなく、例えば、充電している電池における容量の増加率が前回（本第２実施形態では５分前）の増加率より所定割合（例えば、５０％）だけ小さくなったタイミングで充電対象を切り替える形態とすることもできる。
【００８４】
この場合も本実施形態と同様に、充電中における気温、湿度等の環境条件や電池の種類等にかかわらず、比較的適切な切り替えタイミングを設定することができる。
【００８５】
また、上記第１、第２実施形態では、電池の容量を当該電池の電圧値を測定することにより求める場合について説明したが、本発明はこれに限定されるものではなく、例えば、バッテリパックとＰＭＣ８２とが通信を行って、該バッテリパックから送信されてくる電池容量や電圧を示す情報を用いる形態とすることもでき、当該電池の充電電流値と放電電流値とを積算することにより求める形態とすることもできる。
【００８６】
〔第３実施形態〕
上記第１、第２実施形態では、電池の容量、若しくは電池の容量の増加率と、所定値との比較結果に基づいて充電対象を切り替える場合の形態例について説明したが、本第３実施形態では、充電電流値と所定電流値との比較結果に基づいて充電対象を切り替える場合の形態について説明する。なお、本第３実施形態に係るコンピュータシステムの構成は上記第１実施形態に係るコンピュータシステム１０と同様であるので、ここでの説明を省略する。また、本第３実施形態に係るメイン電池６４Ａ及びセカンド電池６４Ｂの放電時の動作も上記第１実施形態と同様であるので、ここでの説明を省略する。
【００８７】
以下に本第３実施形態の作用としてメイン電池６４Ａ及びセカンド電池６４Ｂの充電時の動作について、図８を参照しつつ説明する。なお、図８の図５と同様の処理を行うステップには図５と同一のステップ番号を付して、その説明を省略する。
【００８８】
図８のステップ２０２’’では、メイン電池６４Ａの充電電流値が所定の電流値以下であるか否かを判定し、所定の電流値以下である場合（肯定判定の場合）はステップ２０４へ移行し、所定の電流値以下でない場合（否定判定の場合）にはメイン電池６４Ａの充電を継続する。この際、メイン電池６４Ａの充電電流値は、抵抗Ｒの両端の電圧に基づいて求められる。
【００８９】
同様に、図８のステップ２０８’’では、セカンド電池６４Ｂの充電電流値が所定の電流値以下であるか否かを判定し、所定の電流値以下である場合（肯定判定の場合）はステップ２１０へ移行し、所定の電流値以下でない場合（否定判定の場合）にはセカンド電池６４Ｂの充電を継続する。この際、セカンド電池６４Ｂの充電電流値は、メイン電池６４Ａの場合と同様に、抵抗Ｒの両端の電圧に基づいて求められる。
【００９０】
以上詳細に説明したように、本第３実施形態に係る充電制御方法では、複数の２次電池を１個ずつ順番に、当該２次電池の充電電流値がフル充電状態に満たない状態の所定値になるまで充電させることによりシリアル充電を行った後に、複数の２次電池を１個ずつ順番に、各２次電池がフル充電状態になるまで充電させることによりシリアル充電を行っているので、第１実施形態と同様の効果を奏することができると共に、充電中における気温、湿度等の環境条件や充電対象とする電池の種類等にかかわらず、比較的適切な充電切り替えタイミングを設定することができる。
【００９１】
なお、上記各実施形態では、本発明の複数の電池としてメイン電池６４Ａ及びセカンド電池６４Ｂの２つの電池を適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、３つ以上の電池を備えた形態とすることもできる。
【００９２】
ところで、上述した各実施形態による充電制御方法は、種々のプログラミング言語を用いてプログラム（以下、「充電制御プログラム」と呼ぶ）にすることができる。
【００９３】
この充電制御プログラムは、コンピュータ読み込み可能な記録媒体に記録することができる。記録媒体には、ＲＯＭ（Read Only Memory）、ＥＥＰＲＯＭ（Electricaly Erasable Programmable Read Only Memory）、及びフラッシュＥＥＰＲＯＭ（Flash ＥＥＰＲＯＭ）等の、コンピュータ・システムに実装される記憶装置、フロッピー・ディスク（ＦＤ）、ＣＤ−ＲＯＭ（コンパクト・ディスクを用いた読み取り専用メモリ）、及びＭＯ（光磁気）ディスク等の可搬記録媒体、あるいはネットワークに接続されたサーバ・コンピュータ等に設けられた外部記憶装置等を用いることができる。
【００９４】
記録媒体に記録された充電制御プログラムは、次のようにしてコンピュータ内に取り込む。上記各実施形態による充電制御プログラムを記録した記録媒体が可搬記録媒体の場合、駆動装置に装填して、その可搬記録媒体に記録されている充電制御プログラムを読み込む。読み込んだ充電制御プログラムは、メイン・メモリに格納する。
【００９５】
記録媒体がネットワーク上の外部記憶装置である場合には、ネットワーク接続装置を介してその外部記憶装置に記録されている充電制御プログラムをダウン・ロードする。ダウン・ロードした充電制御プログラムは、メイン・メモリに格納する。
【００９６】
【発明の効果】
以上説明したように本発明によれば、複数の２次電池をシリアル充電する過程において、充電中の２次電池がフル充電状態に満たない状態で充電対象を切り替えることにより、全ての２次電池に対して充電効率のよい状態下で充電を行った後に、各２次電池がフル充電状態になるまでシリアル充電を行っているので、充電を途中でやめた場合において効率のよい充電を行うことができると共に、本発明では、シリアル充電のみによって２次電池に対する充電を行っているので、パラレル充電を行う際の複雑な回路構成や制御を要することなく全ての２次電池の充電を行うことができる、という優れた効果を有する。
【図面の簡単な説明】
【図１】 実施の形態に係るコンピュータシステムの概略構成を示すブロック図である。
【図２】 ノート型ＰＣの外観を示す斜視図である。
【図３】 実施の形態におけるメイン電池及びセカンド電池からの放電に関する部分のみの構成を示すブロック図（一部回路図）である。
【図４】 実施の形態におけるメイン電池及びセカンド電池への充電に関する部分のみの構成を示すブロック図（一部回路図）である。
【図５】 第１実施形態による充電動作を説明するフローチャートである。
【図６】 第１実施形態に係る充電制御方法による効果の説明に供するグラフである。
【図７】 第２実施形態による充電動作を説明するフローチャートである。
【図８】 第３実施形態による充電動作を説明するフローチャートである。
【図９】 従来技術の説明に供する図であり、リチウム・イオン電池の充電特性の一例を示すグラフである。
【図１０】 従来技術の問題点の説明に供するグラフである。
【符号の説明】
１０ コンピュータシステム
１４ ＣＰＵ
４４ Ｉ／Ｏブリッジ
５４ 電源回路
６２ ＡＣアダプタ
６４Ａ メイン電池（２次電池）
６４Ｂ セカンド電池（２次電池）
６８ 充電器
７６ ゲートアレイロジック
８０ エンベデッドコントローラ
８２ パワー・マネージメント・コントローラ
Claims (6)
- 複数の２次電池の定電流充電および定電圧充電による充電を制御する充電制御方法であって、
前記複数の２次電池を１個ずつ順番に、当該２次電池の容量の所定時間当りの増加量が所定量になるまで充電させることにより第１のシリアル充電を行うステップと、
前記第１のシリアル充電を行うステップに続いて、前記複数の２次電池を１個ずつ順番に、各２次電池がフル充電状態になるまで充電させることにより第２のシリアル充電を行うステップと、
を含む充電制御方法。 - 複数の２次電池の定電流充電および定電圧充電による充電を制御する充電制御方法であって、
前記複数の２次電池を１個ずつ順番に、当該２次電池の容量の所定時間当りの増加量が所定時間前の増加量より所定割合だけ小さくなるまで充電させることにより第１のシリアル充電を行うステップと、
前記第１のシリアル充電を行うステップに続いて、前記複数の２次電池を１個ずつ順番に、各２次電池がフル充電状態になるまで充電させることにより第２のシリアル充電を行うステップと、
を含む充電制御方法。 - 複数の２次電池の定電流充電および定電圧充電による充電を制御するプログラムを記録したコンピュータ読み込み可能な記録媒体であって、
前記複数の２次電池を１個ずつ順番に、当該２次電池の容量の所定時間当りの増加量が所定量になるまで充電させることにより第１のシリアル充電を行うステップと、
前記第１のシリアル充電を行うステップに続いて、前記複数の２次電池を１個ずつ順番に、各２次電池がフル充電状態になるまで充電させることにより第２のシリアル充電を行うステップと、
を含むプログラムを記録したコンピュータ読み込み可能な記録媒体。 - 複数の２次電池の定電流充電および定電圧充電による充電を制御するプログラムを記録したコンピュータ読み込み可能な記録媒体であって、
前記複数の２次電池を１個ずつ順番に、当該２次電池の容量の所定時間当りの増加量が所定時間前の増加量より所定割合だけ小さくなるまで充電させることにより第１のシリアル充電を行うステップと、
前記第１のシリアル充電を行うステップに続いて、前記複数の２次電池を１個ずつ順番に、各２次電池がフル充電状態になるまで充電させることにより第２のシリアル充電を行うステップと、
を含むプログラムを記録したコンピュータ読み込み可能な記録媒体。 - バスによって相互接続されたＣＰＵ、記憶装置、表示装置、入力装置、及び複数の２次電池を備えたコンピュータであって、前記記憶装置が、請求項３または請求項４に記載の記録媒体であるコンピュータ。
- バスによって相互接続されたＣＰＵ、記憶装置、表示装置、入力装置、ネットワーク接続装置、及び複数の２次電池を備えたコンピュータであって、前記ネットワーク接続装置が接続するネットワーク上に配置されたサーバ・コンピュータの外部記憶装置が、請求項３または請求項４に記載の記録媒体であるコンピュータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34930699A JP4068275B2 (ja) | 1999-12-08 | 1999-12-08 | 充電制御方法及びコンピュータ |
| US09/731,453 US6459235B2 (en) | 1999-12-08 | 2000-12-07 | Charge control method and computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34930699A JP4068275B2 (ja) | 1999-12-08 | 1999-12-08 | 充電制御方法及びコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001186680A JP2001186680A (ja) | 2001-07-06 |
| JP4068275B2 true JP4068275B2 (ja) | 2008-03-26 |
Family
ID=18402886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34930699A Expired - Fee Related JP4068275B2 (ja) | 1999-12-08 | 1999-12-08 | 充電制御方法及びコンピュータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6459235B2 (ja) |
| JP (1) | JP4068275B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018159113A1 (ja) * | 2017-03-03 | 2018-09-07 | ソニー株式会社 | 電子機器 |
| US20220268845A1 (en) * | 2021-02-23 | 2022-08-25 | Contemporary Amperex Technology Co., Limited | Charging control method and device, and power management controller |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000050132A (ja) * | 1998-07-29 | 2000-02-18 | Fuji Photo Film Co Ltd | 電子カメラおよびその動作制御方法 |
| JP2002271992A (ja) * | 2001-03-14 | 2002-09-20 | Internatl Business Mach Corp <Ibm> | 電力供給装置、電力供給方法、電気機器および電気機器における電力供給方法 |
| US6904531B2 (en) * | 2002-02-05 | 2005-06-07 | Mitac Technology Corp. | Portable computer with low power consumption of a card bus controller thereof |
| KR20040048221A (ko) * | 2002-12-02 | 2004-06-07 | 엘지전자 주식회사 | 다수개 배터리 충전방법 |
| US7385374B2 (en) * | 2003-05-27 | 2008-06-10 | William Marsh Rice University | Adaptive power system |
| KR100965876B1 (ko) * | 2003-06-03 | 2010-06-24 | 삼성전자주식회사 | Ｕｓｂ를 이용한 배터리 충전장치 및 이를 구비하는디지털 카메라 |
| US7130248B1 (en) * | 2005-07-20 | 2006-10-31 | Inventec Corporation | real time clock charging circuit |
| US20070024246A1 (en) * | 2005-07-27 | 2007-02-01 | Flaugher David J | Battery Chargers and Methods for Extended Battery Life |
| US7612536B2 (en) * | 2005-10-17 | 2009-11-03 | Hewlett-Packard Development Company, L.P. | Pre-set discharging of batteries |
| KR100839740B1 (ko) * | 2006-11-06 | 2008-06-19 | 삼성에스디아이 주식회사 | 하이브리드 배터리 및 그것의 충전 방법 |
| JP4944841B2 (ja) | 2008-06-12 | 2012-06-06 | レノボ・シンガポール・プライベート・リミテッド | 消費電力制御システムおよび消費電力制御方法 |
| JP4855444B2 (ja) | 2008-06-25 | 2012-01-18 | レノボ・シンガポール・プライベート・リミテッド | 充電制御システムおよび制御方法 |
| JP5434229B2 (ja) * | 2009-04-22 | 2014-03-05 | 株式会社デンソー | 充電制御装置 |
| US8405351B2 (en) * | 2009-05-08 | 2013-03-26 | Robert Bosch Gmbh | System and method for charging and discharging a Li-ion battery |
| US8289799B2 (en) * | 2010-06-16 | 2012-10-16 | Micron Technology, Inc. | Power source and power source control circuit |
| WO2012063330A1 (ja) * | 2010-11-10 | 2012-05-18 | トヨタ自動車株式会社 | 給電装置および給電方法 |
| CN103329394B (zh) * | 2011-01-21 | 2016-05-11 | 日本电气株式会社 | 充电控制设备和充电控制方法 |
| US8994327B2 (en) * | 2011-08-24 | 2015-03-31 | General Electric Company | Apparatus and method for charging an electric vehicle |
| JP6068366B2 (ja) * | 2012-01-30 | 2017-01-25 | Ｎｅｃエナジーデバイス株式会社 | 蓄電システム及び二次電池パックの制御方法 |
| US9122813B2 (en) | 2012-03-06 | 2015-09-01 | Smsc Holdings S.A.R.L. | USB host determination of whether a USB device provides power via a USB coupling |
| CN103501027B (zh) * | 2013-09-18 | 2016-06-08 | 东莞龙升电子有限公司 | 车载式电池充电方法及车载式电池充电系统 |
| JP6124852B2 (ja) * | 2014-09-24 | 2017-05-10 | レノボ・シンガポール・プライベート・リミテッド | 携帯型情報処理装置、そのバッテリ制御方法、及びコンピュータが実行可能なプログラム |
| CN104953688A (zh) * | 2015-07-09 | 2015-09-30 | 天津市天楚科技有限公司 | 一种充电参数可配置的智能充电机 |
| JP2017184539A (ja) * | 2016-03-31 | 2017-10-05 | 東亜ディーケーケー株式会社 | 無停電電源装置の充電制御コントローラおよびその充電制御方法 |
| US10942556B2 (en) * | 2017-08-22 | 2021-03-09 | Intel Corporation | Early pre-charge enablement for peak power application in net zero energy devices |
| WO2020121603A1 (ja) * | 2018-12-12 | 2020-06-18 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9725128D0 (en) * | 1997-11-27 | 1998-01-28 | Weinberg Alan H | Solar array system |
| JP4003278B2 (ja) * | 1998-02-20 | 2007-11-07 | ソニー株式会社 | 電池の電圧検出回路と電池の電圧検出方法 |
| US6194867B1 (en) * | 1999-01-22 | 2001-02-27 | Dell Usa, L.P. | Adaptive multiple battery charging apparatus |
| US6268711B1 (en) * | 1999-05-05 | 2001-07-31 | Texas Instruments Incorporated | Battery manager |
-
1999
- 1999-12-08 JP JP34930699A patent/JP4068275B2/ja not_active Expired - Fee Related
-
2000
- 2000-12-07 US US09/731,453 patent/US6459235B2/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018159113A1 (ja) * | 2017-03-03 | 2018-09-07 | ソニー株式会社 | 電子機器 |
| JPWO2018159113A1 (ja) * | 2017-03-03 | 2019-12-26 | ソニー株式会社 | 電子機器 |
| US11159693B2 (en) | 2017-03-03 | 2021-10-26 | Sony Corporation | Electronic apparatus |
| JP7088160B2 (ja) | 2017-03-03 | 2022-06-21 | ソニーグループ株式会社 | 電子機器 |
| US20220268845A1 (en) * | 2021-02-23 | 2022-08-25 | Contemporary Amperex Technology Co., Limited | Charging control method and device, and power management controller |
| US11762027B2 (en) * | 2021-02-23 | 2023-09-19 | Contemporary Amperex Technology Co., Limited | Charging control method and device, and power management controller |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010005124A1 (en) | 2001-06-28 |
| US6459235B2 (en) | 2002-10-01 |
| JP2001186680A (ja) | 2001-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4068275B2 (ja) | 充電制御方法及びコンピュータ | |
| JP4126144B2 (ja) | 充電システム、インテリジェント電池、および充電方法 | |
| US6920575B2 (en) | Power source switching unit with integrated charging circuit for selectively coupling an external power source, a computer load, and batteries, for providing temporary power during coupling, and for charging batteries | |
| JP3611316B2 (ja) | 電気機器、コンピュータ装置、電源切換装置、および電源切換方法 | |
| JP3690665B2 (ja) | 電気機器、コンピュータ装置、および電力供給方法 | |
| US7370213B2 (en) | Power supply unit and computer | |
| JP3854175B2 (ja) | 電気機器、コンピュータ装置、コントローラ、電池切換方法、およびプログラム | |
| JP4566392B2 (ja) | 温度制御に伴うアクションレベルを決定する電池、電池パック、コンピュータ装置、電気機器、および電池の温度制御方法 | |
| JP2001008370A (ja) | 複数の電池の充放電を制御する方法 | |
| US6839853B2 (en) | System for controlling power of computer depending on test result of a power-on self test | |
| JP3264272B2 (ja) | コンピュータ及びコンピュータの電源制御方法 | |
| JP3687740B2 (ja) | 電源供給システム、コンピュータ装置、および最大電力制御方法 | |
| JP3718769B2 (ja) | インテリジェント電池 | |
| JP3718767B2 (ja) | 電気機器、コンピュータ装置、予備充電状態表示方法、およびユーティリティプログラム | |
| JP2001255961A (ja) | コンピュータ及び冷却ファンの制御方法 | |
| US6362980B1 (en) | Active filter for computer, filter module, power module and computer | |
| JP4331999B2 (ja) | 電気機器、コンピュータ装置、電力供給方法、およびプログラム | |
| JP3799254B2 (ja) | 電気機器、コンピュータ装置、電気機器における充電方法、およびプログラム | |
| JP3900469B2 (ja) | 電気機器、コンピュータ装置、インテリジェント電池、および電池の制御方法 | |
| US6836096B2 (en) | Method of calculating capacity of intelligent battery, intelligent battery and portable electronic device | |
| JP4875235B2 (ja) | 電源装置、電源容量情報補正装置、電源容量情報補正方法及びコンピュータ | |
| JP2003295980A (ja) | 電気機器、コンピュータ装置、インテリジェント電池、およびａｃアダプタの確認方法 | |
| US6820205B2 (en) | Electric power unit with a battery and a memory for recording the date of first use of the battery | |
| JP3769541B2 (ja) | コンピュータ装置、ｍｉｎｉＰＣＩカード、自動電源オン回路、および自動立ち上げ方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060927 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20060927 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060928 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060928 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080110 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |